WO2008087015A2 - Integrierter schaltkreis - Google Patents

Integrierter schaltkreis Download PDF

Info

Publication number
WO2008087015A2
WO2008087015A2 PCT/EP2008/000282 EP2008000282W WO2008087015A2 WO 2008087015 A2 WO2008087015 A2 WO 2008087015A2 EP 2008000282 W EP2008000282 W EP 2008000282W WO 2008087015 A2 WO2008087015 A2 WO 2008087015A2
Authority
WO
WIPO (PCT)
Prior art keywords
reference potential
signal
integrated circuit
input
terminal
Prior art date
Application number
PCT/EP2008/000282
Other languages
English (en)
French (fr)
Other versions
WO2008087015A3 (de
Inventor
Anton Koch
Original Assignee
Atmel Germany Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Germany Gmbh filed Critical Atmel Germany Gmbh
Priority to DE112008000041.7T priority Critical patent/DE112008000041B4/de
Publication of WO2008087015A2 publication Critical patent/WO2008087015A2/de
Publication of WO2008087015A3 publication Critical patent/WO2008087015A3/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits

Definitions

  • the present invention relates to an integrated circuit having at least one terminal for coupling and / or decoupling electrical signals, in particular digital signals, and having integrated reference potential means associated with the terminal for providing an electrical reference potential to the terminal.
  • An integrated circuit known from the market is realized as a semiconductor device and has a multiplicity of internal and external connections.
  • the internal terminals are formed as nodes of electrical conductors between individual realized in the circuit circuit components such as resistors, capacitors or transistors.
  • the external terminals are realized as electromechanical interfaces, which usually via bonding wire connections or Lötkugeleducationen an electrical connection of the integrated circuit with a printed circuit or other electrical components.
  • each terminal be at a defined electrical potential at all times. As a result, an interference of electrical signals, which rest for example on adjacent terminals and can be transmitted via inductive or capacitive couplings can be avoided.
  • the known integrated circuit has, for this purpose, connections at which no permanent and unambiguous electrical potential or a corresponding associated payload signal, reference potential means on.
  • the reference potential means set the terminal in the absence of the useful signal to a defined electrical potential.
  • Known reference potential means are realized as pull-up circuits or as pull-down circuits. In this case, a connection is connected via a high-ear resistance with a higher or lower voltage potential, so that the connection is in the absence of a useful signal at the corresponding voltage potential. As soon as a useful signal is applied to the terminal, the electrical potential at the terminal is determined by the high-coherent coupling of the pull-up circuit or the pull-down circuit by the useful signal. Due to the high-resistance resistor, reference potential means designed in this way require a certain area on the integrated circuit and are not suitable for all types of connections.
  • the object of the invention is to provide an integrated circuit with reference potential means that can be used for different connections.
  • Switchable reference potential means can be switched at least between a first and a second switching state.
  • the reference potential means can be provided in the first switching state that the reference potential means provide a predeterminable electrical potential, in particular a constant supply voltage, to the terminal, so that it is protected against irradiation or coupling in of interference signals.
  • the reference potential means In the second switching state, it may be provided that the reference potential means provide no electrical potential to the terminal, since the useful signal applied to the terminal ensures that the terminal is at a defined electrical potential. In this case, the useful signal may have a constant, periodically or irregularly changing signal level.
  • the useful signal is generated by a useful signal source, which can be specified Operating states of the integrated circuit provides no useful signal.
  • a useful signal source which can be specified Operating states of the integrated circuit provides no useful signal.
  • the reference potential means it should be provided with the aid of the reference potential means that, instead of the useful signal, the electrical potential provided by the reference potential means is present at the connection in order to prevent radiation or coupling in of undesired interference radiation.
  • the reference potential means have a control input, which is designed for coupling a control signal which is provided for the switching of the reference potential means for providing the reference potential to the terminal.
  • the control input With the control input, the reference potential means can be switched in the absence of a useful signal such that the terminal is applied to a specifiable electrical potential.
  • the control signal can be coupled into the integrated circuit from the outside, advantageously the control signal is generated internally in the integrated circuit.
  • the reference potential means are arranged so that only a short electrical pulse is needed to cause switching to provide a reference potential.
  • the reference potential means are arranged so that no or at least almost no electrical current flow is necessary to effect a changeover.
  • the reference potential means comprise switching means which are designed for an alternative provision of the reference potential or a useful signal to a signal output as a function of a level of the useful signal.
  • the switching means are designed for switching between the useful signal and the reference potential as a function of a level of the useful signal.
  • the switching means have a signal input which is connected in particular to the useful signal source.
  • the switching means may provide the wanted signal at the terminal.
  • the switching means are arranged such a useful signal applied to the signal input causes the switching over of the reference potential means, so that the useful signal is provided at the signal output.
  • the switching means are designed so that the useful signal can also be used as a control or switching signal for the switching means and can trigger the switching process by overriding the present logic state in the reference potential means. A switchover from the reference potential to the useful signal can thus take place without an additional control signal.
  • an automated switching to the reference potential takes place without the need for a control signal to be applied to the signal input of the reference potential means.
  • the switching means for the reference potential are formed self-holding.
  • the switching means are thus arranged such that even a short switching pulse of a control signal is sufficient to cause a switching of the switching means. From the time when a switchover took place, the control signal is no longer necessary. Rather, the switching means are arranged so that with the switching a stable internal state is taken, in which the reference potential is provided to the terminal. Only when the reference potential is overridden by the useful signal, a new switchover takes place in order to enable the provision of the useful signal to the connection.
  • the switching means have at least one field-effect transistor having a control terminal with a width-length ratio of less than 1, preferably less than 1/2, more preferably less than 1/5.
  • the control terminal of the field effect transistor which is also referred to as a gate terminal, can be used as a polysilicon layer area in a semiconductor layer structure between a first current connection (source terminal) and a second electrical connection (Gate connection) be realized.
  • the distance between the source terminal and the gate terminal is equal to or greater than the width of the control terminal.
  • the switching means have a NAND gate which has at least one field-effect transistor having a control terminal with a width-length ratio smaller than 1, preferably smaller than 1/2, more preferably smaller than 1/5 ,
  • a first input of the NAND gate is connected to the signal input and a second input of the NAND gate is connected to the control input.
  • the NAND gate thus provides a logic "Iow” signal only when all inputs are at a logic "high” level.
  • the NAND gate whose output is connected to an input of the NAND gate to ensure the latching potential of the reference potential means can already be output from the low-level useful signal Provision of a reference potential at the terminal to be switched to the useful signal at the terminal.
  • the useful signal for an advantageous adaptation to the logical structure of the switching means is first inverted before it is made available to the NAND gate.
  • the signal output is connected to a node between the first inverter and the first input of the NAND gate, wherein a second inverter is arranged between the node and the signal output. This ensures that the useful signal supplied to the signal input at the signal output is present without inversion. If no useful signal is fed in at the signal input, the inverted electrical potential of the node is present at the signal output between the first inverter and the first input of the NAND gate.
  • 1 is a schematic block diagram of an integrated circuit with a terminal, the reference potential means are assigned,
  • 3 is a schematic representation of a field effect transistor with a width / length ratio less than 1,
  • FIG. 1 shows a schematic block diagram of an integrated circuit 10, which is realized as a layer structure on a semiconductor crystal, not shown. By structuring different layers on the semiconductor crystal are different functional areas realized, which are shown in a greatly simplified representation in FIG. The selected representation serves exclusively to explain functional relationships and is not to be understood as an image of a semiconductor layout.
  • the integrated circuit 10 has a number of bond pads 16, which are provided as contact surfaces for the attachment of bonding wires, not shown. With the bonding wires, an electrical coupling of the integrated circuit 10 to a printed circuit board / printed circuit, not shown, can be realized.
  • a plurality of reference potential means 12 are provided, which are provided for providing electrical reference potentials at terminals 18.
  • the terminals 18 are realized as internal electrical nodes between a bonding pad 16 and a circuit part, not shown, or between a symbolically represented internal connection point 30 and a circuit part (not shown).
  • the reference potential means 12 have, in addition to the signal input 24, a signal output 26, a supply connection 20 and a ground connection 22.
  • the signal output 26 is connected to the terminal 18.
  • the supply terminal 20 is connected to a voltage source, not shown.
  • the ground terminal 22 is at a ground potential.
  • a control device 14th is provided, which can provide a control signal to a control input 28 of the reference potential means 12.
  • the reference potential means 12 are arranged such that in the absence of a useful signal at the signal input 24, a defined electrical potential at the terminal 18 can be provided.
  • a control signal to the control input 28 of the reference potential means 12 is provided by the control device 14.
  • the control signal fed to the control terminal 28 as a short-time electrical pulse effects a switching over of the reference potential means 12 so that they can provide a defined electrical (reference) potential at the terminal 18 in the absence of the useful signal. Due to the self-holding design of the reference potential means 12 only a short pulse of the control signal is required to effect the switching of the reference potential means 12. From the time of switching to the reference potential, the reference potential means 12 no further electrical signal must be supplied to ensure the provision of the reference potential at the terminal 18. When a useful signal is supplied to the signal input 24, the reference potential means 12 is automatically switched over so that the useful signal is supplied to the terminal 18 as of this point in time.
  • the switching means provided in the reference potential means 12 are represented symbolically as a logic circuit.
  • the signal input 24, the signal output 26 and the control input 28 are provided as logic interfaces in the reference potential means 12.
  • the signal input 24 may be connected to a bond pad or to an internal connection point, from where a useful signal can be provided.
  • the control input 28 is connected to the control device, from where a control signal can be provided.
  • the signal output 26 is connected to the terminal and is provided for the provision of the reference potential to the terminal.
  • a first inverter 32 is connected between the signal input 24 and a NAND gate 36 (NAND gate or NOT-AND gate) in a Nutzsignal horr 52.
  • a first node 44 is connected, which is connected to a gate output 42 of the NAND gate 36, whereby a feedback loop 54 is formed.
  • the signal applied to the first node 44 is inverted.
  • a first connecting line 48 extends to a first gate input 38 of the NAND gate 36, while a second connecting line 50 is connected to an input terminal of a second inverter 34.
  • An output terminal of the second inverter 34 is connected to the signal output 28.
  • the NAND gate 36 always outputs an output signal with a logical "high” Level, when at least one of the gate inputs is at a logic “Iow” level, the "Iow” level of the control signal causes a high logic level output by NAND gate 36 to its gate output 42 This "high” level is fed back via the feedback loop 54 to the first node 44, so that the signal input 24 is at the "high” level, whereas the first gate input 38 is due to the inversion of the node " high "levels through the first inverter 32 at a logical" Iow “level and thus ensures that regardless of the control signal at the second gate input 40, the gate output 42 at the logic" high "level ve rsammlungt. This is in the absence of one
  • Useful signal at the signal input 24 ensures a self-holding function of the reference potential means 12, since it no longer plays any role, which logical state is applied to the control input 28.
  • the "Iow" level present at the second node 46 and the second inverter 34 ensure that the signal output 26 is at a logic "high” level. This represents the preferred signal level for the terminal connected to the signal output 26 in the absence of a useful signal, that is, the terminal is at the desired reference potential.
  • the NAND gate 36 is weakly dimensioned, that is to say the corresponding transistors have a width / length ratio smaller than 1, as shown schematically in FIG. 3, a switching of the reference potential means 12 can be reliably achieved by applying a useful signal to the signal input 24 be brought about, by which the useful signal can be forwarded to the signal output 26 and there the connection is made available.
  • FIG. 3 shows a schematically represented section of a field-effect transistor.
  • the control connection G (gate terminal) of the field-effect transistor designed as a polysilicon layer region is realized between a first current terminal S (source terminal) and a second current terminal D (drain terminal).
  • a distance between the power terminals and thus a length of the control terminal G is chosen so that a width / length ratio smaller 1 is guaranteed.
  • the width W is approximately 1/6 of the length L of the control connection G (width to length 1, 6/10).
  • FIG. 4 shows a circuit diagram for a reference potential means 12. Dashed frames delimit the function blocks known from FIG. 2, that is to say the first inverter 32, the second inverter 34 and the NAND gate 36 from one another.
  • the two inverters 32, 34 each have a plurality of field effect transistors 56, 58, 60, 70 and 72 designed with a width / length ratio greater than 1.
  • the NAND gate 36 has four Field effect transistors 62, 64, 66, 68 with weak interpretation, which are realized with a width / length ratio less than 1.
  • the control input 28 is connected to a control terminal G (gate terminal) of the N MOS transistor 68 and a control terminal G of the PMOS transistor 62.
  • the PMOS transistor 62 switches the supply voltage applied to the supply terminal 20 to the first node 44.
  • the first node 44 is at a logic "high”. -Level. If no useful signal is present at the signal input 24, thereby the control terminal G of the N-MOS transistor 60 is set to a "high” level and switches through (that is, the resistance between the current terminal S (source terminal) and the Since the control terminal G of the NMOS transistor 58 is permanently at the electrical potential of the supply terminal 20 and thus also through-connected, the first gate input 38 and thus the control terminals G of the PMOS T ransistors 64 and the NMOS transistor 66 to ground, that is set to an "Iow” level, since the PMOS transistor 56 is disabled because of the voltage applied to the signal input 24.
  • Transistor 64 is turned off while NMOS transistor 66 is turned off. Thus, even without the control signal, first node 44 is at a “high” level, and it is latched Reference potential means 12 ensures.
  • the logical “Iow” level applied to the first gate input 38 is forwarded as an input signal to the second inverter 34 and inverted there, so that an output signal present at the signal output 26 is at a logic "high” level.
  • NAND gate 38 first gate input

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung betrifft einen Integrierten Schaltkreis (10) mit zumindest einem Anschluss (18) zum Ein- und/oder Auskoppeln von elektrischen Signalen, insbesondere von Digitalsignalen, und mit integrierten, dem Anschluss (18) zugeordneten Bezugspotentialmitteln (12) für eine Bereitstellung eines elektrischen Bezugspotentials an den Anschluss (18). Erfindungsgemäß ist vorgesehen, dass die Bezugspotentialmittel (12), insbesondere durch einen Übersteuerungs Vorgang, schaltbar ausgebildet sind. Verwendung für Halbleiterbausteine.

Description

Integrierter Schaltkreis
Die vorliegende Erfindung betrifft einen integrierten Schaltkreis mit zumindest einem Anschluss zum Ein- und/oder Auskoppeln von elektrischen Signalen, insbesondere von Digitalsignalen, und mit integrierten, dem Anschluss zugeordneten Bezugspotentialmitteln für eine Bereitstellung eines elektrischen Bezugspotentials an den Anschluss.
Ein vom Markt her bekannter integrierter Schaltkreis ist als Halbleiterbaustein verwirklicht und weist eine Vielzahl von internen und externen Anschlüssen auf. Die internen Anschlüsse sind als Knotenpunkte von elektrischen Leitern zwischen einzelnen im Schaltkreis verwirklichten Schaltungskomponenten wie Widerständen, Kondensatoren oder Transistoren ausgebildet. Die externen Anschlüsse sind als elektromechanische Schnittstellen verwirklicht, die üblicherweise über Bonddrahtverbindungen oder Lötkugelverbindungen eine elektrische Verbindung des integrierten Schaltkreises mit einer gedruckten Schaltung oder anderen elektrischen Komponenten ermöglicht. Um eine ordnungsgemäße Funktion des integrierten Schaltkreises zu gewährleisten, ist es wünschenswert, dass jeder Anschluss zu jedem Zeitpunkt auf einem definierten elektrischen Potential liegt. Dadurch kann eine Einstreuung von elektrischen Signalen, die beispielsweise an benachbarten Anschlüssen anliegen und über induktive oder kapazitive Kopplungen übertragen werden können, vermieden werden.
Der bekannte integrierte Schaltkreis weist zu diesem Zweck an Anschlüssen, denen kein dauerhaftes und eindeutiges elektrisches Potential bzw. ein ent- sprechendes Nutzsignal zugeordnet ist, Bezugspotentialmittel auf. Die Bezugspotentialmittel legen den Anschluss bei Abwesenheit des Nutzsignals auf ein definiertes elektrisches Potential. Bekannte Bezugspotentialmittel sind als Pull-Up-Schaltungen oder als Pull-Down-Schaltungen verwirklicht. Hierbei wird ein Anschluss über einen hochohrnigen Widerstand mit einem höheren oder niedrigeren Spannungspotential verbunden, so dass der Anschluss in Abwesenheit eines Nutzsignals auf dem entsprechenden Spannungspotential liegt. Sobald ein Nutzsignal an den Anschluss angelegt wird, bestimmt sich das elektrische Potential am Anschluss aufgrund der hochoh- migen Kopplung der Pull-Up-Schaltung bzw. der Pull-Down-Schaltung durch das Nutzsignal. Bedingt durch den hochohmigen Widerstand benötigen derartig ausgeführte Bezugspotentialmittel eine gewisse Fläche auf dem integrierten Schaltkreis und sind nicht für alle Arten von Anschlüssen geeignet.
Die Aufgabe der Erfindung besteht darin, einen integrierten Schaltkreis mit Bezugspotentialmitteln bereitzustellen, die für unterschiedliche Anschlüsse einsetzbar sind.
Diese Aufgabe wird durch einen integrierten Schaltkreis der eingangs ge- nannten Art gelöst, bei dem die Bezugspotentialmittel schaltbar ausgebildet sind. Schaltbare Bezugspotentialmittel können zumindest zwischen einem ersten und einem zweiten Schaltzustand geschaltet werden. Beispielsweise kann im ersten Schaltzustand vorgesehen sein, dass die Bezugspotentialmittel ein vorgebbares elektrisches Potential, insbesondere eine konstante Ver- sorgungsspannung, an den Anschluss bereitstellen, so dass dieser gegen eine Einstrahlung oder Einkopplung von Störsignalen geschützt ist. Im zweiten Schaltzustand kann vorgesehen sein, dass die Bezugspotentialmittel kein elektrisches Potential an den Anschluss bereitstellen, da das am Anschluss anliegende Nutzsignal gewährleistet, dass der Anschluss auf einem definierten elektrischen Potential liegt. Dabei kann das Nutzsignal einen konstanten, periodisch oder unregelmäßig wechselnden Signalpegel aufweisen. Das Nutzsignal wird von einer Nutzsignalquelle erzeugt, die in vorgebbaren Betriebszuständen des integrierten Schaltkreises kein Nutzsignal bereitstellt. Für diesen Fall soll mit Hilfe der Bezugspotentialrnittel vorgesehen sein, dass anstelle des Nutzsignals das von den Bezugspotentialmitteln bereitgestellte elektrische Potential am Anschluss vorliegt, um eine Einstrahlung oder Ein- kopplung von unerwünschten Störstrahlungen zu verhindern.
In Ausgestaltung der Erfindung ist vorgesehen, dass die Bezugspotentialmittel einen Steuereingang aufweisen, der zur Einkopplung eines Steuersignals ausgebildet ist, das für die Umschaltung der Bezugspotentialmittel zur Be- reitstellung des Bezugspotentials an den Anschluss vorgesehen ist. Mit dem Steuereingang können die Bezugspotentialmittel bei Abwesenheit eines Nutzsignals derart geschaltet werden, dass am Anschluss ein vorgebbares elektrisches Potential anliegt. Das Steuersignal kann von außen in den integrierten Schaltkreis eingekoppelt werden, vorteilhaft wird das Steuersignal in- tern im integrierten Schaltkreis erzeugt. Vorzugsweise sind die Bezugspotentialmittel so eingerichtet, dass lediglich ein kurzer elektrischer Puls benötigt wird, um eine Umschaltung zur Bereitstellung eines Bezugspotentials hervorzurufen. Besonders bevorzugt sind die Bezugspotentialmittel so eingerichtet, dass kein oder zumindest nahezu kein elektrischer Stromfluss not- wendig ist, um eine Umschaltung zu bewirken.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Bezugspotentialmittel Schaltmittel aufweisen, die für eine alternative Bereitstellung des Bezugspotentials oder eines Nutzsignals an einen Signalausgang in Abhän- gigkeit eines Pegels des Nutzsignals ausgebildet sind. Die Schaltmittel sind für die Umschaltung zwischen dem Nutzsignal und dem Bezugspotential in Abhängigkeit eines Pegels des Nutzsignals ausgebildet.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel einen Signaleingang aufweisen, der insbesondere mit der Nutzsignalquelle verbunden ist. Somit können die Schaltmittel das Nutzsignal an dem Anschluss bereitstellen. Vorzugsweise sind die Schaltmittel derart eingerichtet, dass ein am Signaleingang anliegendes Nutzsignal die Umschaltung der Bezugspotentialmittel bewirkt, so dass das Nutzsignal am Signalausgang bereitgestellt wird. Das heißt, dass die Schaltmittel so ausgebildet sind, dass das Nutzsignal auch als Steuer- oder Schaltsignal für die Schaltmittel genutzt werden kann und durch Übersteuerung des vorliegenden logischen Zustands in den Bezugspotentialmitteln den Umschaltvorgang auslösen kann. Eine Umschaltung vom Bezugspotential auf das Nutzsignal kann somit ohne ein zusätzliches Steuersignal erfolgen. Bei einer besonders bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass bei Abwesenheit eines Nutz- Signals eine automatisierte Umschaltung auf das Bezugspotential erfolgt, ohne dass dazu ein Steuersignal am Signaleingang der Bezugspotentialmittel angelegt werden muss.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel für das Bezugspotential selbsthaltend ausgebildet sind. Die Schaltmittel sind also derart eingerichtet, dass bereits ein kurzer Schaltimpuls eines Steuersignals ausreicht, um eine Umschaltung der Schaltmittel zu bewirken. Ab dem Zeitpunkt, zu dem eine Umschaltung stattgefunden hat, ist das Steuersignal nicht mehr nötig. Vielmehr sind die Schaltmittel so eingerichtet, dass mit der Umschaltung ein stabiler interner Zustand eingenommen wird, bei dem das Bezugspotential an den Anschluss bereitgestellt wird. Erst bei Übersteuerung des Bezugspotentials durch das Nutzsignals findet eine erneute Umschaltung statt, um die Bereitstellung des Nutzsignals an den Anschluss zu ermöglichen.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel zumindest einen Feldeffekt-Transistor aufweisen, der einen Steueranschluss mit einem Weiten-Längenverhältnis kleiner 1 , vorzugsweise kleiner 1/2, besonders bevorzugt kleiner 1/5, aufweist. Der Steueranschluss des Feldeffekt- Transistors, der auch als Gate-Anschluss bezeichnet wird, kann als Polysili- ziumschichtbereich in einem Halbleiterschichtaufbau zwischen einem ersten Stromanschluss (Source-Anschluss) und einem zweiten Stromanschluss (Gate-Anschluss) verwirklicht sein. Dabei hat das Verhältnis der Weite, also einer Erstreckung orthogonal zu einer Verbindungslinie zwischen Source- Anschluss und Drain-Anschluss und der Länge, also dem Abstand zwischen dem Source-Anschluss und dem Drain-Anschluss, einen erheblichen Ein- fluss auf das Schaltverhalten des Feldeffekttransistors. Bei einem Weiten/Längenverhältnis kleiner 1 ist der Abstand zwischen Source-Anschluss und Gate-Anschluss gleich oder größer als die Weite des Steueranschlusses. Dadurch lässt sich ein hoher Spannungsabfall zwischen dem Source- Anschluss und dem Gate-Anschluss erzielen, so dass sich bereits mit einer geringen Steuerspannung ein Schaltvorgang des Feldeffekttransistors bewirken lässt. Dies resultiert aus der hochohmigen Auslegung des Feldeffekttransistors, der sich deswegen durch ein niederohmiges Signal am Eingang überschreiben lässt.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel ein NAND-Gatter aufweisen, das zumindest einen Feldeffekt-Transistor aufweist, der einen Steueranschluss mit einem Weiten-Längenverhältnis kleiner 1 , vorzugsweise kleiner 1/2, besonders bevorzugt kleiner 1/5, aufweist. Dabei ist vorgesehen, dass ein erster Eingang des NAND-Gatters mit dem Sig- naleingang und ein zweiter Eingang des NAND-Gatters mit dem Steuereingang verbunden sind. Das NAND-Gatter stellt somit nur dann ein logisches „Iow"-Signal bereit, wenn alle Eingänge auf einem logischen „high"-Pegel liegen. Durch die Verwendung von Feldeffekt-Transistoren mit einem Weiten- Längenverhältnis kleiner 1 kann das NAND-Gatter, dessen Ausgang zur Gewährleistung der Selbsthaltungs-Eigenschaften der Bezugspotentialmittel mit einem Eingang des NAND-Gatters verbunden ist, bereits bei Auftreten eines Nutzsignals mit geringem Signalpegel von der Bereitstellung eines Bezugspotentials am Anschluss auf das Nutzsignal am Anschluss umgeschaltet werden.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass zwischen dem Signaleingang und dem ersten Eingang des NAND-Gatters ein erster Inver- ter zur Invertierung des Nutzsignals angeordnet ist. Damit wird das Nutzsignal für eine vorteilhafte Anpassung an die logische Struktur der Schaltmittel zunächst invertiert, bevor es dem NAND-Gatter zur Verfügung gestellt wird.
In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass der Signalausgang mit einem Knoten zwischen dem ersten Inverter und dem ersten Eingang des NAND-Gatters verbunden ist, wobei zwischen dem Knoten und dem Signalausgang ein zweiter Inverter angeordnet ist. Damit wird gewährleistet, dass am Signalausgang das Nutzsignal, das am Signaleingang ein- gespeist wurde, ohne Invertierung vorliegt. Sofern kein Nutzsignal am Signaleingang eingespeist wird, liegt am Signalausgang das invertierte elektrische Potential des Knotens zwischen dem ersten Inverter und dem ersten Eingang des NAND-Gatters an.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen sowie aus der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels, das anhand der Zeichnungen dargestellt ist. Dabei zeigt:
Fig. 1 ein schematisches Blockschaltbild eines integrierten Schaltkreises mit einem Anschluss, dem Bezugspotential mittel zugeordnet sind,
Fig. 2 ein schematisches Blockschaltbild der Bezugspotentialmittel,
Fig. 3 eine schematische Darstellung eines Feldeffekt-Transistors mit einem Weiten/Längenverhältnis kleiner 1 ,
Fig. 4 ein Schaltbild der Bezugspotentialmittel.
Die Fig. 1 zeigt ein schematisches Blockschaltbild eines integrierten Schalt- kreises 10, der als Schichtaufbau auf einem nicht näher dargestellten Halbleiterkristall verwirklicht ist. Durch eine Strukturierung von unterschiedlichen Schichten auf dem Halbleiterkristall sind verschiedene Funktionsbereiche verwirklicht, die in stark vereinfachter Darstellung in der Fig. 1 gezeigt werden. Die gewählte Darstellung dient ausschließlich der Erläuterung funktionaler Zusammenhänge und ist nicht als Abbild eines Halbleiter-Layouts zu verstehen.
Der integrierte Schaltkreis 10 weist eine Anzahl von Bondpads 16 auf, die als Kontaktflächen für die Anbringung von nicht dargestellten Bonddrähten vorgesehen sind. Mit den Bonddrähten kann eine elektrische Ankopplung des integrierten Schaltkreises 10 an eine nicht näher dargestellte Leiterplatte / gedruckte Schaltung verwirklicht werden. Auf dem integrierten Schaltkreis 10 sind mehrere Bezugspotentialmittel 12 ausgebildet, die für eine Bereitstellung von elektrischen Bezugspotentialen an Anschlüsse 18 vorgesehen sind. Die Anschlüsse 18 sind als interne elektrische Knotenpunkte zwischen einem Bondpad 16 und einem nicht dargestellten Schaltungsteil bzw. zwi- sehen einem symbolisch dargestellten internen Anschlusspunkt 30 und einem nicht dargestellten Schaltungsteil verwirklicht.
Ausgehend von dem Bondpad 16 bzw. dem internen Anschlusspunkt 30 sind elektrische Verbindungen mit den Bezugspotentialmitteln 12 vorgesehen, die als Pfeile dargestellt sind. Die Pfeilrichtung gibt die Wirkrichtung der jeweils übertragenen Signale dar. Ein an dem Bondpad 16 bzw. an dem internen Anschlusspunkt anliegendes Nutzsignal kann somit an den Signaleingang 24 des Bezugspotentialmittels 12 eingespeist werden und wird von dort in nachstehend näher beschriebener Weise an den jeweiligen Anschluss 18 weiter- geleitet.
Die Bezugspotentialmittel 12 weisen neben dem Signaleingang 24 einen Signalausgang 26, einen Versorgungsanschluss 20 und einen Massean- schluss 22 auf. Der Signalausgang 26 ist mit dem Anschluss 18 verbunden. Der Versorgungsanschluss 20 ist mit einer nicht dargestellten Spannungsquelle verbunden. Der Masseanschluss 22 liegt auf einem Massepotential. Zur Ansteuerung der Bezugspotentialmittel 12 ist eine Steuereinrichtung 14 vorgesehen, die ein Steuersignal an einen Steuereingang 28 der Bezugspotentialmittel 12 bereitstellen kann.
Die Bezugspotentialmittel 12 sind derart eingerichtet, dass bei Abwesenheit eines Nutzsignals am Signaleingang 24 ein definiertes elektrisches Potential am Anschluss 18 bereitgestellt werden kann. Dazu wird von der Steuereinrichtung 14 ein Steuersignal an den Steuereingang 28 der Bezugspotentialmittel 12 bereitgestellt. Das als kurzzeitiger elektrischer Impuls an den Steu- eranschluss 28 eingespeiste Steuersignal bewirkt eine Umschaltung der Be- zugspotentialmittel 12, so dass diese bei Abwesenheit des Nutzsignals ein definiertes elektrisches (Bezugs-)Potential am Anschluss 18 bereitstellen können. Durch die selbsthaltende Auslegung der Bezugspotentialmittel 12 ist lediglich ein kurzer Impuls des Steuersignals erforderlich, um die Umschaltung der Bezugspotentialmittel 12 zu bewirken. Ab dem Zeitpunkt der Um- Schaltung auf das Bezugspotential muss den Bezugspotentialmitteln 12 kein weiteres elektrisches Signal zugeführt werden, um die Bereitstellung des Bezugspotentials am Anschluss 18 zu gewährleisten. Bei Einspeisung eines Nutzsignals an den Signaleingang 24 kommt es automatisch zu einer Umschaltung der Bezugspotentialmittel 12, so dass ab diesem Zeitpunkt das Nutzsignal an den Anschluss 18 bereitgestellt wird.
In der Fig. 2 sind die in den Bezugspotentialmitteln 12 vorgesehenen Schaltmittel als Logikschaltung symbolisch dargestellt. Als logische Schnittstellen sind bei den Bezugspotentialmitteln 12 der Signaleingang 24, der Signalaus- gang 26 und der Steuereingang 28 vorgesehen. Der Signaleingang 24 kann mit einem Bondpad oder mit einem internen Anschlusspunkt verbunden sein, von wo aus ein Nutzsignal bereitgestellt werden kann. Der Steuereingang 28 ist mit der Steuereinrichtung verbunden, von wo aus ein Steuersignal bereitgestellt werden kann. Der Signalausgang 26 ist mit dem Anschluss verbun- den und ist für die Bereitstellung des Bezugspotentials an den Anschluss vorgesehen. Ein erster Inverter 32 ist zwischen dem Signaleingang 24 und einem NAND- Gatter 36 (NICHT-UND-Gatter bzw. NOT-AND-Gatter) in eine Nutzsignalleitung 52 eingeschleift. Vor dem ersten Inverter 32 ist ein erster Knotenpunkt 44 verwirklicht, der mit einem Gatterausgang 42 des NAND-Gatters 36 ver- bunden ist, wodurch eine Rückkopplungsschleife 54 gebildet wird. In dem ersten Inverter 44 wird das am ersten Knoten 44 anliegende Signal invertiert. Vom zweiten Knoten 46 verläuft eine erste Anschlussleitung 48 an einen ersten Gattereingang 38 des NAND-Gatters 36, während eine zweite Anschlussleitung 50 mit einem Eingangsanschluss eines zweiten Inverters 34 verbunden ist. Ein Ausgangsanschluss des zweiten Inverters 34 ist mit dem Signalausgang 28 verbunden.
Nachstehend wird beschrieben, welche logischen Zustände an den Knotenpunkten 44, 46 vorliegen können. Sofern kein Nutzsignal am Signaleingang 24 anliegt, soll gewährleistet sein, dass am Signalausgang 26 und somit am nicht näher dargestellten Anschluss ein definiertes elektrisches Potential anliegt. Um dies zu erreichen, wird an den Steuereingang 28 kurzzeitig ein Puls mit einem logischen „Iow"-Pegel angelegt, der an den zweiten Gattereingang 40 weitergeleitet wird. Da das NAND-Gatter 36 immer dann ein Ausgangs- signal mit einem logischen „high"-Pegel ausgibt, wenn zumindest einer der Gattereingänge auf einem logischen „Iow"-Pegel liegt, kommt es durch den „Iow"-Pegel des Steuersignals zu einer Ausgabe eines logischen „high"- Pegels durch das NAND-Gatter 36 an dessen Gatterausgang 42. Dieser „high"-Pegel wird über die Rückkopplungsschleife 54 an den ersten Knoten- punkt 44 rückgekoppelt, so dass der Signaleingang 24 auf dem „high"-Pegel liegt. Der erste Gattereingang 38 liegt hingegen wegen der Invertierung des am Knotenpunkt 44 anliegenden „high"-Pegels durch den ersten Inverter 32 auf einem logischen „Iow"-Pegel und stellt somit sicher, dass unabhängig von dem Steuersignal am zweiten Gattereingang 40 der Gatterausgang 42 auf dem logischen „high"-Pegel verbleibt. Damit ist in Abwesenheit eines
Nutzsignals am Signaleingang 24 eine selbsthaltende Funktion des Bezugspotentialmittels 12 gewährleistet, da es nunmehr keine Rolle mehr spielt, welcher logische Zustand am Steuereingang 28 anliegt. Zudem wird durch den am zweiten Knotenpunkt 46 vorliegenden „Iow"-Pegel und den zweiten Inverter 34 sichergestellt, dass der Signalausgang 26 auf einem logischen „high"-Pegel liegt. Dies stellt für den mit dem Signalausgang 26 verbundenen Anschluss den bevorzugten Signalpegel in Abwesenheit eines Nutzsignals dar, das heißt, dass der Anschluss auf dem gewünschten Bezugspotential liegt.
Da das NAND-Gatter 36 schwach dimensioniert ist, also die entsprechenden Transistoren ein Weiten-/Längenverhältnis kleiner 1 aufweisen, wie dies schematisch in der Fig. 3 näher dargestellt ist, kann durch Anlegen eines Nutzsignals an den Signaleingang 24 zuverlässig eine Umschaltung der Bezugspotentialmittel 12 herbeigeführt werden, durch die das Nutzsignal an den Signalausgang 26 weitergeleitet werden kann und dort dem Anschluss zur Verfügung gestellt wird.
Die Fig. 3 zeigt einen schematisch dargestellten Ausschnitt aus einem Feldeffekt-Transistor. Der als Polysilizium-Schichtbereich ausgeführte Steueran- schluss G (Gate-Anschluss) des Feldeffekttransistors ist zwischen einem ersten Stromanschluss S (Source-Anschluss) und einem zweiten Stroman- schluss D (Drain-Anschluss) verwirklicht. Dabei ist ein Abstand zwischen den Stromanschlüssen und somit eine Länge des Steueranschlusses G so gewählt, dass ein Weiten-/Längenverhältnis kleiner 1 gewährleistet ist. Dabei beträgt die Weite W ca. 1/6 der Länge L des Steueranschlusses G (Weite zu Länge 1 ,6/10).
In der Fig. 4 ist ein Schaltplan für ein Bezugspotentialmittel 12 dargestellt. Durch gestrichelte Rahmen werden die aus der Fig. 2 bekannten Funktionsblöcke, also der erste Inverter 32, der zweite Inverter 34 und das NAND- Gatter 36 voneinander abgegrenzt. Die beiden Inverter 32, 34 weisen jeweils mehrere, mit einem Weiten-/Längenverhältnis größer 1 ausgelegte Feldeffekttransistoren 56, 58, 60 70 und 72 auf. Das NAND-Gatter 36 weist vier Feldeffekttransistoren 62, 64, 66, 68 mit schwacher Auslegung auf, die mit einem Weiten-/Längenverhältnis kleiner 1 verwirklicht sind.
Der Steuereingang 28 ist mit einem Steueranschluss G (Gate-Anschluss) des N MOS-Transistors 68 und einem Steueranschluss G des PMOS- Transistors 62 verbunden.
Durch Anlegen eines Steuersignals mit einem „Iow"-Pegel an den Steuereingang 28 schaltet der PMOS-T ransistor 62 die Versorgungsspannung, die am Versorgungsanschluss 20 angelegt ist, auf den ersten Knotenpunkt 44. Damit liegt der erste Knotenpunkt 44 auf einem logischen „high"-Pegel. Sofern am Signaleingang 24 kein Nutzsignal anliegt, wird dadurch der Steueranschluss G des N MOS-Transistors 60 auf einen „high"-Pegel gelegt und schaltet durch (das heißt, dass der Widerstand zwischen dem Stroman- Schluss S (Source-Anschluss) und dem Stromanschluss D (Drain-Anschluss) niederohmig wird und ein elektrischer Strom fließen kann). Da der Steueranschluss G des NMOS-Transistors 58 permanent auf dem elektrischen Potential des Versorgungsanschlusses 20 liegt und damit ebenfalls durchgeschaltet ist, werden der erste Gattereingang 38 und somit die Steueranschlüsse G des PMOS-T ransistors 64 und des NMOS-Transistors 66 auf Masse, also auf einen „Iow"-Pegel gelegt, da der PMOS-Transistor 56 wegen des am Signaleingang 24 anliegenden „high"-Pegels gesperrt ist. Dadurch schaltet der PMOS-Transistor 64 durch, während der NMOS-Transistor 66 gesperrt wird. Somit liegt der erste Knotenpunkt 44 auch ohne das Steuersignal auf einem „high"-Pegel und es ist eine Selbsthaltung der Bezugspotentialmittel 12 gewährleistet. Der am ersten Gattereingang 38 anliegende logische „Iow"-Pegel wird als Eingangssignal an den zweiten Inverter 34 weitergeleitet und dort invertiert, so dass ein am Signalausgang 26 anliegendes Ausgangssignal auf einem logischen „high"-Pegel liegt.
Wird in diesem Zustand an den Signaleingang 24 ein Nutzsignal mit einem logischen „high"-Pegel angelegt, so findet gegenüber der vorstehend be- schriebenen Situation keine Änderung statt, da der „high"-Pegel bereits durch die Bezugspotentialmittel 12 vorgegeben war.
Wird in diesem Zustand an den Signaleingang 24 jedoch ein Nutzsignal mit einem logischen „Iow"-Pegel angelegt, so findet eine Umschaltung der Bezugspotentialmittel 12 statt. Die Umschaltung resultiert daraus, dass der N MOS-Transistor 60 durch den „Iow"-Pegel am Steuereingang G gesperrt wird und zeitgleich der PMOS-Transistor 56 wegen des Jow"-Pegels am Steuereingang G durchgeschaltet wird. Somit liegt am ersten Gattereingang 38 die Versorgungsspannung als „high"-Pegel an und wird durch den zweiten Inverter 34 invertiert, so dass als Ausgangssignal ein „Iow"-Pegel ausgegeben wird.
10 integrierter Schaltkreis
12 Bezugspotentialmittel
14 Steuereinrichtung
16 Bondpad 18 Anschluss (interner Knoten)
20 Versorgungsanschluss
22 Masseanschluss
24 Signaleingang (Nutzsignal)
26 Signalausgang (Nutzsignal) 28 Steuereingang (Steuersignal)
30 interner Anschlusspunkt
32 erster Inverter
34 zweiter Inverter
36 NAND-Gatter 38 erster Gattereingang
40 zweiter Gattereingang
42 Gatterausgang
44 erster Knotenpunkt
46 zweiter Knotenpunkt 48 erste Anschlussleitung
50 zweite Anschlussleitung
52 Nutzsignalleitung
54 Rückkopplungsschleife
56 PMOS (Inverter 32) 58 NMOS (Inverter 32)
60 NMOS (Inverter 32)
62 PMOS (NAND)
64 PMOS (NAND)
66 NMOS (NAND) 68 NMOS (NAND)
70 NMOS (Inverter 34)
72 NMOS (Inverter 34)

Claims

Patentansprüche
1. Integrierter Schaltkreis (10) mit zumindest einem Anschluss (18) zum
Ein- und/oder Auskoppeln von elektrischen Signalen, insbesondere von Digitalsignalen, und mit integrierten, dem Anschluss (18) zugeordneten Bezugspotentialmitteln (12) für eine Bereitstellung eines elektrischen Bezugspotentials an den Anschluss (18), dadurch gekennzeichnet, dass die Bezugspotentialmittel (12) schaltbar ausgebildet sind.
2. Integrierter Schaltkreis nach Anspruch 1 , dadurch gekennzeichnet, dass die Bezugspotentialmittel (12) einen Steuereingang (28) aufweisen, der zur Einkopplung eines Steuersignals ausgebildet ist, das für die Umschaltung der Bezugspotentialmittel (12) zur Bereitstellung eines Bezugspotentials am Anschluss (18) vorgesehen ist.
3. Integrierter Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Bezugspotentialmittel Schaltmittel (32, 34, 36) aufweisen, die für eine alternative Bereitstellung des Bezugspotenti- als oder eines Nutzsignals an einen Signalausgang (26), insbesondere in Abhängigkeit eines Pegels des Nutzsignals, ausgebildet sind.
4. Integrierter Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, dass die Schaltmittel (32, 34, 36) einen Signaleingang (24) aufweisen, der insbesondere mit einer Nutzsignalquelle verbunden ist.
5. Integrierter Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass die Schaltmittel (32, 34, 36) derart eingerichtet sind, dass ein am Signaleingang (24) anliegendes Nutzsignal die Umschaltung der Bezugspotentialmittel (12) derart, insbesondere durch Über- Steuerung, bewirkt, dass das Nutzsignal am Signalausgang (26) bereitgestellt wird.
6. Integrierter Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltmittel (32, 34, 36) für das Bezugspotential selbsthaltend ausgebildet sind.
7. Integrierter Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, dass die Schaltmittel (32, 34, 36) zumindest einen Feldeffekt- Transistor aufweisen, der einen Steueranschluss (G) mit einem Weiten-Längenverhältnis kleiner 1 , vorzugsweise kleiner 0,5, besonders bevorzugt kleiner 0,2, aufweist.
8. Integrierter Schaltkreis nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Schaltmittel (32, 34, 36) ein NAND-Gatter aufweisen, das zumindest einen Feldeffekt-Transistor aufweist, der einen
Steueranschluss (G) mit einem Weiten-Längenverhältnis kleiner 1 , vorzugsweise kleiner 0,5, besonders bevorzugt kleiner 0,2, aufweist.
9. Integrierter Schaltkreis nach Anspruch 8, dadurch gekennzeichnet, dass ein erster Eingang (38) des NAND-Gatters (36) mit dem Sig- naleingang (24) und ein zweiter Eingang (40) des NAND-Gatters (36) mit dem Steuereingang (28) verbunden ist.
10. Integrierter Schaltkreis nach Anspruch 8 oder 9, dadurch gekennzeich- net, dass zwischen dem Signaleingang (24) und dem ersten Eingang (38) des NAND-Gatters (36) ein erster Inverter (32) zur Invertierung des Nutzsignals angeordnet ist.
11. Integrierter Schaltkreis nach Anspruch 8, 9 oder 10, dadurch gekenn- zeichnet, dass der Signalausgang (26) mit einem Knoten (46) zwischen dem ersten Inverter (32) und dem ersten Eingang (38) des NAND-Gatters (36) verbunden ist, wobei zwischen dem Knoten (46) und dem Signalausgang (26) ein zweiter Inverter (34) angeordnet ist.
PCT/EP2008/000282 2007-01-16 2008-01-16 Integrierter schaltkreis WO2008087015A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE112008000041.7T DE112008000041B4 (de) 2007-01-16 2008-01-16 Integrierter Schaltkreis

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US88037707P 2007-01-16 2007-01-16
US60/880,377 2007-01-16
DE102007002502 2007-01-17
DE102007002502.7 2007-01-17

Publications (2)

Publication Number Publication Date
WO2008087015A2 true WO2008087015A2 (de) 2008-07-24
WO2008087015A3 WO2008087015A3 (de) 2008-09-18

Family

ID=39539559

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/000282 WO2008087015A2 (de) 2007-01-16 2008-01-16 Integrierter schaltkreis

Country Status (3)

Country Link
US (1) US7683655B2 (de)
DE (1) DE112008000041B4 (de)
WO (1) WO2008087015A2 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3018604A1 (de) * 1979-05-17 1980-11-20 Rca Corp Integrierte klemmschaltung
EP0085991A2 (de) * 1982-02-10 1983-08-17 Nec Corporation Logische Schaltung
JPS58175324A (ja) * 1982-04-07 1983-10-14 Nec Corp 入力回路
US5216292A (en) * 1990-11-06 1993-06-01 Mitsubishi Denki Kabushiki Kaisha Pullup resistance control input circuit and output circuit
US5952850A (en) * 1996-09-25 1999-09-14 Kabushiki Kaisha Toshiba Input/output circuit and a method for controlling an input/output signal
US6285209B1 (en) * 1998-09-16 2001-09-04 Nec Corporation Interface circuit and input buffer integrated circuit including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837882C2 (de) * 1978-08-30 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Taktformer für integrierte Halbleiter-Digitalschaltungen
DE2845379C2 (de) * 1978-10-18 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Digitale integrierte Halbleiterschaltung
US5283479A (en) * 1991-04-30 1994-02-01 Microunity Systems Engineering, Inc. BiCMOS logic gate having plural linearly operated load FETs
JPH06209252A (ja) * 1992-09-29 1994-07-26 Siemens Ag Ｃｍｏｓ入力段
JP2001060667A (ja) 1999-08-24 2001-03-06 Nec Corp 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3018604A1 (de) * 1979-05-17 1980-11-20 Rca Corp Integrierte klemmschaltung
EP0085991A2 (de) * 1982-02-10 1983-08-17 Nec Corporation Logische Schaltung
JPS58175324A (ja) * 1982-04-07 1983-10-14 Nec Corp 入力回路
US5216292A (en) * 1990-11-06 1993-06-01 Mitsubishi Denki Kabushiki Kaisha Pullup resistance control input circuit and output circuit
US5952850A (en) * 1996-09-25 1999-09-14 Kabushiki Kaisha Toshiba Input/output circuit and a method for controlling an input/output signal
US6285209B1 (en) * 1998-09-16 2001-09-04 Nec Corporation Interface circuit and input buffer integrated circuit including the same

Also Published As

Publication number Publication date
US7683655B2 (en) 2010-03-23
DE112008000041A5 (de) 2009-09-17
WO2008087015A3 (de) 2008-09-18
DE112008000041B4 (de) 2023-11-16
US20080197875A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE4238063C2 (de) Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion
DE3228013A1 (de) Treiberschaltung fuer eine sammelleitung
EP0496018B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
DE69934048T2 (de) Hochspannungstolerante und -angepaßte Treiberschaltung
DE112004002449T5 (de) Ausgangstreiberschaltung, die sich an variable Versorgungsspannungen anpasst
DE60005259T2 (de) Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE10354501B4 (de) Logik-Schaltkreis-Anordnung
DE10223760B4 (de) Integrierte Halbleiterschaltung
DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
DE10239867A1 (de) Konfigurierbare Ausgangstreiberschaltung
DE69934551T2 (de) Sende-Empfangstreiber mit programmierbarer Flankensteilheit unabhängig vom Herstellungsverfahren , der Speisespannung und der Temperatur
DE19637013A1 (de) Treiberschaltung
DE10146491A1 (de) Elektronische Schaltung mit einer Treiberschaltung
DE112008000041B4 (de) Integrierter Schaltkreis
EP0824789B1 (de) Vorrichtung zur takterzeugung für cmos-schaltungen mit dynamischen registern
EP0766399B1 (de) Bidirektionale Treiberschaltung für PCI-Bussysteme
DE4421419C2 (de) MOS-Treiberschaltung
DE102004015318B3 (de) Eingangsschaltung für eine elektronische Schaltung
DE4012370C2 (de) Busschaltkreis, Betriebsverfahren und Verwendung hierfür
DE2901234A1 (de) Zweizustandsschaltung
EP0743756B1 (de) Konfigurierbare integrierte Schaltung
DE102006058169A1 (de) Integrierter Halbleiterschaltkreis

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880001384.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08707060

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 1120080000417

Country of ref document: DE

REF Corresponds to

Ref document number: 112008000041

Country of ref document: DE

Date of ref document: 20090917

Kind code of ref document: P

122 Ep: pct application non-entry in european phase

Ref document number: 08707060

Country of ref document: EP

Kind code of ref document: A2