DE112008000041B4 - Integrierter Schaltkreis - Google Patents

Integrierter Schaltkreis Download PDF

Info

Publication number
DE112008000041B4
DE112008000041B4 DE112008000041.7T DE112008000041T DE112008000041B4 DE 112008000041 B4 DE112008000041 B4 DE 112008000041B4 DE 112008000041 T DE112008000041 T DE 112008000041T DE 112008000041 B4 DE112008000041 B4 DE 112008000041B4
Authority
DE
Germany
Prior art keywords
reference potential
connection
signal
input
potential means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112008000041.7T
Other languages
English (en)
Other versions
DE112008000041A5 (de
Inventor
Dipl.-Ing. Koch Anton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of DE112008000041A5 publication Critical patent/DE112008000041A5/de
Application granted granted Critical
Publication of DE112008000041B4 publication Critical patent/DE112008000041B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/0033Radiation hardening
    • H03K19/00338In field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Integrierter Schaltkreis (10) mit zumindest einem Anschluss (18) zum Ein- und/oder Auskoppeln von elektrischen Signalen, insbesondere von Digitalsignalen, und mit integrierten, dem Anschluss (18) zugeordneten Bezugspotentialmitteln (12) für eine Bereitstellung eines elektrischen Bezugspotentials an den Anschluss (18), wobeidie Bezugspotentialmittel (12) schaltbar ausgebildet sind,die Bezugspotentialmittel (12) einen Steuereingang (28) aufweisen, der zur Einkopplung eines Steuersignals ausgebildet ist, unddie Bezugspotentialmittel (12) einen Signaleingang (24) aufweisen, an dem ein Nutzsignal anliegt,dadurch gekennzeichnet, dassdie Bezugspotentialmittel (12) ein NAND-Gatter (36) aufweisen, das zumindest einen Feldeffekt-Transistor aufweist, der einen Steueranschluss (G) mit einem Weiten-Längenverhältnis kleiner 1, vorzugsweise kleiner 0,5, besonders bevorzugt kleiner 0,2, aufweist,zwischen dem Signaleingang (24) und einem ersten Eingang (38) des NAND-Gatters (36) ein erster Inverter (32) zur Invertierung des Nutzsignals angeordnet ist,ein zweiter Eingang (40) des NAND-Gatters (36) mit dem Steuereingang (28) verbunden ist, undder Ausgang (42) des NAND-Gatters (36) zur Gewährleistung der SelbsthaltungsEigenschaften der Bezugspotentialmittel (12) mit dem Signaleingang (24) verbunden ist.

Description

  • Die vorliegende Erfindung betrifft einen integrierten Schaltkreis mit zumindest einem Anschluss zum Ein- und/oder Auskoppeln von elektrischen Signalen, insbesondere von Digitalsignalen, und mit integrierten, dem Anschluss zugeordneten Bezugspotentialmitteln für eine Bereitstellung eines elektrischen Bezugspotentials an den Anschluss.
  • Ein vom Markt her bekannter integrierter Schaltkreis ist als Halbleiterbaustein verwirklicht und weist eine Vielzahl von internen und externen Anschlüssen auf. Die internen Anschlüsse sind als Knotenpunkte von elektrischen Leitern zwischen einzelnen im Schaltkreis verwirklichten Schaltungskomponenten wie Widerständen, Kondensatoren oder Transistoren ausgebildet. Die externen Anschlüsse sind als elektromechanische Schnittstellen verwirklicht, die üblicherweise über Bonddrahtverbindungen oder Lötkugelverbindungen eine elektrische Verbindung des integrierten Schaltkreises mit einer gedruckten Schaltung oder anderen elektrischen Komponenten ermöglicht. Um eine ordnungsgemäße Funktion des integrierten Schaltkreises zu gewährleisten, ist es wünschenswert, dass jeder Anschluss zu jedem Zeitpunkt auf einem definierten elektrischen Potential liegt. Dadurch kann eine Einstreuung von elektrischen Signalen, die beispielsweise an benachbarten Anschlüssen anliegen und über induktive oder kapazitive Kopplungen übertragen werden können, vermieden werden.
  • Der bekannte integrierte Schaltkreis weist zu diesem Zweck an Anschlüssen, denen kein dauerhaftes und eindeutiges elektrisches Potential bzw. ein entsprechendes Nutzsignal zugeordnet ist, Bezugspotentialmittel auf. Die Bezugspotentialmittel legen den Anschluss bei Abwesenheit des Nutzsignals auf ein definiertes elektrisches Potential. Bekannte Bezugspotentialmittel sind als Pull-Up-Schaltungen oder als Pull-Down-Schaltungen verwirklicht. Hierbei wird ein Anschluss über einen hochohmigen Widerstand mit einem höheren oder niedrigeren Spannungspotential verbunden, so dass der Anschluss in Abwesenheit eines Nutzsignals auf dem entsprechenden Spannungspotential liegt. Sobald ein Nutzsignal an den Anschluss angelegt wird, bestimmt sich das elektrische Potential am Anschluss aufgrund der hochohmigen Kopplung der Pull-Up-Schaltung bzw. der Pull-Down-Schaltung durch das Nutzsignal. Bedingt durch den hochohmigen Widerstand benötigen derartig ausgeführte Bezugspotentialmittel eine gewisse Fläche auf dem integrierten Schaltkreis und sind nicht für alle Arten von Anschlüssen geeignet.
  • Aus der Druckschrift US 5 216 292 A ist ein Schaltkreis mit einem PMOS-Feldeffekt-Transistor bekannt, der die Funktion eines geschalteten Pull-Up-Widerstands realisiert. Nachteilig an diesem Schaltkreis ist der vergleichsweise hohe schaltungstechnische Aufwand.
  • Die Aufgabe der Erfindung besteht darin, einen integrierten Schaltkreis mit Bezugspotentialmitteln bereitzustellen, der mit geringem schaltungstechnischem Aufwand verwirklicht werden kann.
  • Diese Aufgabe wird gelöst durch einen integrierten Schaltkreis mit den Merkmalen des unabhängigen Anspruchs 1. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß sind die Bezugspotentialmittel des integrierten Schaltkreises schaltbar ausgebildet. Schaltbare Bezugspotentialmittel können zumindest zwischen einem ersten und einem zweiten Schaltzustand geschaltet werden. Beispielsweise kann im ersten Schaltzustand vorgesehen sein, dass die Bezugspotentialmittel ein vorgebbares elektrisches Potential, insbesondere eine konstante Versorgungsspannung, an den Anschluss bereitstellen, so dass dieser gegen eine Einstrahlung oder Einkopplung von Störsignalen geschützt ist. Im zweiten Schaltzustand kann vorgesehen sein, dass die Bezugspotentialmittel kein elektrisches Potential an den Anschluss bereitstellen, da das am Anschluss anliegende Nutzsignal gewährleistet, dass der Anschluss auf einem definierten elektrischen Potential liegt. Dabei kann das Nutzsignal einen konstanten, periodisch oder unregelmäßig wechselnden Signalpegel aufweisen. Das Nutzsignal wird von einer Nutzsignalquelle erzeugt, die in vorgebbaren Betriebszuständen des integrierten Schaltkreises kein Nutzsignal bereitstellt. Für diesen Fall soll mit Hilfe der Bezugspotentialmittel vorgesehen sein, dass anstelle des Nutzsignals das von den Bezugspotentialmitteln bereitgestellte elektrische Potential am Anschluss vorliegt, um eine Einstrahlung oder Einkopplung von unerwünschten Störstrahlungen zu verhindern.
  • In Ausgestaltung der Erfindung ist vorgesehen, dass die Bezugspotentialmittel einen Steuereingang aufweisen, der zur Einkopplung eines Steuersignals ausgebildet ist, das für die Umschaltung der Bezugspotentialmittel zur Bereitstellung des Bezugspotentials an den Anschluss vorgesehen ist. Mit dem Steuereingang können die Bezugspotentialmittel bei Abwesenheit eines Nutzsignals derart geschaltet werden, dass am Anschluss ein vorgebbares elektrisches Potential anliegt. Das Steuersignal kann von außen in den integrierten Schaltkreis eingekoppelt werden, vorteilhaft wird das Steuersignal intern im integrierten Schaltkreis erzeugt. Vorzugsweise sind die Bezugspotentialmittel so eingerichtet, dass lediglich ein kurzer elektrischer Puls benötigt wird, um eine Umschaltung zur Bereitstellung eines Bezugspotentials hervorzurufen. Besonders bevorzugt sind die Bezugspotentialmittel so eingerichtet, dass kein oder zumindest nahezu kein elektrischer Stromfluss notwendig ist, um eine Umschaltung zu bewirken.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Bezugspotentialmittel Schaltmittel aufweisen, die für eine alternative Bereitstellung des Bezugspotentials oder eines Nutzsignals an einen Signalausgang in Abhängigkeit eines Pegels des Nutzsignals ausgebildet sind. Die Schaltmittel sind für die Umschaltung zwischen dem Nutzsignal und dem Bezugspotential in Abhängigkeit eines Pegels des Nutzsignals ausgebildet.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel einen Signaleingang aufweisen, der insbesondere mit der Nutzsignalquelle verbunden ist. Somit können die Schaltmittel das Nutzsignal an dem Anschluss bereitstellen. Vorzugsweise sind die Schaltmittel derart eingerichtet, dass ein am Signaleingang anliegendes Nutzsignal die Umschaltung der Bezugspotentialmittel bewirkt, so dass das Nutzsignal am Signalausgang bereitgestellt wird. Das heißt, dass die Schaltmittel so ausgebildet sind, dass das Nutzsignal auch als Steuer- oder Schaltsignal für die Schaltmittel genutzt werden kann und durch Übersteuerung des vorliegenden logischen Zustands in den Bezugspotentialmitteln den Umschaltvorgang auslösen kann. Eine Umschaltung vom Bezugspotential auf das Nutzsignal kann somit ohne ein zusätzliches Steuersignal erfolgen. Bei einer besonders bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass bei Abwesenheit eines Nutzsignals eine automatisierte Umschaltung auf das Bezugspotential erfolgt, ohne dass dazu ein Steuersignal am Signaleingang der Bezugspotentialmittel angelegt werden muss.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel für das Bezugspotential selbsthaftend ausgebildet sind. Die Schaltmittel sind also derart eingerichtet, dass bereits ein kurzer Schaltimpuls eines Steuersignals ausreicht, um eine Umschaltung der Schaltmittel zu bewirken. Ab dem Zeitpunkt, zu dem eine Umschaltung stattgefunden hat, ist das Steuersignal nicht mehr nötig. Vielmehr sind die Schaltmittel so eingerichtet, dass mit der Umschaltung ein stabiler interner Zustand eingenommen wird, bei dem das Bezugspotential an den Anschluss bereitgestellt wird. Erst bei Übersteuerung des Bezugspotentials durch das Nutzsignals findet eine erneute Umschaltung statt, um die Bereitstellung des Nutzsignals an den Anschluss zu ermöglichen.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel zumindest einen Feldeffekt-Transistor aufweisen, der einen Steueranschluss mit einem Weiten-Längenverhältnis kleiner 1 , vorzugsweise kleiner 1/2, besonders bevorzugt kleiner 1/5, aufweist. Der Steueranschluss des Feldeffekt-Transistors, der auch als Gate-Anschluss bezeichnet wird, kann als Polysilizium-schichtbereich in einem Halbleiterschichtaufbau zwischen einem ersten Stromanschluss (Source-Anschluss) und einem zweiten Stromanschluss (Gate-Anschluss) verwirklicht sein. Dabei hat das Verhältnis der Weite, also einer Erstreckung orthogonal zu einer Verbindungslinie zwischen Source-Anschluss und Drain-Anschluss und der Länge, also dem Abstand zwischen dem Source-Anschluss und dem Drain-Anschluss, einen erheblichen Einfluss auf das Schaltverhalten des Feldeffekttransistors. Bei einem Weiten/Längenverhältnis kleiner 1 ist der Abstand zwischen Source-Anschluss und Gate-Anschluss gleich oder größer als die Weite des Steueranschlusses. Dadurch lässt sich ein hoher Spannungsabfall zwischen dem Source-Anschluss und dem Gate-Anschluss erzielen, so dass sich bereits mit einer geringen Steuerspannung ein Schaltvorgang des Feldeffekttransistors bewirken lässt. Dies resultiert aus der hochohmigen Auslegung des Feldeffekttransistors, der sich deswegen durch ein niederohmiges Signal am Eingang überschreiben lässt.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass die Schaltmittel ein NAND-Gatter aufweisen, das zumindest einen Feldeffekt-Transistor aufweist, der einen Steueranschluss mit einem Weiten-Längenverhältnis kleiner 1, vorzugsweise kleiner 1/2, besonders bevorzugt kleiner 1/5, aufweist. Dabei ist vorgesehen, dass ein erster Eingang des NANO-Gatters mit dem Signaleingang und ein zweiter Eingang des NAND-Gatters mit dem Steuereingang verbunden sind. Das NAND-Gatter stellt somit nur dann ein logisches „low“-Signal bereit, wenn alle Eingänge auf einem logischen „high“-Pegel liegen. Durch die Verwendung von Feldeffekt-Transistoren mit einem Weiten-Längenverhältnis kleiner 1 kann das NAND-Gatter, dessen Ausgang zur Gewährleistung der Selbsthaltungseigenschaften der Bezugspotentialmittel mit einem Eingang des NAND-Gatters verbunden ist, bereits bei Auftreten eines Nutzsignals mit geringem Signalpegel von der Bereitstellung eines Bezugspotentials am Anschluss auf das Nutzsignal am Anschluss umgeschaltet werden.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass zwischen dem Signaleingang und dem ersten Eingang des NAND-Gatters ein erster Inverter zur Invertierung des Nutzsignals angeordnet ist. Damit wird das Nutzsigna! für eine vorteilhafte Anpassung an die logische Struktur der Schaltmittel zunächst invertiert, bevor es dem NAND-Gatter zur Verfügung gestellt wird.
  • In weiterer Ausgestaltung der Erfindung ist vorgesehen, dass der Signalausgang mit einem Knoten zwischen dem ersten Inverter und dem ersten Eingang des NAND-Gatters verbunden ist, wobei zwischen dem Knoten und dem Signalausgang ein zweiter Inverter angeordnet ist. Damit wird gewährleistet, dass am Signalausgang das Nutzsignal, das am Signaleingang eingespeist wurde, ohne Invertierung vorliegt. Sofern kein Nutzsignal am Signaleingang eingespeist wird, liegt am Signalausgang das invertierte elektrische Potential des Knotens zwischen dem ersten Inverter und dem ersten Eingang des NAN D-Gatters an.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus den Ansprüchen sowie aus der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispiels, das anhand der Zeichnungen dargestellt ist. Dabei zeigt:
    • 1 ein schematisches Blockschaltbild eines integrierten Schaltkreises mit einem Anschluss, dem Bezugspotentialmittel zugeordnet sind,
    • 2 ein schematisches Blockschaltbild der Bezugspotentialmittel,
    • 3 eine schematische Darstellung eines Feldeffekt-Transistors mit einem Weiten/Längenverhältnis kleiner 1,
    • 4 ein Schaltbild der Bezugspotentialmittel.
  • Die 1 zeigt ein schematisches Blockschaltbild eines integrierten Schaltkreises 10, der als Schichtaufbau auf einem nicht näher dargestellten Halbleiterkristall verwirklicht ist. Durch eine Strukturierung von unterschiedlichen Schichten auf dem Halbleiterkristall sind verschiedene Funktionsbereiche verwirklicht, die in stark vereinfachter Darstellung in der 1 gezeigt werden. Die gewählte Darstellung dient ausschließlich der Erläuterung funktionaler Zusammenhänge und ist nicht als Abbild eines Halbleiter-Layouts zu verstehen.
  • Der integrierte Schaltkreis 10 weist eine Anzahl von Bondpads 16 auf, die als Kontaktflächen für die Anbringung von nicht dargestellten Bonddrähten vorgesehen sind. Mit den Bonddrähten kann eine elektrische Ankopplung des integrierten Schaltkreises 10 an eine nicht näher dargestellte Leiterplatte / gedruckte Schaltung verwirklicht werden. Auf dem integrierten Schaltkreis 10 sind mehrere Bezugspotentialmittel 12 ausgebildet, die für eine Bereitstellung von elektrischen Bezugspotentialen an Anschlüsse 18 vorgesehen sind. Die Anschlüsse 18 sind als interne elektrische Knotenpunkte zwischen einem Bondpad 16 und einem nicht dargestellten Schaltungsteil bzw. zwischen einem symbolisch dargestellten internen Anschlusspunkt 30 und einem nicht dargestellten Schaltungsteil verwirklicht.
  • Ausgehend von dem Bondpad 16 bzw. dem internen Anschlusspunkt 30 sind elektrische Verbindungen mit den Bezugspotentialmitteln 12 vorgesehen, die als Pfeile dargestellt sind. Die Pfeilrichtung gibt die Wirkrichtung der jeweils übertragenen Signale dar. Ein an dem Bondpad 16 bzw. an dem internen Anschlusspunkt anliegendes Nutzsignal kann somit an den Signaleingang 24 des Bezugspotentialmittels 12 eingespeist werden und wird von dort in nachstehend näher beschriebener Weise an den jeweiligen Anschluss 18 weitergeleitet.
  • Die Bezugspotentialmittel 12 weisen neben dem Signaleingang 24 einen Signalausgang 26, einen Versorgungsanschluss 20 und einen Masseanschluss 22 auf. Der Signalausgang 26 ist mit dem Anschluss 18 verbunden. Der Versorgungsanschluss 20 ist mit einer nicht dargestellten Spannungsquelle verbunden. Der Masseanschluss 22 liegt auf einem Massepotential. Zur Ansteuerung der Bezugspotentialmittel 12 ist eine Steuereinrichtung 14 vorgesehen, die ein Steuersignal an einen Steuereingang 28 der Bezugspotentialmittel 12 bereitstellen kann.
  • Die Bezugspotentialmittel 12 sind derart eingerichtet, dass bei Abwesenheit eines Nutzsignals am Signaleingang 24 ein definiertes elektrisches Potential am Anschluss 18 bereitgestellt werden kann. Dazu wird von der Steuereinrichtung 14 ein Steuersignal an den Steuereingang 28 der Bezugspotentialmittel 12 bereitgestellt. Das als kurzzeitiger elektrischer Impuls an den Steueranschluss 28 eingespeiste Steuersignal bewirkt eine Umschaltung der Bezugspotentialmittel 12, so dass diese bei Abwesenheit des Nutzsignals ein definiertes elektrisches (Bezugs-)Potential am Anschluss 18 bereitstellen können. Durch die selbsthaftende Auslegung der Bezugspotentialmittel 12 ist lediglich ein kurzer Impuls des Steuersignals erforderlich, um die Umschaltung der Bezugspotentialmittel 12 zu bewirken. Ab dem Zeitpunkt der Umschaltung auf das Bezugspotential muss den Bezugspotentialmitteln 12 kein weiteres elektrisches Signal zugeführt werden, um die Bereitstellung des Bezugspotentials am Anschluss 18 zu gewährleisten. Bei Einspeisung eines Nutzsignals an den Signaleingang 24 kommt es automatisch zu einer Umschaltung der Bezugspotentialmittel 12, so dass ab diesem Zeitpunkt das Nutzsignal an den Anschluss 18 bereitgestellt wird.
  • In der 2 sind die in den Bezugspotentialmitteln 12 vorgesehenen Schaltmittel als Logikschaltung symbolisch dargestellt. Als logische Schnittstellen sind bei den Bezugspotentialmitteln 12 der Signaleingang 24, der Signalausgang 26 und der Steuereingang 28 vorgesehen. Der Signaleingang 24 kann mit einem Bondpad oder mit einem internen Anschlusspunkt verbunden sein, von wo aus ein Nutzsignal bereitgestellt werden kann. Der Steuereingang 28 ist mit der Steuereinrichtung verbunden, von wo aus ein Steuersignal bereitgestellt werden kann. Der Signalausgang 26 ist mit dem Anschluss verbunden und ist für die Bereitstellung des Bezugspotentials an den Anschluss vorgesehen.
  • Ein erster Inverter 32 ist zwischen dem Signaleingang 24 und einem NANDGatter 36 (NICHT-UND-Gatter bzw. NOT-AND-Gatter) in eine Nutzsignalleitung 52 eingeschleift. Vor dem ersten Inverter 32 ist ein erster Knotenpunkt 44 verwirklicht, der mit einem Gatterausgang 42 des NAND-Gatters 36 verbunden ist, wodurch eine Rückkopplungsschleife 54 gebildet wird. In dem ersten Inverter 44 wird das am ersten Knoten 44 anliegende Signal invertiert. Vom zweiten Knoten 46 verläuft eine erste Anschlussleitung 48 an einen ersten Gattereingang 38 des NAND-Gatters 36, während eine zweite Anschlussleitung 50 mit einem Eingangsanschluss eines zweiten Inverters 34 verbunden ist. Ein Ausgangsanschluss des zweiten Inverters 34 ist mit dem Signalausgang 28 verbunden.
  • Nachstehend wird beschrieben, welche logischen Zustände an den Knotenpunkten 44, 46 vorliegen können. Sofern kein Nutzsignal am Signaleingang 24 anliegt, soll gewährleistet sein, dass am Signalausgang 26 und somit am nicht näher dargestellten Anschluss ein definiertes elektrisches Potential anliegt. Um dies zu erreichen, wird an den Steuereingang 28 kurzzeitig ein Puls mit einem logischen „low“-Pegel angelegt, der an den zweiten Gattereingang 40 weitergeleitet wird. Da das NAND-Gatter 36 immer dann ein Ausgangssignal mit einem logischen „high“-Pegel ausgibt, wenn zumindest einer der Gattereingänge auf einem logischen „low“-Pegel liegt, kommt es durch den „low“-Pegel des Steuersignals zu einer Ausgabe eines logischen „high“- Pegels durch das NAND-Gatter 36 an dessen Gatterausgang 42. Dieser „high“-Pegel wird über die Rückkopplungsschleife 54 an den ersten Knotenpunkt 44 rückgekoppelt, so dass der Signaleingang 24 auf dem „high“-Pegel liegt. Der erste Gattereingang 38 liegt hingegen wegen der Invertierung des am Knotenpunkt 44 anliegenden „high“-Pegels durch den ersten Inverter 32 auf einem logischen „low“-Pegel und stellt somit sicher, dass unabhängig von dem Steuersignal am zweiten Gattereingang 40 der Gatterausgang 42 auf dem logischen „high“-Pegel verbleibt. Damit ist in Abwesenheit eines Nutzsignals am Signaleingang 24 eine selbsthaltende Funktion des Bezugspotentialmittels 12 gewährleistet, da es nunmehr keine Rolle mehr spielt, welcher logische Zustand am Steuereingang 28 anliegt. Zudem wird durch den am zweiten Knotenpunkt 46 vorliegenden „low“-Pegel und den zweiten Inverter 34 sichergestellt, dass der Signalausgang 26 auf einem logischen „high“-Pegel liegt. Dies stellt für den mit dem Signalausgang 26 verbundenen Anschluss den bevorzugten Signalpegel in Abwesenheit eines Nutzsignals dar, das heißt, dass der Anschluss auf dem gewünschten Bezugspotential liegt.
  • Da das NAND-Gatter 36 schwach dimensioniert ist, also die entsprechenden Transistoren ein Weiten-/Längenverhältnis kleiner 1 aufweisen, wie dies schematisch in der 3 näher dargestellt ist, kann durch Anlegen eines Nutzsignals an den Signaleingang 24 zuverlässig eine Umschaltung der Bezugspotentialmittel 12 herbeigeführt werden, durch die das Nutzsignal an den Signalausgang 26 weitergeleitet werden kann und dort dem Anschluss zur Verfügung gestellt wird.
  • Die 3 zeigt einen schematisch dargestellten Ausschnitt aus einem Feldeffekt-Transistor. Der als Polysilizium-Schichtbereich ausgeführte Steueranschluss G (Gate-Anschluss) des Feldeffekttransistors ist zwischen einem ersten Stromanschluss S (Source-Anschluss) und einem zweiten Stromanschluss D (Drain-Anschluss) verwirklicht. Dabei ist ein Abstand zwischen den Stromanschlüssen und somit eine Länge des Steueranschlusses G so gewählt, dass ein Weiten-/Längenverhältnis kleiner 1 gewährleistet ist. Dabei beträgt die Weite W ca. 1/6 der Länge L des Steueranschlusses G (Weite zu Länge 1,6/10).
  • In der 4 ist ein Schaltplan für ein Bezugspotentialmittel 12 dargestellt. Durch gestrichelte Rahmen werden die aus der 2 bekannten Funktionsblöcke, also der erste Inverter 32, der zweite Inverter 34 und das NAND-Gatter 36 voneinander abgegrenzt. Die beiden Inverter 32, 34 weisen jeweils mehrere, mit einem Weiten-/Längenverhältnis größer 1 ausgelegte Feldeffekttransistoren 56, 58, 60 70 und 72 auf. Das NAND-Gatter 36 weist vier Feldeffekttransistoren 62, 64, 66, 68 mit schwacher Auslegung auf, die mit einem Weiten-Längenverhältnis kleiner 1 verwirklicht sind.
  • Der Steuereingang 28 ist mit einem Steueranschluss G (Gate-Anschluss) des NMOS-Transistors 68 und einem Steueranschluss G des PMOS-Transistors 62 verbunden.
  • Durch Anlegen eines Steuersignals mit einem „low“-Pegel an den Steuereingang 28 schaltet der PMOS-Transistor 62 die Versorgungsspannung, die am Versorgungsanschluss 20 angelegt ist, auf den ersten Knotenpunkt 44. Damit liegt der erste Knotenpunkt 44 auf einem logischen „high“-Pegel. Sofern am Signaleingang 24 kein Nutzsignal anliegt, wird dadurch der Steueranschluss G des NMOS-Transistors 60 auf einen „high“-Pegel gelegt und schaltet durch (das heißt, dass der Widerstand zwischen dem Stromanschluss S (Source-Anschluss) und dem Stromanschluss D (Drain-Anschluss) niederohmig wird und ein elektrischer Strom fließen kann). Da der Steueranschluss G des NMOS-Transistors 58 permanent auf dem elektrischen Potential des Versorgungsanschlusses 20 liegt und damit ebenfalls durchgeschaltet ist, werden der erste Gattereingang 38 und somit die Steueranschlüsse G des PMOS-Transistors 64 und des NMOS-Transistors 66 auf Masse, also auf einen „low“-Pegel gelegt, da der PMOS-Transistor 56 wegen des am Signaleingang 24 anliegenden „high“-Pegels gesperrt ist. Dadurch schaltet der PMOS-Transistor 64 durch, während der NMOS-Transistor 66 gesperrt wird. Somit liegt der erste Knotenpunkt 44 auch ohne das Steuersignal auf einem high"-Pegel und es ist eine Selbsthaftung der Bezugspotentialmittel 12 gewährleistet. Der am ersten Gattereingang 38 anliegende logische „low“-Pegel wird als Eingangssignal an den zweiten Inverter 34 weitergeleitet und dort invertiert, so dass ein am Signalausgang 26 anliegendes Ausgangssignal auf einem logischen „high“-Pegel liegt.
  • Wird in diesem Zustand an den Signaleingang 24 ein Nutzsignal mit einem logischen „high“-Pegel angelegt, so findet gegenüber der vorstehend beschriebenen Situation keine Änderung statt, da der „high“-Pegel bereits durch die Bezugspotentialmittel 12 vorgegeben war.
  • Wird in diesem Zustand an den Signaleingang 24 jedoch ein Nutzsignal mit einem logischen „low“-Pegel angelegt, so findet eine Umschaltung der Bezugspotentialmittel 12 statt. Die Umschaltung resultiert daraus, dass der NMOS-Transistor 60 durch den „low“-Pegel am Steuereingang G gesperrt wird und zeitgleich der PMOS-Transistor 56 wegen des „low“-Pegels am Steuereingang G durchgeschaltet wird. Somit liegt am ersten Gattereingang 38 die Versorgungsspannung als „high“-Pegel an und wird durch den zweiten Inverter 34 invertiert, so dass als Ausgangssignal ein „low“-Pegel ausgegeben wird.
  • 10
    integrierter Schaltkreis
    12
    Bezugspotentialmittel
    14
    Steuereinrichtung
    16
    Bondpad
    18
    Anschluss (interner Knoten)
    20
    Versorgungsanschluss
    22
    Masseanschluss
    24
    Signaleingang (Nutzsignal)
    26
    Signalausgang (Nutzsignal)
    28
    Steuereingang (Steuersignal)
    30
    interner Anschlusspunkt
    32
    erster Inverter
    34
    zweiter Inverter
    36
    NAND-Gatter
    38
    erster Gattereingang
    40
    zweiter Gattereingang
    42
    Gatterausgang
    44
    erster Knotenpunkt
    46
    zweiter Knotenpunkt
    48
    erste Anschlussleitung
    50
    zweite Anschlussleitung
    52
    Nutzsignalleitung
    54
    Rückkopplungsschleife
    56
    PMOS (Inverter 32)
    58
    NMOS (Inverter 32)
    60
    NMOS (Inverter 32)
    62
    PMOS (NAND)
    64
    PMOS (NAND)
    66
    NMOS (NAND)
    68
    NMOS (NAND)
    70
    NMOS (Inverter 34)
    72
    NMOS (Inverter 34)

Claims (3)

  1. Integrierter Schaltkreis (10) mit zumindest einem Anschluss (18) zum Ein- und/oder Auskoppeln von elektrischen Signalen, insbesondere von Digitalsignalen, und mit integrierten, dem Anschluss (18) zugeordneten Bezugspotentialmitteln (12) für eine Bereitstellung eines elektrischen Bezugspotentials an den Anschluss (18), wobei die Bezugspotentialmittel (12) schaltbar ausgebildet sind, die Bezugspotentialmittel (12) einen Steuereingang (28) aufweisen, der zur Einkopplung eines Steuersignals ausgebildet ist, und die Bezugspotentialmittel (12) einen Signaleingang (24) aufweisen, an dem ein Nutzsignal anliegt, dadurch gekennzeichnet, dass die Bezugspotentialmittel (12) ein NAND-Gatter (36) aufweisen, das zumindest einen Feldeffekt-Transistor aufweist, der einen Steueranschluss (G) mit einem Weiten-Längenverhältnis kleiner 1, vorzugsweise kleiner 0,5, besonders bevorzugt kleiner 0,2, aufweist, zwischen dem Signaleingang (24) und einem ersten Eingang (38) des NAND-Gatters (36) ein erster Inverter (32) zur Invertierung des Nutzsignals angeordnet ist, ein zweiter Eingang (40) des NAND-Gatters (36) mit dem Steuereingang (28) verbunden ist, und der Ausgang (42) des NAND-Gatters (36) zur Gewährleistung der SelbsthaltungsEigenschaften der Bezugspotentialmittel (12) mit dem Signaleingang (24) verbunden ist.
  2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Bezugspotentialmittel (12) derart eingerichtet sind, dass ein am Signaleingang (24) anliegendes Nutzsignal die Umschaltung der Bezugspotentialmittel (12) derart, insbesondere durch Übersteuerung, bewirkt, dass das Nutzsignal an einem Signalausgang (26) bereitgestellt wird.
  3. Integrierter Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, dass der Signalausgang (26) mit einem Knoten (46) zwischen dem ersten Inverter (32) und dem ersten Eingang (38) des NAND-Gatters (36) verbunden ist, wobei zwischen dem Knoten (46) und dem Signalausgang (26) ein zweiter Inverter (34) angeordnet ist.
DE112008000041.7T 2007-01-16 2008-01-16 Integrierter Schaltkreis Active DE112008000041B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US88037707P 2007-01-16 2007-01-16
US60/880,377 2007-01-16
DE102007002502 2007-01-17
DE102007002502.7 2007-01-17
PCT/EP2008/000282 WO2008087015A2 (de) 2007-01-16 2008-01-16 Integrierter schaltkreis

Publications (2)

Publication Number Publication Date
DE112008000041A5 DE112008000041A5 (de) 2009-09-17
DE112008000041B4 true DE112008000041B4 (de) 2023-11-16

Family

ID=39539559

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008000041.7T Active DE112008000041B4 (de) 2007-01-16 2008-01-16 Integrierter Schaltkreis

Country Status (3)

Country Link
US (1) US7683655B2 (de)
DE (1) DE112008000041B4 (de)
WO (1) WO2008087015A2 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3018604A1 (de) 1979-05-17 1980-11-20 Rca Corp Integrierte klemmschaltung
EP0085991A2 (de) 1982-02-10 1983-08-17 Nec Corporation Logische Schaltung
JPS58175324A (ja) 1982-04-07 1983-10-14 Nec Corp 入力回路
US5216292A (en) 1990-11-06 1993-06-01 Mitsubishi Denki Kabushiki Kaisha Pullup resistance control input circuit and output circuit
US5952850A (en) 1996-09-25 1999-09-14 Kabushiki Kaisha Toshiba Input/output circuit and a method for controlling an input/output signal
US6285209B1 (en) 1998-09-16 2001-09-04 Nec Corporation Interface circuit and input buffer integrated circuit including the same
US6335648B1 (en) 1999-08-24 2002-01-01 Nec Corporation Circuit using internal pull-up/pull-down resistor during reset

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2837882C2 (de) * 1978-08-30 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Taktformer für integrierte Halbleiter-Digitalschaltungen
DE2845379C2 (de) * 1978-10-18 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Digitale integrierte Halbleiterschaltung
US5283479A (en) * 1991-04-30 1994-02-01 Microunity Systems Engineering, Inc. BiCMOS logic gate having plural linearly operated load FETs
JPH06209252A (ja) * 1992-09-29 1994-07-26 Siemens Ag Cmos入力段

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3018604A1 (de) 1979-05-17 1980-11-20 Rca Corp Integrierte klemmschaltung
EP0085991A2 (de) 1982-02-10 1983-08-17 Nec Corporation Logische Schaltung
JPS58175324A (ja) 1982-04-07 1983-10-14 Nec Corp 入力回路
US5216292A (en) 1990-11-06 1993-06-01 Mitsubishi Denki Kabushiki Kaisha Pullup resistance control input circuit and output circuit
US5952850A (en) 1996-09-25 1999-09-14 Kabushiki Kaisha Toshiba Input/output circuit and a method for controlling an input/output signal
US6285209B1 (en) 1998-09-16 2001-09-04 Nec Corporation Interface circuit and input buffer integrated circuit including the same
US6335648B1 (en) 1999-08-24 2002-01-01 Nec Corporation Circuit using internal pull-up/pull-down resistor during reset

Also Published As

Publication number Publication date
US7683655B2 (en) 2010-03-23
DE112008000041A5 (de) 2009-09-17
WO2008087015A3 (de) 2008-09-18
US20080197875A1 (en) 2008-08-21
WO2008087015A2 (de) 2008-07-24

Similar Documents

Publication Publication Date Title
DE102005063097B4 (de) Gepulstes statisches Flip-Flop
DE4344307C2 (de) Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung
EP0496018B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
DE10250866A1 (de) D-Flipflop
DE60005259T2 (de) Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz
DE10354501B4 (de) Logik-Schaltkreis-Anordnung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE60124194T2 (de) Verriegelungsschaltung und D-Flipflop
DE102009019654B3 (de) Durch ein selbstvorgespanntes Gate gesteuerter Schalter
DE69934551T2 (de) Sende-Empfangstreiber mit programmierbarer Flankensteilheit unabhängig vom Herstellungsverfahren , der Speisespannung und der Temperatur
DE2925331A1 (de) Schaltung mit doppelzweckanschluss
DE10239867A1 (de) Konfigurierbare Ausgangstreiberschaltung
DE102015122109A1 (de) Spannungsfester Schalter
DE112008000041B4 (de) Integrierter Schaltkreis
DE19637013A1 (de) Treiberschaltung
EP1065600B1 (de) Datenbus-Transmitter
EP0766399B1 (de) Bidirektionale Treiberschaltung für PCI-Bussysteme
DE4421419C2 (de) MOS-Treiberschaltung
DE102004015318B3 (de) Eingangsschaltung für eine elektronische Schaltung
DE102004039619B3 (de) Schaltungsanordnung mit aktiven Bauelementen und hoher Durchbruchspannung
DE4004381A1 (de) Eingangspuffer
DE4315108C2 (de) Störstrom-Unterdrückungsschaltung
DE19913140C2 (de) Elektrische integrierte Schaltung
DE102006058169A1 (de) Integrierter Halbleiterschaltkreis

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ATMEL CORP., US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

Owner name: ATMEL CORP., SAN JOSE, US

Free format text: FORMER OWNER: ATMEL AUTOMOTIVE GMBH, 74072 HEILBRONN, DE

Effective date: 20130529

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20130529

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20130529

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division