JPH0449706Y2 - - Google Patents
Info
- Publication number
- JPH0449706Y2 JPH0449706Y2 JP1985102219U JP10221985U JPH0449706Y2 JP H0449706 Y2 JPH0449706 Y2 JP H0449706Y2 JP 1985102219 U JP1985102219 U JP 1985102219U JP 10221985 U JP10221985 U JP 10221985U JP H0449706 Y2 JPH0449706 Y2 JP H0449706Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- mosfet
- voltage
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、高耐圧入力端子を有する集積回路に
関し、特に、保持モードを有し、電力消費の低減
された集積回路に関する。
関し、特に、保持モードを有し、電力消費の低減
された集積回路に関する。
(ロ) 従来の技術
従来、ケイ光表示管用の駆動回路を内蔵するマ
イクロコンピユータでは、高耐圧の入力端子が設
けられている。第２図は、マイクロコンピユータ
１によつてケイ光表示管２を駆動すると共にキー
スイツチ３の閉成を入力する場合であり、出力端
子P1〜P7の７個がセグメント駆動用に用いられ、
出力端子P8〜P11の４本がデジツト駆動用に用い
られると共に、デジツト駆動線とマトリクス状に
配置されたキースイツチ３の開閉情報を入力する
入力端子I1〜I3がキースイツチ３に接続されてい
る。出力端子P1〜P11及び入力端子I1〜I3にはプ
ルダウン抵抗４，５，６が接続され、−30Vの電
圧が印加されている。また、マイクロコンピユー
タ１の電源と共通の電源VDD（＋5V）と入力端子
I4との間にはプルアツプ抵抗７が設けられ、入力
端子I4と電源−30Vとの間にはスイツチ３と用途
の異なるスイツチ８が接続されている。
イクロコンピユータでは、高耐圧の入力端子が設
けられている。第２図は、マイクロコンピユータ
１によつてケイ光表示管２を駆動すると共にキー
スイツチ３の閉成を入力する場合であり、出力端
子P1〜P7の７個がセグメント駆動用に用いられ、
出力端子P8〜P11の４本がデジツト駆動用に用い
られると共に、デジツト駆動線とマトリクス状に
配置されたキースイツチ３の開閉情報を入力する
入力端子I1〜I3がキースイツチ３に接続されてい
る。出力端子P1〜P11及び入力端子I1〜I3にはプ
ルダウン抵抗４，５，６が接続され、−30Vの電
圧が印加されている。また、マイクロコンピユー
タ１の電源と共通の電源VDD（＋5V）と入力端子
I4との間にはプルアツプ抵抗７が設けられ、入力
端子I4と電源−30Vとの間にはスイツチ３と用途
の異なるスイツチ８が接続されている。
第２図の如く使用されるマイクロコンピユータ
１の入力端子I1〜I4は高耐圧入力であり、このよ
うなマイクロコンピユータ１はCQ出版株式会社
から昭和59年５月10日に発行された「’84−’85
三洋半導体ハンドブツクマイクロコンピユータ／
MOS集積回路編」の第124頁から第127頁に記載
されている。
１の入力端子I1〜I4は高耐圧入力であり、このよ
うなマイクロコンピユータ１はCQ出版株式会社
から昭和59年５月10日に発行された「’84−’85
三洋半導体ハンドブツクマイクロコンピユータ／
MOS集積回路編」の第124頁から第127頁に記載
されている。
(ハ) 考案が解決しようとする問題点
通常、第２図に示されたマイクロコンピユータ
１には、ホールド機能が設けられてあり、停電等
の電源遮断時にコンデンサあるいは電池によるバ
ツクアツプをする場合、消費電流を極力少なくす
るようにしている。ところが、第２図のマイクロ
コンピユータ１の入力端子I4の如く、プルアツプ
抵抗７を用いる場合には、ホールドモードに於い
て、電源VDDから抵抗７を介して入力端子I4に電
流が流入し、更に、マイクロコンピユータ１の入
力回路を介して接地に電流が流れる。この電流に
より、バツクアツプ状態での消費電流が増加し、
バツクアツプ期間が短くなる欠点があつた。
１には、ホールド機能が設けられてあり、停電等
の電源遮断時にコンデンサあるいは電池によるバ
ツクアツプをする場合、消費電流を極力少なくす
るようにしている。ところが、第２図のマイクロ
コンピユータ１の入力端子I4の如く、プルアツプ
抵抗７を用いる場合には、ホールドモードに於い
て、電源VDDから抵抗７を介して入力端子I4に電
流が流入し、更に、マイクロコンピユータ１の入
力回路を介して接地に電流が流れる。この電流に
より、バツクアツプ状態での消費電流が増加し、
バツクアツプ期間が短くなる欠点があつた。
(ニ) 問題点を解決するための手段
本考案は上述した点に鑑みて為されたものであ
り、電源電圧よりも大きな電圧を印加可能な外部
端子と、該外部端子からの信号を受け取る入力ゲ
ート回路と、該入力ゲート回路と外部端子間に設
けられた高耐圧のMOSFETと、入力ゲート回路
の入力に設けられたプルダウンMOSFETあるい
はプルアツプMOSFETとを備え、ホールドモー
ド時に入力ゲート回路の入力を禁止する制御信号
を高耐圧のMOSFETのゲートに印加したもので
ある。
り、電源電圧よりも大きな電圧を印加可能な外部
端子と、該外部端子からの信号を受け取る入力ゲ
ート回路と、該入力ゲート回路と外部端子間に設
けられた高耐圧のMOSFETと、入力ゲート回路
の入力に設けられたプルダウンMOSFETあるい
はプルアツプMOSFETとを備え、ホールドモー
ド時に入力ゲート回路の入力を禁止する制御信号
を高耐圧のMOSFETのゲートに印加したもので
ある。
(ホ) 作用
上述の手段に於いて、通常は制御信号により高
耐圧のMOSFETはオン状態にあり、この状態で
入力端子に高電圧が印加されると高耐圧の
MOSFETがオフとなつて入力ゲート回路への高
電圧印加を阻止し、また、ホールドモードになる
と制御信号が高耐圧のMOSFETをオフさせるた
め、入力端子から流入する電流が阻止される。こ
れにより、ホールドモード状態の消費電流が減少
するものである。
耐圧のMOSFETはオン状態にあり、この状態で
入力端子に高電圧が印加されると高耐圧の
MOSFETがオフとなつて入力ゲート回路への高
電圧印加を阻止し、また、ホールドモードになる
と制御信号が高耐圧のMOSFETをオフさせるた
め、入力端子から流入する電流が阻止される。こ
れにより、ホールドモード状態の消費電流が減少
するものである。
(ヘ) 実施例
第１図は本考案の実施例を示す回路図であり、
マイクロコンピユータに使用される入力回路であ
る。９は入力ゲート回路であり、直列接続された
ＰチヤンネルMOSFET１０，１１とＮチヤンネ
ルMOSFET１２，１３、及び、Ｐチヤンネル
MOSFET１０のゲートとＮチヤンネル
MOSFET１３のゲートに印加される信号を反転
するインバータ１４とから構成され、Ｎチヤンネ
ルMOSFET１３のゲート及びインバータ１４の
入力には、ホールドモード時に“０”となる制御
信号が印加される。また、Ｐチヤンネル
MOSFET１１のゲート及びＮチヤンネル
MOSFET１２のゲートは、入力ゲート回路９の
データ入力であり、高耐圧のMOSFET１５のド
レインが接続されると共にプルダウン用の
MOSFET１６が接地間に設けられる。
MOSFET１５は、外部の入力端子１７に印加さ
れた信号を入力ゲート回路９に転送するためのＰ
チヤンネル型の高耐圧トランジスタであり、ゲー
トには制御信号の印加されたインバータ１
８の出力が印加される。一方、MOSFET１６は
Ｎチヤンネル型のトランジスタであり、ゲートが
電源VDDに接続され、入力ゲート回路９の入力線
のプルダウンとして作用する。
マイクロコンピユータに使用される入力回路であ
る。９は入力ゲート回路であり、直列接続された
ＰチヤンネルMOSFET１０，１１とＮチヤンネ
ルMOSFET１２，１３、及び、Ｐチヤンネル
MOSFET１０のゲートとＮチヤンネル
MOSFET１３のゲートに印加される信号を反転
するインバータ１４とから構成され、Ｎチヤンネ
ルMOSFET１３のゲート及びインバータ１４の
入力には、ホールドモード時に“０”となる制御
信号が印加される。また、Ｐチヤンネル
MOSFET１１のゲート及びＮチヤンネル
MOSFET１２のゲートは、入力ゲート回路９の
データ入力であり、高耐圧のMOSFET１５のド
レインが接続されると共にプルダウン用の
MOSFET１６が接地間に設けられる。
MOSFET１５は、外部の入力端子１７に印加さ
れた信号を入力ゲート回路９に転送するためのＰ
チヤンネル型の高耐圧トランジスタであり、ゲー
トには制御信号の印加されたインバータ１
８の出力が印加される。一方、MOSFET１６は
Ｎチヤンネル型のトランジスタであり、ゲートが
電源VDDに接続され、入力ゲート回路９の入力線
のプルダウンとして作用する。
ところで、第１図に於いて、通常の動作状態、
即ち、ホールドモード以外では制御信号は
電源VDDレベル“１”であり、入力ゲート回路９
のＰチヤンネルMOSFET１０及びＮチヤンネル
MOSFET１３はオンとなる。また、インバータ
１８の出力“０”が印加されたMOSFET１５
は、入力端子１７に印加された信号が“１”のと
きにはオンとなり、“１”の信号がMOSFET１
５を介して入力ゲート回路９に伝達されるが、入
力端子１７に印加された信号が“０”あるいは−
30Vの高電圧が印加された場合にはオフとなり、
入力端子１７に印加された信号は遮断される。こ
のとき、入力ゲート回路９の入力線はMOSFET
１６によつて“０”に引き下げられ、入力端子１
７の信号が“０”として取り込まれる。一方、停
電等によつてホールドモードになると、制御信号
DSBが“０”となり、ＰチヤンネルMOSFET１
０及びＮチヤンネルMOSFET１３がオフとなる
ため、入力ゲート回路９のデータ入力が禁止され
る。また、インバータ１８の出力は“１”となる
ためMOSFET１５はオフとなり、たとえ入力端
子１７が外部に於いて電源VDDに引き上げられて
いたとしても入力端子１７からMOSFET１５及
びMOSFET１６を介して流れる電流路は遮断さ
れるため、不要な消費電流が阻止される。
即ち、ホールドモード以外では制御信号は
電源VDDレベル“１”であり、入力ゲート回路９
のＰチヤンネルMOSFET１０及びＮチヤンネル
MOSFET１３はオンとなる。また、インバータ
１８の出力“０”が印加されたMOSFET１５
は、入力端子１７に印加された信号が“１”のと
きにはオンとなり、“１”の信号がMOSFET１
５を介して入力ゲート回路９に伝達されるが、入
力端子１７に印加された信号が“０”あるいは−
30Vの高電圧が印加された場合にはオフとなり、
入力端子１７に印加された信号は遮断される。こ
のとき、入力ゲート回路９の入力線はMOSFET
１６によつて“０”に引き下げられ、入力端子１
７の信号が“０”として取り込まれる。一方、停
電等によつてホールドモードになると、制御信号
DSBが“０”となり、ＰチヤンネルMOSFET１
０及びＮチヤンネルMOSFET１３がオフとなる
ため、入力ゲート回路９のデータ入力が禁止され
る。また、インバータ１８の出力は“１”となる
ためMOSFET１５はオフとなり、たとえ入力端
子１７が外部に於いて電源VDDに引き上げられて
いたとしても入力端子１７からMOSFET１５及
びMOSFET１６を介して流れる電流路は遮断さ
れるため、不要な消費電流が阻止される。
(ト) 考案の効果
上述の如く、本考案によれば、高耐圧入力端子
にホールドモード時に流入する電流が阻止できる
ため、消費電流が減少しバツクアツプ用の電源が
小型になると共に、長寿命化が図れる利点を有す
る。更に、高耐圧入力端子に外部接続する回路に
対する制限がなくなり、使い易い集積回路が得ら
れる利点を有する。
にホールドモード時に流入する電流が阻止できる
ため、消費電流が減少しバツクアツプ用の電源が
小型になると共に、長寿命化が図れる利点を有す
る。更に、高耐圧入力端子に外部接続する回路に
対する制限がなくなり、使い易い集積回路が得ら
れる利点を有する。
第１図は本考案の実施例を示す回路図、第２図
は従来の使用例を示す回路図である。 ９……入力ゲート回路、１０，１１，１５……
ＰチヤンネルMOSFET、１２，１３，１６……
ＮチヤンネルMOSFET、１４，１８……インバ
ータ、１７……入力端子。
は従来の使用例を示す回路図である。 ９……入力ゲート回路、１０，１１，１５……
ＰチヤンネルMOSFET、１２，１３，１６……
ＮチヤンネルMOSFET、１４，１８……インバ
ータ、１７……入力端子。
Claims (1)
- 電源電圧よりも大きな電圧を印加可能な外部端
子と、該外部端子からの信号を受け取る入力ゲー
ト回路と、該入力ゲート回路と前記外部端子間に
設けられた高耐圧のMOSFETと、前記入力ゲー
トと前記高耐圧のMOSFETの接続点に接続さ
れ、ゲートに所定電圧が印加されたプルダウンあ
るいはプルアツプ用のMOSFETとを備え、ホー
ルドモード時に前記入力ゲート回路の入力を禁止
する制御信号を前記高耐圧のMOSFETのゲート
に印加することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985102219U JPH0449706Y2 (ja) | 1985-07-04 | 1985-07-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985102219U JPH0449706Y2 (ja) | 1985-07-04 | 1985-07-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS629825U JPS629825U (ja) | 1987-01-21 |
| JPH0449706Y2 true JPH0449706Y2 (ja) | 1992-11-24 |
Family
ID=30973668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985102219U Expired JPH0449706Y2 (ja) | 1985-07-04 | 1985-07-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449706Y2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5781630A (en) * | 1980-11-07 | 1982-05-21 | Toshiba Corp | Electronic circuit |
| JPS57190351A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS5815277A (ja) * | 1981-07-21 | 1983-01-28 | Toshiba Corp | 入力保護回路 |
-
1985
- 1985-07-04 JP JP1985102219U patent/JPH0449706Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5781630A (en) * | 1980-11-07 | 1982-05-21 | Toshiba Corp | Electronic circuit |
| JPS57190351A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS5815277A (ja) * | 1981-07-21 | 1983-01-28 | Toshiba Corp | 入力保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS629825U (ja) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754160A (en) | Power supply switching circuit | |
| US4050064A (en) | Four-level voltage supply for liquid crystal display | |
| US6448812B1 (en) | Pull up/pull down logic for holding a defined value during power down mode | |
| JPH0241838B2 (ja) | ||
| US5777496A (en) | Circuit for preventing more than one transistor from conducting | |
| JPS6333734B2 (ja) | ||
| JPH0449706Y2 (ja) | ||
| JPH10107610A (ja) | 半導体集積回路 | |
| JPS5941205B2 (ja) | 電子回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPS6011396B2 (ja) | 半導体記憶装置の駆動回路 | |
| JPH0720061B2 (ja) | 半導体集積回路 | |
| JPH0450658Y2 (ja) | ||
| JP2541289B2 (ja) | 出力回路 | |
| JP2884895B2 (ja) | 電圧検知回路 | |
| JP2674875B2 (ja) | マイクロコンピュータ | |
| JPH0744523A (ja) | Ｏｔｐマイコン | |
| JPH0330325B2 (ja) | ||
| JPH04168804A (ja) | リセット付きｄタイプラッチ回路 | |
| JPS59188230A (ja) | Ｍｏｓ集積回路装置 | |
| JPH0354903B2 (ja) | ||
| JPH0650815B2 (ja) | 論理回路 | |
| JPH05190624A (ja) | 半導体集積回路 | |
| JPH04215113A (ja) | パワーオンリセット回路 |