JPH05190624A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05190624A JPH05190624A JP4003521A JP352192A JPH05190624A JP H05190624 A JPH05190624 A JP H05190624A JP 4003521 A JP4003521 A JP 4003521A JP 352192 A JP352192 A JP 352192A JP H05190624 A JPH05190624 A JP H05190624A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- test mode
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【構成】通常モードではデータ入力回路２を介して内部
にデータＤＡ，ＤＢを供給する入力端子ＴＡおよびＴＢ
と、入力端子ＴＡ，ＴＢにそれぞれドレインＤ，ゲート
Ｇが接続されソースＳが抵抗Ｒを介して接地点ＧＮＤに
接続されると共にインバータ３を介して内部にテストモ
ード設定信号ＳＴＭを供給し、かつしきい値電圧ＶＴが
通常回路電圧Ｖｃｃの５Ｖよりも高い９Ｖに設定された
ＮチャネルＭＯＳトランジスタＱを有している。 【効果】簡単な回路構成で、スタンバイ状態でも消費電
流を増やすことなくテストモードに設定する。
にデータＤＡ，ＤＢを供給する入力端子ＴＡおよびＴＢ
と、入力端子ＴＡ，ＴＢにそれぞれドレインＤ，ゲート
Ｇが接続されソースＳが抵抗Ｒを介して接地点ＧＮＤに
接続されると共にインバータ３を介して内部にテストモ
ード設定信号ＳＴＭを供給し、かつしきい値電圧ＶＴが
通常回路電圧Ｖｃｃの５Ｖよりも高い９Ｖに設定された
ＮチャネルＭＯＳトランジスタＱを有している。 【効果】簡単な回路構成で、スタンバイ状態でも消費電
流を増やすことなくテストモードに設定する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に内蔵されるテストモード設定回路に関する。
特に内蔵されるテストモード設定回路に関する。
【０００２】
【従来の技術】従来の半導体集積回路は、テストモード
設定時には図３に示す様に、比較器６を用いて入力端子
ＴＢに入力されるテストモード制御信号ＳＢを、入力端
子ＴＡに印加される基準となる通常回路電圧Ｖｃｃの５
Ｖと比較して、テストモード設定信号ＳＴＭを内部に供
給している。すなわち、制御信号ＳＢが５Ｖを越えた場
合に半導体集積回路はテストモードに入り、多くのテス
トができる。なお、この場合はスタンバイ信号−（Ｃ
Ｅ）は“０”レベルなのでＮＯＲゲート４，５によって
マスクされてデータ信号ＤＡ，ＤＢは常に“０”レベル
である。
設定時には図３に示す様に、比較器６を用いて入力端子
ＴＢに入力されるテストモード制御信号ＳＢを、入力端
子ＴＡに印加される基準となる通常回路電圧Ｖｃｃの５
Ｖと比較して、テストモード設定信号ＳＴＭを内部に供
給している。すなわち、制御信号ＳＢが５Ｖを越えた場
合に半導体集積回路はテストモードに入り、多くのテス
トができる。なお、この場合はスタンバイ信号−（Ｃ
Ｅ）は“０”レベルなのでＮＯＲゲート４，５によって
マスクされてデータ信号ＤＡ，ＤＢは常に“０”レベル
である。
【０００３】通常モード時には入力端子ＴＡ，ＴＢに
は、０ＶとＶｃｃの間のレベルのデータ信号が入力され
ており、その場合スタンバイ信号−（ＣＥ）は“０”レ
ベルなのでＮＯＲゲート４，５の出力には反転データ信
号ＤＡ，ＤＢが内部に供給される。
は、０ＶとＶｃｃの間のレベルのデータ信号が入力され
ており、その場合スタンバイ信号−（ＣＥ）は“０”レ
ベルなのでＮＯＲゲート４，５の出力には反転データ信
号ＤＡ，ＤＢが内部に供給される。
【０００４】
【発明が解決しようとする課題】この従来の半導体集積
回路のテストモード設定回路では、テストモード制御信
号の電圧レベルを比較器によって検出してテストモード
設定信号を内部に供給してテストモードに入るのだが、
半導体集積回路のスタンバイモードでは一般に消費電流
を最小とするために、比較器も含めてスタンバイ状態と
なるので、その状態ではテストモード設定回路は動作し
ない。従って、スタンバイ状態ではテストモードを利用
し各種の特殊なテストを実施することができないという
問題があった。
回路のテストモード設定回路では、テストモード制御信
号の電圧レベルを比較器によって検出してテストモード
設定信号を内部に供給してテストモードに入るのだが、
半導体集積回路のスタンバイモードでは一般に消費電流
を最小とするために、比較器も含めてスタンバイ状態と
なるので、その状態ではテストモード設定回路は動作し
ない。従って、スタンバイ状態ではテストモードを利用
し各種の特殊なテストを実施することができないという
問題があった。
【０００５】また、集積回路がスタンバイ状態でもテス
トモードに入れる方法として、内部回路にデータ・ラッ
チを施ける方法があるが、この方法を使用するには、デ
ータ・ラッチの制御が必要になるなど回路が複雑になる
という問題があった。
トモードに入れる方法として、内部回路にデータ・ラッ
チを施ける方法があるが、この方法を使用するには、デ
ータ・ラッチの制御が必要になるなど回路が複雑になる
という問題があった。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
は、通常モードではデータ入力回路を介して内部に第
１，第２の入力信号を供給する第１，第２の入力端子
と、前記第１，第２の入力端子にそれぞれドレイン，ゲ
ートが接続されソースが抵抗を介して接地点に接続され
ると共に前記内部にテストモード設定信号を供給し、か
つしきい値が通常回路電圧よりも高い値に設定されたＭ
ＯＳトランジスタとを有し、モストモード設定時には前
記第１の入力端子は通常電圧を、また前記第２の入力端
子は前記しきい値電圧よりも高い高ゲート電圧が含まれ
て供給されて構成されている。
は、通常モードではデータ入力回路を介して内部に第
１，第２の入力信号を供給する第１，第２の入力端子
と、前記第１，第２の入力端子にそれぞれドレイン，ゲ
ートが接続されソースが抵抗を介して接地点に接続され
ると共に前記内部にテストモード設定信号を供給し、か
つしきい値が通常回路電圧よりも高い値に設定されたＭ
ＯＳトランジスタとを有し、モストモード設定時には前
記第１の入力端子は通常電圧を、また前記第２の入力端
子は前記しきい値電圧よりも高い高ゲート電圧が含まれ
て供給されて構成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例の回路図である。本実施
例のテストモード設定回路１は、通常モードではデータ
入力回路２を介して内部にデータＤＡ，ＤＢを供給する
入力端子ＴＡおよびＴＢと、入力端子ＴＡ，ＴＢにそれ
ぞれドレインＤ，ゲートＧが接続されソースＳが抵抗Ｒ
を介して接地点ＧＮＤに接続されると共にインバータ３
を介して内部にテストモード設定信号ＳＴＭを供給し、
かつしきい値電圧ＶＴが通常回路電圧Ｖｃｃの５Ｖより
も高い９Ｖに設定されたＮチャネルＭＯＳトランジスタ
Ｑを有している。
る。図１は、本発明の一実施例の回路図である。本実施
例のテストモード設定回路１は、通常モードではデータ
入力回路２を介して内部にデータＤＡ，ＤＢを供給する
入力端子ＴＡおよびＴＢと、入力端子ＴＡ，ＴＢにそれ
ぞれドレインＤ，ゲートＧが接続されソースＳが抵抗Ｒ
を介して接地点ＧＮＤに接続されると共にインバータ３
を介して内部にテストモード設定信号ＳＴＭを供給し、
かつしきい値電圧ＶＴが通常回路電圧Ｖｃｃの５Ｖより
も高い９Ｖに設定されたＮチャネルＭＯＳトランジスタ
Ｑを有している。
【０００８】テストモード設定時には入力信号ＳＡは５
Ｖ，入力信号ＳＢはしきい値ＶＴの９Ｖよりも高い高ゲ
ート電圧ＶＨＧを含んでいる。なお、データ入力回路２
は従来と同一なので同一の動作をしている。
Ｖ，入力信号ＳＢはしきい値ＶＴの９Ｖよりも高い高ゲ
ート電圧ＶＨＧを含んでいる。なお、データ入力回路２
は従来と同一なので同一の動作をしている。
【０００９】次に図２を参照して図１の回路動作を説明
すると、信号ＳＢがＶｃｃ電圧５Ｖ以下の場合は、トラ
ンジスタＱはオフ状態となるため、ソース電圧ＳＳは常
時ＧＮＤレベルとなる。モード制御信号ＳＢがＶｃｃ電
圧の５Ｖを越えさらにトランジスタＱのしきい値ＶＴの
５Ｖを越えると、トランジスタＱはオン状態となる。こ
の時、入力信号ＳＡにＶｃｃ電圧と同じ５Ｖの“Ｈ”レ
ベルを印加すると抵抗Ｒの抵抗値が入力信号源の電源イ
ンピーダンスに対して十分大きければソース信号ＳＳも
“Ｈ”レベルとなり、この時のインバータ出力信号Ｓ３
をテストモード設定信号ＳＴＭとして内部に供給する。
又、トランジスタＱに流れる電流は、入力端子ＴＡとＧ
ＮＤ間に流れて内部電流を用いないので、スタンバイ状
態の消費電流を増やすことはない。
すると、信号ＳＢがＶｃｃ電圧５Ｖ以下の場合は、トラ
ンジスタＱはオフ状態となるため、ソース電圧ＳＳは常
時ＧＮＤレベルとなる。モード制御信号ＳＢがＶｃｃ電
圧の５Ｖを越えさらにトランジスタＱのしきい値ＶＴの
５Ｖを越えると、トランジスタＱはオン状態となる。こ
の時、入力信号ＳＡにＶｃｃ電圧と同じ５Ｖの“Ｈ”レ
ベルを印加すると抵抗Ｒの抵抗値が入力信号源の電源イ
ンピーダンスに対して十分大きければソース信号ＳＳも
“Ｈ”レベルとなり、この時のインバータ出力信号Ｓ３
をテストモード設定信号ＳＴＭとして内部に供給する。
又、トランジスタＱに流れる電流は、入力端子ＴＡとＧ
ＮＤ間に流れて内部電流を用いないので、スタンバイ状
態の消費電流を増やすことはない。
【００１０】ソース電圧ＳＳのレベルは０ＶからＶｃｃ
のレベルまで振幅させることが可能であるので、ソース
電圧ＳＳを入力する次段のインバータ３は、スタンバイ
状態で動作可能としても、スタンバイ状態の消費電流を
増やすことなく、従って、アクティブ状態・スタンバイ
状態にかかわらずテストモードに設定することが可能と
なる。
のレベルまで振幅させることが可能であるので、ソース
電圧ＳＳを入力する次段のインバータ３は、スタンバイ
状態で動作可能としても、スタンバイ状態の消費電流を
増やすことなく、従って、アクティブ状態・スタンバイ
状態にかかわらずテストモードに設定することが可能と
なる。
【００１１】図１のトランジスタＱのしきい値電圧ＶＴ
は、チャネル部のイオン注入や、ゲート酸化膜大きさを
調整して設定する。また抵抗Ｒをディプレーション型ト
ランジスタとしても同様な効果が得られる。
は、チャネル部のイオン注入や、ゲート酸化膜大きさを
調整して設定する。また抵抗Ｒをディプレーション型ト
ランジスタとしても同様な効果が得られる。
【００１２】
【発明の効果】以上説明したように本発明は、通常電圧
よりも高いしきい値電圧に設定されたトランジスタのゲ
ートを有するテストモード設定回路を設けることによっ
て、簡単な回路構成で、スタンバイ状態でも消費電流を
増やすことなくテストモードに設定することが可能とな
る。
よりも高いしきい値電圧に設定されたトランジスタのゲ
ートを有するテストモード設定回路を設けることによっ
て、簡単な回路構成で、スタンバイ状態でも消費電流を
増やすことなくテストモードに設定することが可能とな
る。
【図１】本発明の一実施例の回路図である。
【図２】図１の回路の動作を説明するための各信号波形
図である。
図である。
【図３】従来の半導体集積回路のテストモード設定回路
の一例の回路図である。
の一例の回路図である。
１ テストモード設定回路 ２ データ入力回路 ３ インバータ ４，５ ＮＯＲゲート ６ 比較器 Ｄ ドレイン Ｇ ゲート Ｓ ソース Ｑ ＮチャネルＭＯＳトランジスタ ＳＡ ドレイン電圧 ＳＢ テストモード制御信号 ＳＳ ソース電圧 ＳＴＭ テストモード設定信号 −（ＣＥ） スタンバイ信号 Ｖｃｃ 通常回路電圧 ＶＴ しきい値電圧 ＶＨＧ 高ゲート電圧 ＴＡ，ＴＢ 入力信号端子
Claims (1)
- 【請求項１】 通常モードではデータ入力回路を介して
内部に第１，第２の入力信号を供給する第１，第２の入
力端子と、前記第１，第２の入力端子にそれぞれドレイ
ン，ゲートが接続されソースが抵抗を介して接地点に接
続されると共に前記内部にテストモード設定信号を供給
し、かつしきい値が通常回路電圧よりも高い値に設定さ
れたＭＯＳトランジスタとを有し、モストモード設定時
には前記第１の入力端子は通常電圧を、また前記第２の
入力端子は前記しきい値電圧よりも高い高ゲート電圧が
含まれて供給されることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003521A JPH05190624A (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003521A JPH05190624A (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05190624A true JPH05190624A (ja) | 1993-07-30 |
Family
ID=11559682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4003521A Pending JPH05190624A (ja) | 1992-01-13 | 1992-01-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05190624A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231871A (en) * | 1990-03-02 | 1993-08-03 | Hitachi, Ltd. | Hot-electrical-resistance type gas flow meter and internal combustion engine with hot-electrical-resistance type gas flow meter |
| US6707735B2 (en) | 2001-05-28 | 2004-03-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112666A (en) * | 1980-02-13 | 1981-09-05 | Nec Corp | Semiconductor integrated circuit |
-
1992
- 1992-01-13 JP JP4003521A patent/JPH05190624A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112666A (en) * | 1980-02-13 | 1981-09-05 | Nec Corp | Semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5231871A (en) * | 1990-03-02 | 1993-08-03 | Hitachi, Ltd. | Hot-electrical-resistance type gas flow meter and internal combustion engine with hot-electrical-resistance type gas flow meter |
| US6707735B2 (en) | 2001-05-28 | 2004-03-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7397296B1 (en) | Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit | |
| US20010020858A1 (en) | Latch circuit and semiconductor integrated circuit having the latch circuit with control signal having a large voltage amplitude | |
| US7583110B2 (en) | High-speed, low-power input buffer for integrated circuit devices | |
| US6798276B2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| US5703825A (en) | Semiconductor integrated circuit device having a leakage current reduction means | |
| US5654645A (en) | Buffer with controlled hysteresis | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| US20010002798A1 (en) | High Voltage Tolerable Input Buffer | |
| JPH04130770A (ja) | 半導体集積回路 | |
| US20030117857A1 (en) | Voltage generator for semiconductor memory device | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| JPH10107610A (ja) | 半導体集積回路 | |
| JPH05190624A (ja) | 半導体集積回路 | |
| EP0978726B1 (en) | Semiconductor device having a test circuit | |
| JPH09294062A (ja) | 入力回路 | |
| KR0124048B1 (ko) | 반도체 집적장치의 전원전압 변환회로 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPH09214316A (ja) | 出力回路、リーク電流を減少させるための回路、トランジスタを選択的にスイッチするための方法および半導体メモリ | |
| US6353560B1 (en) | Semiconductor memory device | |
| JPH0793987A (ja) | 半導体集積回路装置 | |
| JP3173486B2 (ja) | デジタルｃｍｏｓ回路 | |
| JPH0528768A (ja) | 半導体装置 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JP3239023B2 (ja) | 半導体集積回路 | |
| JPH04158626A (ja) | セレクタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980728 |