JP2748390B2 - メモリカード - Google Patents

メモリカード

Info

Publication number
JP2748390B2
JP2748390B2 JP63068481A JP6848188A JP2748390B2 JP 2748390 B2 JP2748390 B2 JP 2748390B2 JP 63068481 A JP63068481 A JP 63068481A JP 6848188 A JP6848188 A JP 6848188A JP 2748390 B2 JP2748390 B2 JP 2748390B2
Authority
JP
Japan
Prior art keywords
terminal
power supply
external
memory card
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63068481A
Other languages
English (en)
Other versions
JPH01240993A (ja
Inventor
純二 上岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63068481A priority Critical patent/JP2748390B2/ja
Publication of JPH01240993A publication Critical patent/JPH01240993A/ja
Application granted granted Critical
Publication of JP2748390B2 publication Critical patent/JP2748390B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリカードに関し、特に相補型MOSメモリ
回路を実装するメモリカードに関する。
〔従来の技術〕
従来この種のICメモリカードは第２図に示すように、
電源端子，接地端子各々１端子と外部端子を有し外部端
子は内部端子と直接、または直列に抵抗を介して接続さ
れている。
〔発明が解決しようとする課題〕
上述した従来のICメモリカードでは、非使用状態にお
いて外部端子の電位レベルがフローティングになってお
り、外来の静電気が加わった際MOSメモリ回路の入力端
子が破壊されやすく、また入力保護の目的で外部端子と
内部端子の間に抵抗を入れると入出力電圧のスイッチン
グ波形を歪め、アクセス時間を遅らせてしまうという欠
点がある。
〔課題を解決するための手段〕
本発明のICメモリカードは、電源端子，接地端子およ
び外部信号接続用の外部端子を備え、相補型MOSメモリ
回路および前記メモリ回路のデータ保持用電池を実装し
たICメモリカードにおいて、前記電源端子は第一の電源
端子と第二の電源端子に分かれており、第一の電源端子
は前記メモリ回路の電源端子及び前記電池の正極端子と
接続され第二の電源端子は前記第一の電源端子と電気的
に絶縁されており抵抗を介して接地端子に接続され、前
記第一の電源端子を電源とし前記第二の電源端子を入力
するとインバータを有し、前記インバータの出力をゲー
ト入力とし、前記外部端子と前記接地端子または前記第
一の電源端子とにソースおよびドレインを接続したＮチ
ャネル型トランジスタを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の実施例１の回路図である。使用時に
は電源端子Vcc1,Vcc2は共に外部電源Vccのレベルが与え
られる。よってQPO及びQNOで構成されるインバータ入力
ゲートはHiレベルとなりＬレベルが出力される。これを
受けて外部端子A1〜Anと接地端子GNDの間にあるＮチャ
ネル型MOSトランジスタQN1〜QNnはOFFし、メモリ回路Ｍ
の入出力端子と外部装置との間で信号の伝達を行なうこ
とができる。非使用時には第一の電源端子Vcc1は内蔵電
池Ｂで与えられるレベルに、一方、第二の電源端子Vcc2
は抵抗R1を介して接地レベルになる。この場合インバー
タ出力はHiレベルとなり、QN1〜QNnはONする。静電気が
A1〜Anに印加された場合、QN1〜QNnを通って電荷が逃げ
るためメモリ回路Ｍの入力端子は保護される。
第３図は本発明の実施例２の回路図である。
実施例１と異なる点は、入力端子にトランジスタファ
ゲートQP1′〜QPn′，QN1′〜QNn′を設けた点であり、
使用時のみこれらのトランスファゲートがONし、非使用
時には、OFFする。この実施例では非使用時に静電気が
外部端子A1〜Anに加わった場合、メモリ回路Ｍの入力端
子には全く電圧が加わらないため、一層静電気耐圧を向
上できる利点がある。
〔発明の効果〕
以上説明したように本発明によればICメモリカードが
非使用状態の場合には第一の電源端子は内蔵電池の電位
に保たれ、第二の電源端子は抵抗を介して接地電位にな
る。この状態では外部端子と接地端子又は第一の電源端
子との間のＮチャネル型MOSトランジスタはONし、外部
から静電気が外部端子に印加された場合、ONしたＮチャ
ネル型MOSトランジスタを介して接地あるいは電源端子
に電荷が逃げるため、内部メモリ回路の入力端子は保護
される。
また使用時には第一，第二の電源端子共に外部電源に
接続されるため、外部端子と接地端子又は第一の電源端
子との間のＮチャネル型MOSトランジスタはOFFし、外部
装置と内部メモリ回路との間で信号を伝達することがで
きる。
【図面の簡単な説明】
第１図は本発明の第１の実施例の回路図、第２図は従来
の回路の一例の回路図、第３図は第二の実施例の回路図
である。 Vcc……電源端子、Vcc1……第一の電源端子、Vcc2……
第二の電源端子、GND……接地端子、A1〜An……外部端
子、Ｍ……相補型MOSメモリ、Ｂ……電池、RB・R1〜Rn
……抵抗、D1……ダイオード、QP0・QP1′〜QPn′……
Ｐチャネル型MOSトランジスタ、QN0・QN1〜QNn・QN1′
〜QNn′……Ｎチャネル型MOSトランジスタ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の電源端子と接地端子間に設けられ外
    部信号用外部端子が接続されるメモリ回路と、内蔵電池
    と、前記内蔵電池により電圧が供給され第２の電源端子
    が入力端に接続したインバータ回路と、前記外部信号用
    外部端子と前記接地端子間に設けられゲート電極が前記
    インバータ回路の出力端に接続したMOSトランジスタと
    を有することを特徴とするメモリカード。
JP63068481A 1988-03-22 1988-03-22 メモリカード Expired - Lifetime JP2748390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63068481A JP2748390B2 (ja) 1988-03-22 1988-03-22 メモリカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63068481A JP2748390B2 (ja) 1988-03-22 1988-03-22 メモリカード

Publications (2)

Publication Number Publication Date
JPH01240993A JPH01240993A (ja) 1989-09-26
JP2748390B2 true JP2748390B2 (ja) 1998-05-06

Family

ID=13374921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63068481A Expired - Lifetime JP2748390B2 (ja) 1988-03-22 1988-03-22 メモリカード

Country Status (1)

Country Link
JP (1) JP2748390B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61286988A (ja) * 1985-06-13 1986-12-17 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
JPS62201297A (ja) * 1986-02-28 1987-09-04 松下電器産業株式会社 Ｉｃカ−ド

Also Published As

Publication number Publication date
JPH01240993A (ja) 1989-09-26

Similar Documents

Publication Publication Date Title
JPH011200A (ja) 半導体集積回路
JP2968200B2 (ja) 静電放電及びラッチアップ防止回路
US4709172A (en) Input-voltage detector circuit for CMOS integrated circuit
US4150311A (en) Differential amplifier circuit
KR850007156A (ko) 다이나믹형 랜덤억세스 메모리
JPH0743399B2 (ja) 半導体回路
JPS5827915B2 (ja) リセット回路
JP3844915B2 (ja) 半導体装置
JPS6333734B2 (ja)
KR0159324B1 (ko) 데이터 출력회로
JP2748390B2 (ja) メモリカード
JP3599542B2 (ja) 半導体装置の入出力回路
JPH0766675B2 (ja) プログラマブルｒｏｍ
US5204838A (en) High speed readout circuit
JPS6129496A (ja) 半導体記憶装置
KR920001521A (ko) 반도체기억장치
US4034238A (en) Field effect transistor information transfer circuit for use in storage register
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
JP2546894B2 (ja) クロックド同相回路
SU832726A1 (ru) Адресный регистр
JPH03148877A (ja) フローティングゲート型メモリー素子
JP2591340B2 (ja) 半導体集積回路装置
JPH03248619A (ja) 半導体出力回路
JPS61210596A (ja) 磁気バブルメモリ装置
SU491155A1 (ru) Запоминающий элемент