KR910004828Y1 - 하드 디스크 드라이버용 라이트 보상회로 - Google Patents

하드 디스크 드라이버용 라이트 보상회로 Download PDF

Info

Publication number
KR910004828Y1
KR910004828Y1 KR2019870019054U KR870019054U KR910004828Y1 KR 910004828 Y1 KR910004828 Y1 KR 910004828Y1 KR 2019870019054 U KR2019870019054 U KR 2019870019054U KR 870019054 U KR870019054 U KR 870019054U KR 910004828 Y1 KR910004828 Y1 KR 910004828Y1
Authority
KR
South Korea
Prior art keywords
signal
power supply
write
switching transistor
transistor
Prior art date
Application number
KR2019870019054U
Other languages
English (en)
Other versions
KR890011440U (ko
Inventor
방호열
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870019054U priority Critical patent/KR910004828Y1/ko
Publication of KR890011440U publication Critical patent/KR890011440U/ko
Application granted granted Critical
Publication of KR910004828Y1 publication Critical patent/KR910004828Y1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16Protection against loss of memory contents

Abstract

내용 없음.

Description

하드 디스크 드라이버용 라이트 보상회로
제 1 도는 종래의 하드 디스크 드라이버용 라이트신호 계통 회로도.
제 2 도는 본 고안에 따른 하드 디스크 드라이버용 라이트 보상회로도이다.
* 도면의 주요부분에 대한 부호의 설명
4, 24 : 전원절환용 트랜지스터 7, 8 : 전류제어용 트랜지스터
20 : 앤드 게이트 21 : 오아 게이트
23, 27 : 멀티플렉서 Head1, Head2 : 자기헤드
A, B : 헤드제어단자
본 고안은 퍼스널 컴퓨터에 이용되는 하드 디스크 드라이버의 데이터 기입시에 디스크상의 데이터를 보호할 수 있도록한 하드 디스크 드라이버용 라이트 보상회로에 관한 것이다.
데이터를 기입(Write)하고, 필요시 기입된 데이터를 독출(Read)하는데 필요한 퍼스널 컴퓨터용 하드 디스크 드라이버는 제 1 도에 도시한 바와같이 구성되었던바, 이에 대해 개략적으로 설명한다.
우선 라이트신호가 로우일 경우 즉, 기입모드일 경우 전원(+Vcc)은 저항(1, 2)을 통해 버퍼(3)에 의해 접지되므로 전원 절환용 트랜지스터(4)의 베이스에는 로우상태의 바이어스가 인가되어 트랜지스터(4)는 턴온된다. 이 전원 절환용 트랜지스터(4)가 턴온되면,저항(5, 6)을 통해 전류제어용 트랜지스터의 베이스에는 각각 하이상태의 신호가 제공된다.
이러한 상태가 되었을시에 2개의 하드디스크(도시하지 않았음)중 어느하나에 데이터를 기입하고자하면 사용자는 키이보드(도시하지 않았음)를 조작하여 해당 헤드(Head1, Head2)를 선택하는 신호를 입력시킨다. 예컨대 헤드(Head1)를 사용하여 디스크에 데이터를 기입 하고자할 경우, 도시하지 않은 마이컴에서는 헤드제어단자(A)를 로우 로하고, 헤드제어단자(B)를 하이로 하며, 기입 데이터 단자(WD)를 하이상태로 만들고, 기입 데이터 단자(WD)를 로우상태로 만든다.
따라서, 기입 데이터 단자가 하이상태임에 따라 버퍼(9)와 저항(10)을 통해 트랜지스터(7)의 베이스에는 하이상태의 신호가 인가되고, 버퍼(11)와 저항(12)을 경유하여 트랜지스터(8)의 베이스에는 로우상태의 기입 데이터 신호가 인가되므로 트랜지스터(7)는 오프되지만 트랜지스터(8)은 턴온된다.
트랜지스터(8)가 턴온됨에 따라 다이오드(13, 14)의 애노오드 단자에는 하이상태의 신호가 인가되지만 헤드제어단자(A)가 로우상태이고, 헤드제어단자(B)는 하이상태이므로 다이오드(13)만이 턴온되어 자기헤드(Head1)만이 작동하여 하드디스크에는 데이터가 기입될 수 가 있다. 만약에 헤드제어단자(A)가 하이상태이고, 헤드제어단자가(B)가 로우상태일 경우에는 다이오드(14)가 턴온되어 헤드(Head2)에의해 디스크에는 데이터가 기록될 수가 있다.
한편, 이와는 달리 기입 데이터 신호(WD)가 로우이고, 기입 데이터 신호가 하이일경우에는 트랜지스터(7)가 턴온되어 다이오드(15, 16)의 애노오드에는 하이상태의 신호가 인가되는데, 헤드제어단자(A)가 로우이고, 헤드제어단자(B)가 하이일경우에는 다이오드(15)를 통해 자기헤드(Head1)에 의해 데이터 기록동작을 수행하고, 헤드제어 단자(A)가 하이이고, 헤드제어단자(B)가 로우일경우에는 다이오드(16)를 통해 자기헤드(Head2)에 의해 데이터 기입동작을 수행하게 된다.
그러나, 제 1 도에 도시한 바와같은 종래의 기술에 있어서, 라이트신호가 있을지라도(즉 기입모드시 라이트 신호가 로우상태를 유지 하더라도)전원 절환용 트랜지스터(4)가 불량하거나 오작동할 경우 자기헤드에 전류가 흐르지 않을수 도 있으며, 기입상태가 아닐지라도 자기헤드에 전류가 흐를 수 도 있으므로 디스크에 세이브된 기존의 데이터가 파괴될수 도 있는 경향이 있었다.
따라서, 본 고안은 이러한 사정을 감안하여 안출한것으로서, 전원절환용 트랜지스터의 오작동으로 인해 기입데이터가 디스크에 기록되지 않는 현상을 방지하기 위한 하드 디스크 드라이버용 라이트 보상회로를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 고안을 제 2 도를 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 고안에 따른 회로 구성도인바, 본 고안은 라이트신호의 입력시 전원전압을 발생하기 위해 저항(1, 2)과 버퍼(3) 및 트랜지스터(4)로된 전원 절환부와, 이 전원 절환부에서 발생된 전원전압을 입력받고, 기입데이터신호(WD,)와 헤드제어신호(A, B)의 상태에 따라 자기헤드(Head1, Head2)에 전류를 공급하여 하드디스크에 데이터를 기입하기 위해 저항(5, 6, 10, 12)과 전류제어용 트랜지스터(7, 8)와, 버퍼(9, 11) 및 다이오드(13∼16)로된 전류제어부를 포함하여 상기 전원 절환용 트랜지스터(4)의 고장시 라이트 기능을 보상하기 위한 회로로서, 이는 기입데이터신호(WD,)를 논리조합하여 항상 로우상태의 신호를 출력하기위한 앤드게이트(20)와; 전원 절환용 트랜지스터(4)의 출력단에 일측 입력단자가 연결되고, 타측 입력단자는 앤드게이트(20)의 출력단자에 연결되어 정상적인 기입모드시에는 하이상태의 신호를 출력하며, 전원 절환용 트랜지스터(4)의 고장시에는 로우상태의 신호를 출력하기 위한 오아 게이트(21); 라이트 신호로부터 제어신호(CTL)를 공급 받아 데이터 기입모드시에는 오아 게이트(21)의 출력을 선택하도록 제1접점(a)에 접속되고, 데이터 독출모드시에는 저항(22)을 경유한 전압(+Vcc)을 선택하도록 제2 접점(b)에 접속되는 제1멀티플렉서(23)와; 제1멀티 플렉서(23)의 출력단에 연결되어 기입모드시 전원 절환용 트랜지스터(4)가 정상적으로 동작하거나 독출모드시에는 오프되며, 기입모드시 전원절환용 트랜지스터(4)의 고장일 경우에 온되어 전원 전압을 발생하는 또다른 전원 절환용 트랜지스터(24) 및 바이어스 저항(25, 26)과; 제1멀티플렉서(23)의 출력으로부터 제어신호(CTL)를 공급받아 정상적인 데이터 기입모드시에는 전원 절환용 트랜지스터(4)의 출력전원을 선택토록 제2접점(b)에 접속되고, 전원 절환용 트랜지스터(4)의 고장시에는 전원 절환용 트랜지스터(24)에 의한 전원을 선택토록 제1접점(a)에 접속되어 전류 제어부에 전원 전압을 제공하기 위한 제2멀티 플렉서(27)로 구성시켜서 된것인바, 여기에서 미설명부호(28, 29)는 전류 제어용 트랜지스터(7, 8)에 전원을 공급하는 저항을 표시한다.
이와같이 구성된 본 고안의 동작을 살펴보면, 우선 라이트신호가 로우상태일 경우 즉, 하드디스크에 데이터를 기입하고자 할 경우, 이 로우상태의 신호는 버퍼(3)를 통해 출력되는바, 이때 저항(1, 2)을 경유한 하이상태의 신호는 버퍼(3)에 의해 접지되므로 트랜지스터(4)는 턴온된다. 트랜지스터(4)가 턴온됨에 따라 그의 콜렉터 단자에서는 하이상태의 신호가 출력되어 멀티 플렉서(27)의 접점(b)에 인가된다. 이와동시에 트랜지스터(4)의 콜렉터 단자에서 발생된 하이상태의 신호는 오아 게이트(21)의 일측 입력 단자에 인가된다.
한편, 사용자가 퍼스널 컴퓨터의 키이보드(도시하지 않았음)를 조작하여 자기헤드(Head1, Head2)를 선택하고자 할 경우 기입데이터 신호단자(WD)중 어느 하나는 하이상태, 나머지 하나는 로우상태가 되는바, 이러한 신호는 앤드 게이트(20)의 양측 입력 단자에 동시에 인가된다. 따라서, 앤드 게이트(20)는 항상 로우상태의 신호를 출력하게 된다. 다시말하면 퍼스널 컴퓨터에 있어서 2장의 디스크에 동시에 데이터를 기입할 수 없기 때문에 신호(WD)와 신호중 어느하나는 로우, 다른 하나는 하이상태를 유지하므로 앤드 게이트(20)는 항상 로우상태를 출력하게 된다. 따라서 오아게이트(21)는 기입모드시 트랜지스터(4)의 출력인 하이상태의 신호와 앤드 게이트(20)의 출력인 로우상태의 신호를 논리조합하여 하이상태의 신호를 멀티 플렉서(23)의 접점(a)에 인가한다.
그런데, 이 멀티 플렉서(23)는 기입모드시 신호가 로우일 때 이를 제어신호(CTL)로하여 접점(a)에 접속하게 된다. 따라서, 오아 게이트(21)에서 출력된 하이상태의 신호는 접점(a)을 경유하여 저항(26)을 통해 트랜지스터(24)의 베이스 단자에 인가됨과 동시에 멀티 플렉서(27)의 제어단자(CTL)에 인가되지만 트랜지스터(24)는 하이상태의 바이어스 전압에 의해 오프된다. 그러나, 멀티 플렉서(27)는 멀티 플렉서(23)로부터 출력된 하이상태의 제어신호에 의해 그의 스위치 접점을(b)-접점에 위치시킨다.
멀티 플렉서(27)가 (b)-접점에 위치됨에 따라 트랜지스터(4)의 콜렉터 단자에서 출력된 전원은 저항(28)을 경유하여 전류 제어용 트랜지스터(7, 8)의 에미터 단자에 인가됨과 동시에 저항(29, 5, 6)을 경유하여 트랜지스터(7, 8)의 베이스에 인가된다.
이러한 상태에서 사용자가 자기헤드(Head1)에 의해 디스크에 데이터를 기입하기 위해 단자(WD)를 하이상태로, 단자를 로우상태로 하고, 헤드제어신호(A)가 로우이고 헤드제어신호(B)가 하이일 경우에는 트랜지스터(7)는 오프되는반면, 트랜지스터(8)는 턴온 되므로 기입 데이터는 트랜지스터(8)와 다이오드(13)를 통해 헤드(Head1)에 인가되어 디스크에 기입될 수가 있다. 이와는 달리 단자(WD)가 로우이고, 단자가 하이이며 헤드제어신호(A)가 하이이고, 헤드제어신호(B)가 로우일때에는 트랜지스터(7)가 턴온되고, 트랜지스터(8)는 오프되므로 기입데이터는 트랜지스터(7)와 다이오드(16)를 통해 헤드(Head2)에 인가되어 디스크에 기입될 수가 있다.
결국, 기입모드시 트랜지스터(4)가 정상적으로 작동될 경우 멀티 플렉서(27)가 (b)-접점에 위치되고, 기입데이터 신호(WD,)의 상태에 따라 트랜지스터(7, 8)가 선택적으로 작동되어 디스크에 데이터를 기입할 수 가 있게 된다.
한편, 기입모드시(가 로우일 경우)전원 절환용 트랜지스터(4)가 오작동하거나 불량일 경우(여기에서 트랜지스터(4)의 오작동 또는 불량이란 그의 베이스 전압이 로우임에도 불구하고 콜렉터를 통해 로우상태의 신호를 출력하는 것을 의미한다). 트랜지스터(4)의 출력은 로우상태인바, 이때 오아 게이트(21)의 출력은 하이상태에서 로우상태로 반전된다. 따라서, 멀티 플렉서(23)는 기입 모드시 로우상태의 신호에 의해 (a)-접점에 계속 유지 되므로 트랜지스터(24)의 베이스에는 오아 게이트(21)에서 발생되어 멀티플랙서(23)의 (a)과 저항(26)을 경유한 로우상태의 신호가 인가됨과 동시에 멀티 플렉서(27)의 제어단자(CTL)에도 로우상태의 신호가 인가된다.
이렇게된 상태에서, 트랜지스터(24)의 출력은 멀티 플렉서(27)의 (a)-접점에 인가되는데, 멀티 플렉서(27)의 스위치 접점은 로우상태의 제어신호(CTL)에 의해 (a)-접점에 접속되므로 멀티 플렉서(27)는 트랜지스터(24)에서 발생된 하이상태의 전원전압을 저항(29, 5, 6)을 경유하여 트랜지스터(7, 8)의 베이스에 인가함과 동시에 저항(28)을 경유하여 트랜지스터(7, 8)의 에미터에 인가한다.
이후 트랜지스터(7, 8)는 신호(WD,)의 상태에 따라 전술한 바와같이 작동하여 디스크에 데이터를 기입할 수 있도록한다.
한편, 라이트신호가 하이일경우(즉, 데이터 독출모드일 경우)에는 트랜지스터(4)는 오프되고, 멀티플렉서(23)는 하이상태의 제어신호(CTL)에 의해 (b)-접점에 위치되므로 저항(22)을 경유한 전압(+Vcc)이 저항(26)을 경유하여 트랜지스터(24)의 베이스에 인가되어 트랜지스터(24)역시 턴오프되므로 멀티 플렉서(27)의 (a), (b)-접점에는 전원전압이 인가되지 않게되고, 그에 따라 트랜지스터(7, 8)는 동작을 하지 않게되어 데이터 기입동작은 정지된다.
이와같이 동작하는 본 고안은 라이트신호의 상태에 따라 멀티 플렉서(23)가 작동되고, 전원 절환용 트랜지스터(24)를 온/오프시키고, 전원 절환용 트랜지스터(4)가 오동작하더라도 전원 절환용 트랜지스터(24)에 의해 전원 전압을 전류 제어용 트랜지스터(7, 8)에 인가시켜 디스크에 데이터를 효율적으로 기록할 수 있으므로 기입시 데이터의 안정성을 도모할 수 있는 특징을 지닌 것이다.

Claims (1)

  1. 라이트 신호의 입력시 전원 전압을 발생하기 위해 저항(1,2)과 버퍼(3) 및 트랜지스터(4)로된 전원 절환부와, 상기의 전원 절환부에서 발생된 전원 전압을 입력받고, 기입 데이터 신호(WD,)와 헤드제어신호(A, B)의 상태에 따라 자기헤드(Head1, Head2)에 전류를 공급하여 하드디스크에 데이터를 기입하기 위해 저항(5, 6, 10, 12)과 전류 제어용 트랜지스터(7, 8)와, 버퍼(9, 11) 및 다이오드(13∼16)로된 전류 제어부를 포함하여 상기 전원 절환용 트랜지스터의 고장시 라이트 기능을 보상하기 위한 회로에 있어서; 상기의 기입 데이터신호(WD,)를 논리조합하여 항상 로우상태의 신호를 출력하기 위한 앤드 게이트(20)와; 상기의 전원 절환용 트랜지스터(4)의 출력단에 일측 입력단자가 연결되고, 타측 입력단자는 앤드게이트(20)의 출력단자에 연결되어 정상적인 기입모드시에는 하이상태의 신호를 출력하며, 상기 전원 절환용 트랜지스터(4)의 고장시에는 로우상태의 신호를 출력하기위한 오아게이트(21)와; 상기의 라이트 신호로 부터 제어신호(CTL)를 공급받아 데이타 기입모드 시에는 상기 오아 게이트(21)의 출력을 선택하도록 제1 접점(a)에 접속되고, 데이터 독출모드시에는 전압(+Vcc)을 선택하도록 제2접점(b)에 접속되는 제1멀티 플렉서(23)와; 상기의 제1멀티플렉서(23)의 출력단에 연결되어 기입모드시 상기 전원 절환용 트랜지스터(4)가 정상적으로 동작하거나 독출모드시에는 오프되며, 기입모드시 상기 전원 절환용 트랜지스터(4)의 고장일 경우에 온되어 전원 전압을 발생하는 또다른 전원절환용 트랜지스터(24)와; 상기 제1멀티 플렉서(23)의 출력으로부터 제어신호(CTL)를 공급받아 정상적인 데이터 기입모드시에는 상기 전원 절환용 트랜지스터(4)의 출력 전원을 선택토록 제2접점(b)에 접속되고, 상기 전원 절환용 트랜지스터(4)의 고장시에는 상기 전원 절환용 트랜지스터(24)에 의한 전원을 선택토록 제1접점(a)에 접속되어 상기의 전류 제어부에 전원 전압을 제공하기 위한 제2멀티플렉서(27)로 구성시켜서됨을 특징으로하는 하드디스크 드라이버용 라이트 보상회로.
KR2019870019054U 1987-11-04 1987-11-04 하드 디스크 드라이버용 라이트 보상회로 KR910004828Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870019054U KR910004828Y1 (ko) 1987-11-04 1987-11-04 하드 디스크 드라이버용 라이트 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870019054U KR910004828Y1 (ko) 1987-11-04 1987-11-04 하드 디스크 드라이버용 라이트 보상회로

Publications (2)

Publication Number Publication Date
KR890011440U KR890011440U (ko) 1989-07-13
KR910004828Y1 true KR910004828Y1 (ko) 1991-07-06

Family

ID=19269178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870019054U KR910004828Y1 (ko) 1987-11-04 1987-11-04 하드 디스크 드라이버용 라이트 보상회로

Country Status (1)

Country Link
KR (1) KR910004828Y1 (ko)

Also Published As

Publication number Publication date
KR890011440U (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
EP0212997B1 (en) Semiconductor integrated circuit adapted to carry out a test operation
US5291347A (en) Write driver with H-switch synchronizing transistors
EP0632594B1 (en) Latch controlled output driver
JPS59101924A (ja) セツト/リセツト・ラツチ回路
JPH0950350A (ja) 記憶装置
KR960004001B1 (ko) 단일 칩 반도체 메모리
EP0055551A2 (en) Output buffer circuit
JPH0785672A (ja) 半導体メモリ回路
KR910004828Y1 (ko) 하드 디스크 드라이버용 라이트 보상회로
KR890017904A (ko) 디지탈 데이타 버퍼링 및 패리티 체킹 장치
US5539342A (en) Low distortion memory write current head drive
KR940001412A (ko) 반도체 기억장치
US3248717A (en) Magnetic recording system
JPH0827882B2 (ja) 磁気ディスク装置のデータ保護回路
JPH08293193A (ja) 半導体装置
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
JP3971588B2 (ja) ヘッド保護装置、及びそのヘッド保護装置を備えたカードリーダ
KR920000453Y1 (ko) 저소비전력 위치점검 회로
JPS61269209A (ja) 書込回路
KR920001206Y1 (ko) 로직덱크의 더빙 제어회로
US3129428A (en) Safety circuit for transistor amplifier
JP2565018B2 (ja) 突入電流防止回路
JPH01204521A (ja) 出力インターフェース回路
KR0165324B1 (ko) 하드디스크 드라이버 시스템의 기록헤드 구동장치
JPH06177766A (ja) D/a変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee