JPH06177766A

JPH06177766A - Ｄ／ａ変換回路

Info

Publication number: JPH06177766A
Application number: JP4325543A
Authority: JP
Inventors: Kazuhiko Kasai; 和彦笠井
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1992-12-04
Filing date: 1992-12-04
Publication date: 1994-06-24

Abstract

(57)【要約】【目的】この発明の目的は、スタンバイ時における消費
電流を削減し、バッテリの消費電力を抑えることが可能
なＤ／Ａ変換回路を提供することである。【構成】電源Ｖccとアナログ信号を出力するための出力
端OUT の相互間には、電流源を構成するＰチャネルトラ
ンジスタ21、スイッチ素子22、23が順次直列接続されて
いる。Ｐチャネルトランジスタ21のゲートには基準電圧
Vrefが供給され、スイッチ素子23には、コードデータCD
の１ビットが供給されている。スイッチ素子22にはＤ／
Ａ変換動作を行わないスタンバイ時に出力されるパワー
ダウン信号PDS が供給されており、このパワーダウン信
号PDS に応じてスイッチ素子22がオフされると、電流通
路が遮断され、バッテリの電力消費が防止される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル／アナロ
グ（Ｄ／Ａ）変換回路に係わり、例えばバッテリによっ
て駆動される携帯用パーソナル・コンピュータ等の電子
機器に適用されるＤ／Ａ変換回路に関する。

【０００２】

【従来の技術】従来、パーソナル・コンピュータ等の電
子機器は、電源として商用電源を使用した製品が多数を
占め、バッテリを使用する製品は少なかった。このた
め、各部品の総消費電流が多いにも係わらず、商用電源
を使用した電子機器は、各部品の低消費電流化は図られ
ていなかった。

【０００３】しかし、例えばノートブック型パーソナル
・コンピュータなどに代表されるようにバッテリ駆動を
前提として、より小型、軽量で長時間使用可能な製品の
開発が望まれている。小型、軽量化、使用可能時間の長
期化を図るためには、バッテリの性能改善に加えて、バ
ッテリへの負担軽減、すなわち、電子機器を構成する個
々の部品の低消費電力化が必要とされている。

【０００４】

【発明が解決しようとする課題】ところで、近時、ノー
トブック型パーソナル・コンピュータにＣＲＴ表示装置
の駆動機能を付加し、パーソナル・コンピュータの画像
処理能力を向上させる試みが行われている。すなわち、
この種のノートブック型パーソナル・コンピュータはＣ
ＲＴ表示装置が接続可能とされ、このパーソナル・コン
ピュータによって処理した画像情報を、パーソナル・コ
ンピュータに内蔵されたＤ／Ａ変換回路によってアナロ
グ信号に変換し、この変換出力によってＣＲＴ表示装置
に画像情報を表示している。

【０００５】しかし、上記従来のＤ／Ａ変換回路は、低
消費電流化の対策が成されていず、Ｄ／Ａ変換動作を行
わないスタンバイ状態においても電流が流れていた。こ
のため、バッテリの消費電力を抑えることが困難なもの
であった。

【０００６】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、スタンバ
イ状態において、バッテリの消費電力を抑えることが可
能なＤ／Ａ変換回路を提供しようとするものである。

【０００７】

【課題を解決するための手段】この発明は、所定の電流
を出力する電流源と、論理信号に応じて導通され、前記
電流源から供給される電流を出力するスイッチ手段と、
このスイッチ手段と前記電流源の相互間に位置する電流
通路に設けられ、消費電流を抑えるための制御信号によ
って非導通状態とされ、前記電流通路を遮断する遮断手
段とを具備している。

【０００８】また、この発明は、論理信号に応じて導通
され、電流を出力するスイッチ手段と、このスイッチ手
段の電流通路に設けられ、前記スイッチ手段に電流を供
給する電流源回路と、この電流源回路を駆動する基準電
圧を発生するとともに、消費電流を抑えるための制御信
号により前記電流源回路を停止して前記電流通路を遮断
する基準電圧発生手段とを具備している。

【０００９】さらに、この発明は、差動対を構成する同
一導電型の第１、第２のスイッチ手段と、論理信号に応
じて前記第１、第２のスイッチ手段を交互に駆動し、前
記第１のスイッチ手段から電流を出力させるための差動
信号を生成するとともに、消費電流を抑えるための制御
信号により、前記第１のスイッチ手段を非導通状態に設
定する論理回路と、前記第２のスイッチ手段の電流通路
に設けられ、前記制御信号に応じて前記電流通路を遮断
する遮断手段とを具備している。

【００１０】また、この発明は、電流通路の一端に第１
の電流源が接続され、電流通路の他端に出力端が接続さ
れた第１導電型の第１のスイッチ手段と、電流通路の一
端に第２の電流源が接続され、前記第１のスイッチ手段
の電流通路の一端の電位によって導通制御される第２導
電型の第２のスイッチ手段と、これら第１、第２のスイ
ッチ手段の電流通路の一端相互間に電流通路が接続さ
れ、論理信号によって導通制御される第３のスイッチ手
段と、前記第２のスイッチ手段の電流通路の他端に接続
され、消費電流を抑えるための制御信号により第２のス
イッチ手段の電流通路を遮断し、この第２のスイッチ手
段の電流通路の一端の電位によって前記第１のスイッチ
手段を非導通状態とする遮断手段とを具備している。

【００１１】

【作用】すなわち、この発明において、遮断手段は論理
信号に応じて導通され、電流源から供給される電流を出
力するスイッチ手段との相互間に設けられ、この遮断手
段を消費電流を抑えるための制御信号によって非導通状
態として、電流通路を遮断している。したがって、Ｄ／
Ａ変換動作を行わないスタンバイ状態において、消費電
流を削減できる。

【００１２】また、論理信号に応じて導通されるスイッ
チ手段に電流を供給する電流源回路は、基準電圧発生手
段によって駆動される。この基準電圧発生手段は、消費
電流を抑えるための制御信号により停止され、これと共
に電流源回路が停止され、スイッチ手段の電流通路が遮
断される。したがって、この構成によってもスタンバイ
状態において、消費電流を削減できる。

【００１３】さらに、差動対を構成する同一導電型の第
１、第２のスイッチ手段を有する回路において、論理回
路は、論理信号に応じて第１、第２のスイッチ手段を交
互に駆動し、第１のスイッチ手段から電流を出力させる
ための差動信号を生成すると共に、消費電流を抑えるた
めの制御信号により、第１のスイッチ手段を非導通状態
に設定する。さらに、第２のスイッチ手段の電流通路に
設けられた遮断手段は、電源電圧の低下に応じて出力さ
れる制御信号に応じて第２のスイッチ手段の電流通路を
遮断する。したがって、スタンバイ時は、第１、第２の
スイッチ手段の電流通路が共に遮断されるため、消費電
流を削減できる。

【００１４】また、電流を出力する出力側パスとしての
第１導電型の第１のスイッチ手段と、ダミ側ーパスとし
ての第２導電型の第２のスイッチ手段はカスコード回路
を構成している。これら第１、第２のスイッチ手段の電
流通路の一端に接続された第１、第２の電流源は第１、
第２のスイッチ手段にそれぞれ所定の電流を供給する。
第１、第２のスイッチ手段の電流通路の一端相互間に接
続された第３のスイッチ手段は論理信号によって導通制
御され、第１、第２のスイッチ手段を論理信号に応じて
導通する。第２のスイッチ手段の電流通路の他端に接続
された遮断手段は、消費電流を抑えるための制御信号に
より第２のスイッチ手段の電流通路を遮断し、この第２
のスイッチ手段の電流通路の一端の電位によって前記第
１のスイッチ手段を非導通状態とする。したがって、こ
の構成によっても、スタンバイ時は、第１、第２のスイ
ッチ手段の電流通路が共に遮断されるため、消費電流を
削減できる。

【００１５】

【実施例】以下、図面を参照してこの発明の実施例につ
いて説明する。

【００１６】図２は、この発明に係わるＤ／Ａ変換回路
を概略的に示すものである。このＤ／Ａ変換回路は複数
の単位ブロック１１₁、１１₂〜１１_nによって構成さ
れている。これら単位ブロック１１₁、１１₂〜１１_n
は後述するように、主としてコードデータCDのビット位
置に対応して所定の電流を出力する電流源、コードデー
タCDによってオン、オフ状態が切換え設定されるスイッ
チ素子、およびＤ／Ａ変換動作を行わないスタンバイ時
に、図示せぬ信号発生回路から消費電流を抑えるために
供給されるパワーダウン信号PDS によってオフ状態とさ
れるスイッチ素子によって構成されている。これら単位
ブロック１１₁、１１₂〜１１_nの出力端OUT は並列接
続され、この出力端OUT と例えば接地間には抵抗Ｒが接
続されている。したがって、コードデータCDに応じて各
単位ブロック１１₁、１１₂〜１１_nから出力されるア
ナログ信号は抵抗Ｒによって合成されて出力される。

【００１７】図１は、この発明の第１の実施例を示すも
のであり、単位ブロックの構成を示すものである。同図
（ａ）は電流源をＰチャネルトランジスタによって構成
した場合を示し、同図（ｂ）は電流源をＮチャネルトラ
ンジスタによって構成した場合を示している。

【００１８】図１（ａ）において、電源Ｖccと出力端OU
T の相互間には、電流源を構成するＰチャネルトランジ
スタ２１、スイッチ素子２２、２３が順次直列接続され
ている。前記Ｐチャネルトランジスタ２１のゲートには
基準電圧Vrefが供給され、スイッチ素子２２にはスタン
バイ時に、図示せぬ信号発生回路から出力される消費電
流を抑えるためのパワーダウン信号PDS が供給されてい
る。さらに、スイッチ素子２３には、コードデータCDの
１ビットが供給されている。前記出力端OUT と接地間に
は、抵抗Ｒが接続されている。

【００１９】図１（ｂ）において、電源Ｖccと出力端OU
T の相互間には、抵抗Ｒが接続されている。出力端OUT
と接地間には、電流源を構成するスイッチ素子３１、３
２、Ｎチャネルトランジスタ３３が順次直列接続されて
いる。前記Ｎチャネルトランジスタ３３のゲートには基
準電圧Vrefが供給され、スイッチ素子３２には前記パワ
ーダウン信号PDS が供給されている。さらに、スイッチ
素子３１には、コードデータCDの１ビットが供給されて
いる。図１（ａ）（ｂ）の動作はほぼ同一であるため、
図１（ａ）について説明する。

【００２０】図１（ａ）において、基準電圧Vrefが供給
されるＰチャネルトランジスタ２１は常時次導通し、所
定の電流を出力している。Ｄ／Ａ変換を行う場合のよう
に、スタンバイ以外のアクティブ時には、前記信号発生
回路からパワーダウン信号PDS は出力されていず、スイ
ッチ素子２２は導通状態となっている。スイッチ素子２
３はコードデータがハイレベルの場合導通される。した
がって、スイッチ素子２３が導通された場合、出力端OU
T に所定のアナログ信号が出力される。

【００２１】一方、Ｄ／Ａ変換を行わないスタンバイ時
において、信号発生回路からパワーダウン信号PDS が出
力され、スイッチ素子２２は非導通状態となる。したが
って、電流経路が遮断されるため、電力消費が防止され
る。

【００２２】ここで、パワーダウン信号PDS によって制
御されるスイッチ素子２２の接続位置に付いて検討す
る。スイッチ素子２２を例えばＭＯＳトランジスタによ
って構成した場合、このスイッチ素子２２のスイッチン
グ・ノイズを考えると、電源ＶccとＰチャネルトランジ
スタ２１の相互間にスイッチ素子２２を接続した場合、
Ｐチャネルトランジスタ２１のソース電位が変動する。
すなわち、Ｐチャネルトランジスタ２１のゲート・ソー
ス間電位Ｖ_GSが変動することとなる。これに対して、図
１（ａ）に示す構成の場合、スイッチング・ノイズによ
る電圧変動はＰチャネルトランジスタ２１のドレイン・
ソース間電位Ｖ_DSの変動となって現れる。

【００２３】すなわち、図３に示すＭＯＳトランジスタ
の静特性において、飽和領域におけるゲート・ソース間
電位Ｖ_GSとドレイン・ソース間電位Ｖ_DSのノイズの影響
度を比較すると、トランジスタのドレイン・ソース間電
流Ｉ_DSに大きな影響を与えるのはゲート・ソース間電位
Ｖ_GSであり、ドレイン・ソース間電位Ｖ_DSの変動がドレ
イン・ソース間電流Ｉ_DSに与える影響は極めて少ない。
したがって、図１（ａ）に示す構成の場合、スイッチ素
子２２のスイッチング・ノイズによるＰチャネルトラン
ジスタ２１のドレイン・ソース間電流Ｉ_DSの変動を少な
くできる。

【００２４】図１（ｂ）に示す回路についても、スイッ
チ素子３２をＮチャネルトランジスタ３３と接地間に設
けず、Ｎチャネルトランジスタ３３とスイッチ素子３１
の相互間に設けることにより、同様の理由によって、Ｎ
チャネルトランジスタ３３のドレイン・ソース間電流Ｉ
_DSの変動を少なくできる。

【００２５】図４、図５はこの発明の第２の実施例を示
すものであり、単位ブロックの構成を示すものである。
図４は電流源をＰチャネルトランジスタによって構成し
た場合を示し、図５は電流源をＮチャネルトランジスタ
によって構成した場合を示している。

【００２６】図４において、電源Ｖccと出力端OUT の相
互間には、電流源を構成するＰチャネルトランジスタ４
１、スイッチ素子４２が順次直列接続されている。出力
端OUT と接地間には、抵抗Ｒが接続されている。前記ス
イッチ素子４２には、コードデータCDの１ビットが供給
され、Ｐチャネルトランジスタ４１のゲートには基準電
圧発生回路４３の出力端が接続されている。電源Ｖccと
基準電圧発生回路４３の相互間にはスイッチ素子４４が
設けられ、電源ＶccとＰチャネルトランジスタ４１のゲ
ート相互間にはスイッチ素子４５が設けられている。こ
れらスイッチ素子４４、４５には、スタンバイ時に図示
せぬ信号発生回路から出力されるパワーダウン信号PDS
が供給されている。前記スイッチ素子４４はパワーダウ
ン信号PDS に応じて基準電圧発生回路４３の動作を停止
させるものであり、スイッチ素子４５はパワーダウン信
号PDS に応じてＰチャネルトランジスタ４１のゲートを
プルアップするものである。

【００２７】図５において、電源Ｖccと出力端OUT の相
互間には、抵抗Ｒが接続されている。出力端OUT と接地
間には、スイッチ素子５１、電流源を構成するＮチャネ
ルトランジスタ５２が順次直列接続されている。スイッ
チ素子５１には、コードデータCDの１ビットが供給さ
れ、Ｎチャネルトランジスタ５２のゲートには基準電圧
発生回路５３の出力端が接続されている。基準電圧発生
回路５３と接地間にはスイッチ素子５４が設けられ、Ｎ
チャネルトランジスタ５２のゲートと接地間にはスイッ
チ素子５５が設けられている。これらスイッチ素子５
４、５５には、スタンバイ時に図示せぬ信号発生回路か
ら出力されるパワーダウン信号PDS が供給されている。
前記スイッチ素子５４はパワーダウン信号PDS に応じて
基準電圧発生回路５３の動作を停止させるものであり、
スイッチ素子５５はパワーダウン信号PDS に応じてＰチ
ャネルトランジスタ５１のゲートをプルダウンさせるも
のである。

【００２８】次に、図４に示す回路の動作について説明
する。Ｄ／Ａ変換動作を行うアクティブ時において、図
示せぬ信号発生回路からはパワーダウン信号PDS が出力
されていないため、スイッチ素子４４は導通状態、スイ
ッチ素子４５は非導通状態となっている。このため、基
準電圧発生回路４３にはスイッチ素子４４を介して電源
が供給され、基準電圧発生回路４３からは基準電圧Vref
が出力される。この基準電圧Vrefは、Ｐチャネルトラン
ジスタ４１が設定電流を流すような所定の中間電位とさ
れている。この状態において、コードデータCDのレベル
に応じて、スイッチ素子４２が導通されると、出力端OU
T にアナログ信号が出力される。

【００２９】一方、Ｄ／Ａ変換動作を行わないスタンバ
イ時には、電圧検出回路からパワーダウン信号PDS が出
力され、スイッチ素子４４は非導通状態、スイッチ素子
４５は導通状態となる。このため、基準電圧発生回路４
３は非動作状態となり、Ｐチャネルトランジスタ４１の
ゲートはスイッチ素子４５によって電源電圧Ｖccにプル
アップされる。したがって、Ｐチャネルトランジスタ４
１は非導通状態となり、電流経路が遮断されるため、電
力消費が防止される。

【００３０】図５に示す回路の動作も図４に示す回路と
ほぼ同一である。すなわち、Ｄ／Ａ変換動作を行うアク
ティブ時においては、図示せぬ信号発生回路からはパワ
ーダウン信号PDS が出力されていないため、スイッチ素
子５４は導通状態、スイッチ素子５５は非導通状態とな
っている。このため、Ｎチャネルトランジスタ５２は基
準電圧発生回路５３から出力される基準電圧Vrefによっ
て導通される。この状態において、コードデータCDのレ
ベルに応じて、スイッチ素子５１が導通されると、出力
端OUT にアナログ信号が出力される。

【００３１】一方、Ｄ／Ａ変換動作を行わないスタンバ
イ時には、パワーダウン信号PDS によって、スイッチ素
子５４は非導通状態、スイッチ素子５５は導通状態とな
る。このため、基準電圧発生回路５３は非動作状態とな
り、Ｎチャネルトランジスタ５２のゲートはスイッチ素
子５５によって接地電位にプルダウンされる。したがっ
て、Ｎチャネルトランジスタ５２は非導通状態となり、
電流経路が遮断されるため、電力消費が防止される。

【００３２】図６、図７はこの発明の第３の実施例を示
すものであり、単位ブロックの構成を示すものである。
この実施例は差動型のＤ／Ａ変換回路を示すものであ
り、図６は差動対をＰチャネルトランジスタによって構
成した場合を示し、図７は差動対をＮチャネルトランジ
スタによって構成した場合を示している。

【００３３】図６において、差動対を構成するＰチャネ
ルトランジスタ６１、６２の電流通路の一端は電流源６
３を介して電源Ｖccに接続されている。差動対を構成す
るＰチャネルトランジスタ６１、６２のうち、出力側パ
スを構成するＰチャネルトランジスタ６１の電流通路の
他端は出力端OUT に接続されている。出力端OUT と接地
間には抵抗Ｒが接続されている。また、ダミー側パスを
構成するＰチャネルトランジスタ６２の電流通路の他端
と接地間には、遮断用のＮチャネルトランジスタ６４の
電流通路が接続されている。

【００３４】一方、ナンド回路６５の入力端にはコード
データCD、およびパワーダウン信号PDS が供給されてい
る。このナンド回路６５の出力端は前記Ｐチャネルトラ
ンジスタ６１のゲートに接続されるとともに、インバー
タ回路６６を介して、前記Ｐチャネルトランジスタ６２
のゲートに接続されている。さらに、前記Ｎチャネルト
ランジスタ６４のゲートにはパワーダウン信号PDS が供
給されている。この回路の場合、スタンバイ時には、パ
ワーダウン信号PDS はローレベルとなる。

【００３５】図７において、差動対を構成するＮチャネ
ルトランジスタ７１、７２のうち、出力側パスを構成す
るＮチャネルトランジスタ７１の電流通路の一端は出力
端OUT に接続されている。出力端OUT と電源Ｖccの相互
間には抵抗Ｒが接続されている。また、ダミー側パスを
構成するＮチャネルトランジスタ７２の電流通路の一端
と電源Ｖccの相互間には、遮断用のＰチャネルトランジ
スタ７３の電流通路が接続されている。差動対を構成す
るＮチャネルトランジスタ７１、７２の電流通路の他端
は電流源７４を介して接地されている。

【００３６】一方、ノア回路７５の入力端にはコードデ
ータCD、およびパワーダウン信号PDS が供給されてい
る。このノア回路７５の出力端は前記Ｎャネルトランジ
スタ７１のゲートに接続されるとともに、インバータ回
路７６を介して、前記Ｎチャネルトランジスタ７２のゲ
ートに接続されている。さらに、前記Ｐチャネルトラン
ジスタ７３のゲートにはパワーダウン信号PDS が供給さ
れている。この回路の場合、スタンバイ時には、パワー
ダウン信号PDS はハイレベルとなる。

【００３７】次に、図６に示す回路の動作について説明
する。アクティブ時には、図示せぬ信号発生回路から出
力されるパワーダウン信号PDS はハイレベルとなってお
り、Ｎチャネルトランジスタ６４は導通状態となってい
る。また、ナンド回路６５の一方入力端にはハイレベル
のパワーダウン信号PDS が供給されている。このため、
ナンド回路６５の出力レベルはコードデータCDのレベル
に応じて変化する。すなわち、コードデータCDがハイレ
ベルの場合、ナンド回路６５の出力はローレベルとな
る。したがって、出力側パスのＰチャネルトランジスタ
６２は導通、ダミー側パスを構成するＰチャネルトラン
ジスタ６４は非導通状態となり、アナログ信号が出力さ
れる。また、コードデータCDがローレベルの場合、ナン
ド回路６５の出力はローレベルとなる。したがって、出
力側パスのＰチャネルトランジスタ６２は非導通、ダミ
ー側パスを構成するＰチャネルトランジスタ６４は導通
状態となり、アナログ信号は出力されない。

【００３８】一方、スタンバイ時には、図示せぬ信号発
生回路から出力されるパワーダウン信号PDS がローレベ
ルとなるため、ナンド回路６５はコードデータCDのレベ
ルに係わらず、ハイレベルを出力する。したがって、Ｐ
チャネルトランジスタ６２は非導通状態、Ｐチャネルト
ランジスタ６３は導通状態となる。しかし、Ｎチャネル
トランジスタ６４も非導通状態となるため、全ての電流
経路が遮断され、電力消費が防止される。

【００３９】図７に示す回路の動作も図６に示す回路と
ほぼ同一である。すなわち、アクティブ時には、図示せ
ぬ信号発生回路から出力されるパワーダウン信号PDS は
ローレベルとなっており、Ｐチャネルトランジスタ７３
は導通状態となっている。また、ノア回路７５の一方入
力端にはローレベルのパワーダウン信号PDS が供給され
ているため、ノア回路７５の出力レベルはコードデータ
CDのレベルに応じて変化する。すなわち、コードデータ
CDがハイレベルの場合、ナンド回路６５の出力はローレ
ベルとなる。したがって、出力側パスのＮチャネルトラ
ンジスタ７１は非導通、ダミー側パスを構成するＮチャ
ネルトランジスタ７２は導通状態となり、アナログ信号
が出力されない。また、コードデータCDがローレベルの
場合、ノア回路７５の出力はハイレベルとなる。したが
って、出力側パスのＮチャネルトランジスタ７１は導
通、ダミー側パスを構成するＮチャネルトランジスタ７
２は非導通状態となり、アナログ信号が出力される。

【００４０】一方、スタンバイ時には、図示せぬ信号発
生回路から出力されるパワーダウン信号PDS がハイレベ
ルとなるため、ノア回路７５はコードデータCDのレベル
に係わらず、ローレベルを出力する。したがって、Ｎチ
ャネルトランジスタ７１は非導通状態、Ｎチャネルトラ
ンジスタ７２は導通状態となる。しかし、Ｐチャネルト
ランジスタ７３も非導通状態となるため、全ての電流経
路が遮断され、電力消費が防止される。

【００４１】図８、図９はこの発明の第４の実施例を示
すものであり、単位ブロックの構成を示すものである。
この実施例はカスコード回路が付加された差動型のＤ／
Ａ変換回路を示すものであり、図８は出力側パスをＰチ
ャネルトランジスタによって構成した場合を示し、図９
は出力側パスをＮチャネルトランジスタによって構成し
た場合を示している。

【００４２】図８において、出力側パスを構成するＰチ
ャネルトランジスタ８１の電流通路の一端と電源Ｖccの
相互間には電流源８２が接続され、ダミー側パスを構成
するＮチャネルトランジスタ８３の電流通路の一端と電
源Ｖccの相互間には電流源８４が接続されている。前記
Ｐチャネルトランジスタ８１のゲートは、Ｎチャネルト
ランジスタ８３の電流通路の一端に接続され、前記Ｎチ
ャネルトランジスタ８３のゲートは前記Ｐチャネルトラ
ンジスタ８１の電流通路の一端に接続されてカスコード
回路を構成している。これらＰチャネルトランジスタ８
１、Ｎチャネルトランジスタ８３の電流通路の一端相互
間にはＮチャネルトランジスタ８５の電流通路が接続さ
れている。このＮチャネルトランジスタ８５のゲートに
はコードデータCDが供給される。

【００４３】また、前記Ｐチャネルトランジスタ８１の
電流通路の他端は出力端OUT に接続され、この出力端OU
T と接地間には抵抗Ｒが接続されている。さらに、前記
Ｎチャネルトランジスタ８３の電流通路の他端と接地間
にはパワーダウン信号PDS によって制御されるスイッチ
素子８６が接続されている。

【００４４】図９において、出力側パスを構成するＮチ
ャネルトランジスタ９１の電流通路の一端は出力端OUT
に接続され、この出力端OUT と電源Ｖccの相互間には抵
抗Ｒが接続されている。ダミー側パスを構成するＰチャ
ネルトランジスタ９２の電流通路の一端と電源Ｖccの相
互間にはパワーダウン信号PDS によって制御されるスイ
ッチ素子９３が接続されている。前記Ｎチャネルトラン
ジスタ９１のゲートは、前記Ｐチャネルトランジスタ９
２の電流通路の他端に接続され、Ｐチャネルトランジス
タ９２のゲートは前記Ｎチャネルトランジスタ９１の電
流通路の他端に接続されてカスコード回路を構成してい
る。これらＮチャネルトランジスタ９１、Ｐチャネルト
ランジスタ９２の電流通路の他端相互間にはＮチャネル
トランジスタ９４の電流通路が接続されている。このＮ
チャネルトランジスタ９４のゲートにはコードデータCD
が供給される。

【００４５】また、前記Ｎチャネルトランジスタ９１の
電流通路の他端と接地間には電流源９５が接続され、前
記Ｐチャネルトランジスタ９２の電流通路の他端と接地
間には電流源９６が接続されている。

【００４６】次に、図８に示す回路の動作について説明
する。アクティブ時には、図示せぬ信号発生回路からパ
ワーダウン信号PDS は出力されていない。したがって、
スイッチ素子８６は導通状態となっている。この状態に
おいて、コードデータCDがハイレベルの場合、Ｎチャネ
ルトランジスタ８５は導通状態となる。このため、Ｐチ
ャネルトランジスタ８１のゲート電位とソース電位は同
電位となり、Ｖ_GSが閾値以下となるため、Ｐチャネルト
ランジスタ８１は非導通となる。

【００４７】また、コードデータCDがローレベルの場
合、Ｎチャネルトランジスタ８５は非導通状態となる。
このため、Ｐチャネルトランジスタ８１のゲート電位と
ソース電位に電位差が生じ、Ｐチャネルトランジスタ８
１が導通して出力端OUT にアナログ信号が出力される。
ここで、ダミー側パスに設けられた電流源８４よりも出
力側パスに設けられた電流源８２に流れる電流量の方を
多くしておけば、ソース電位よりもゲート電位が閾値以
上となり、確実にＰチャネルトランジスタ８１を導通状
態とすることができる。しかも、Ｐチャネルトランジス
タ８１とＮチャネルトランジスタ８３はカスコード接続
されているため、出力端OUT の電圧変動に対する電流量
の変動を抑えることができる。

【００４８】一方、スタンバイ時には、図示せぬ信号発
生回路からパワーダウン信号PDS が出力され、スイッチ
素子８６が非導通状態とされる。すると、Ｐチャネルト
ランジスタ８１のゲート電位が上昇し、Ｐチャネルトラ
ンジスタ８１は非導通状態となる。したがって、コード
データCDに係わらず、パワーダウン信号PDS のみによっ
て出力側パスおよびダミー側パスの全ての電流通路を遮
断でき、電力消費を防止できる。

【００４９】図９に示す回路の動作は図８に示す回路と
ほぼ同様である。アクティブ時には、図示せぬ信号発生
回路からパワーダウン信号PDS は出力されていない。し
たがって、スイッチ素子９３は導通状態となっている。
この状態において、コードデータCDがハイレベルの場
合、Ｎチャネルトランジスタ９４は導通状態となる。こ
のため、Ｎチャネルトランジスタ９１のゲート電位とソ
ース電位は同電位となり、Ｖ_GSが閾値以下となるため、
Ｎチャネルトランジスタ９１は非導通となる。

【００５０】また、コードデータCDがローレベルの場
合、Ｎチャネルトランジスタ９４は非導通状態となる。
このため、Ｎチャネルトランジスタ９１のゲート電位と
ソース電位に電位差が生じ、Ｎチャネルトランジスタ９
１が導通して出力端OUT にアナログ信号が出力される。
電流源９５、９６の電流量の関係を図８に示す回路のよ
うに設定すれば、Ｎチャネルトランジスタ９１を確実に
導通できる。

【００５１】一方、スタンバイ時には、図示せぬ信号発
生回路からパワーダウン信号PDS が出力され、スイッチ
素子９３が非導通状態とされる。すると、Ｎチャネルト
ランジスタ９１のゲート電位が下降し、Ｎチャネルトラ
ンジスタ９１は非導通状態となる。したがって、コード
データCDに係わらず、パワーダウン信号PDS のみによっ
て出力側パスおよびダミー側パスの全ての電流通路を遮
断でき、電力消費を防止できる。尚、この発明の用途
は、ノートブック型パーソナル・コンピュータに限定さ
れるものではなく、省電力化が必要な他の電子機器にも
適用可能である。その他、この発明の要旨を変えない範
囲において、種々変形実施可能なことは勿論である。

【００５２】

【発明の効果】以上、詳述したようにこの発明によれ
ば、Ｄ／Ａ変換を行わないスタンバイ時に、コードデー
タの内容に係わらず、電流通路を遮断することにより、
バッテリの消費電力を抑えることが可能なＤ／Ａ変換回
路を提供できる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示すものであり、同
図（ａ）、同図（ｂ）はそれぞれ異なる導電型のトラン
ジスタによって構成した回路図。

【図２】この発明が適用されるＤ／Ａ変換回路の全体構
成を示す構成図。

【図３】図１の動作を説明するために示すＭＯＳトラン
ジスタの特性図。

【図４】この発明の第２の実施例を示す回路図。

【図５】この発明の第２の実施例を示すものであり、図
４と異なる導電型のトランジスタによって構成した場合
を示す回路図。

【図６】この発明の第３の実施例を示す回路図。

【図７】この発明の第３の実施例を示すものであり、図
６と異なる導電型のトランジスタによって構成した場合
を示す回路図。

【図８】この発明の第４の実施例を示す回路図。

【図９】この発明の第４の実施例を示すものであり、図
８と異なる導電型のトランジスタによって構成した場合
を示す回路図。

【符号の説明】

２２、２３、３１、３２、４２、４４、４５、５１、５
４、５５、８６、９３…スイッチ素子、２１、３１、４
１、５２…電流源を構成するトランジスタ、６１、７
１、８２、８４、９５、９６…電流源、OUT …出力端、
Ｒ…抵抗、CD…コードデータ、PDS …パワーダウン信
号、４３、５３…基準電圧発生回路。

Claims

【特許請求の範囲】

【請求項１】所定の電流を出力する電流源と、論理信号に応じて導通され、前記電流源から供給される
電流を出力するスイッチ手段と、このスイッチ手段と前記電流源の相互間に位置する電流
通路に設けられ、消費電流を抑えるための制御信号によ
って非導通状態とされ、前記電流通路を遮断する遮断手
段とを具備することを特徴とするＤ／Ａ変換回路。
【請求項２】論理信号に応じて導通され、電流を出力
するスイッチ手段と、このスイッチ手段の電流通路に設けられ、前記スイッチ
手段に電流を供給する電流源回路と、この電流源回路を駆動する基準電圧を発生するととも
に、消費電流を抑えるための制御信号により前記電流源
回路を停止して前記電流通路を遮断する基準電圧発生手
段とを具備することを特徴とするＤ／Ａ変換回路。
【請求項３】差動対を構成する同一導電型の第１、第
２のスイッチ手段と、論理信号に応じて前記第１、第２のスイッチ手段を交互
に駆動し、前記第１のスイッチ手段から電流を出力させ
るための差動信号を生成するとともに、消費電流を抑え
るための制御信号により、前記第１のスイッチ手段を非
導通状態に設定する論理回路と、前記第２のスイッチ手段の電流通路に設けられ、前記制
御信号に応じて前記電流通路を遮断する遮断手段とを具
備することを特徴とするＤ／Ａ変換回路。
【請求項４】電流通路の一端に第１の電流源が接続さ
れ、電流通路の他端に出力端が接続された第１導電型の
第１のスイッチ手段と、電流通路の一端に第２の電流源が接続され、前記第１の
スイッチ手段の電流通路の一端の電位によって導通制御
される第２導電型の第２のスイッチ手段と、これら第１、第２のスイッチ手段の電流通路の一端相互
間に電流通路が接続され、論理信号によって導通制御さ
れる第３のスイッチ手段と、前記第２のスイッチ手段の電流通路の他端に接続され、
消費電流を抑えるための制御信号により第２のスイッチ
手段の電流通路を遮断し、この第２のスイッチ手段の電
流通路の一端の電位によって前記第１のスイッチ手段を
非導通状態とする遮断手段とを具備することを特徴とす
るＤ／Ａ変換回路。