JPH05243937A - 信号出力回路 - Google Patents
信号出力回路Info
- Publication number
- JPH05243937A JPH05243937A JP4041107A JP4110792A JPH05243937A JP H05243937 A JPH05243937 A JP H05243937A JP 4041107 A JP4041107 A JP 4041107A JP 4110792 A JP4110792 A JP 4110792A JP H05243937 A JPH05243937 A JP H05243937A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- case
- input voltage
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 差動増幅器とバッファとから構成される信号
出力回路の動作速度を向上させる。 【構成】 入力電圧ＶＩＮが前回の入力電圧より高い場
合、即ち、トランジスタＮ１のゲート電圧がトランジス
タＮ１のしきい値電圧より高い場合、トランジスタＮ１
がオン状態となって容量性負荷２が充電され、出力端子
３の電圧は入力電圧ＶＩＮに対応する電圧まで上昇す
る。一方、入力電圧ＶＩＮが前回の入力電圧より低い場
合、即ち、トランジスタＰ１のゲート電圧がトランジス
タＰ１のしきい値電圧より低い場合、トランジスタＰ１
がオン状態となって容量性負荷２が放電され、出力端子
３の電圧は入力電圧ＶＩＮに対応する電圧まで低下す
る。この信号出力回路では、バッファはプッシュプル動
作を行い、電流を出力する場合だけでなく電流が流入す
る場合にも低インピーダンスのバッファとして機能する
ので、従来のように放電トランジスタを設けて容量性負
荷を放電させる必要がない。
出力回路の動作速度を向上させる。 【構成】 入力電圧ＶＩＮが前回の入力電圧より高い場
合、即ち、トランジスタＮ１のゲート電圧がトランジス
タＮ１のしきい値電圧より高い場合、トランジスタＮ１
がオン状態となって容量性負荷２が充電され、出力端子
３の電圧は入力電圧ＶＩＮに対応する電圧まで上昇す
る。一方、入力電圧ＶＩＮが前回の入力電圧より低い場
合、即ち、トランジスタＰ１のゲート電圧がトランジス
タＰ１のしきい値電圧より低い場合、トランジスタＰ１
がオン状態となって容量性負荷２が放電され、出力端子
３の電圧は入力電圧ＶＩＮに対応する電圧まで低下す
る。この信号出力回路では、バッファはプッシュプル動
作を行い、電流を出力する場合だけでなく電流が流入す
る場合にも低インピーダンスのバッファとして機能する
ので、従来のように放電トランジスタを設けて容量性負
荷を放電させる必要がない。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器とバッファ
とから構成される信号出力回路に関するものである。
とから構成される信号出力回路に関するものである。
【０００２】
【従来の技術】差動増幅器とバッファとから構成される
従来の信号出力回路の一例を図２に示す。同図におい
て、１は差動増幅器、Ｎ１はゲートが差動増幅器１の出
力に接続されたソースフォロアのＮチャネルトランジス
タ、Ｎ２はゲートにバイアス電圧Ｖｂが供給されるＮチ
ャネルトランジスタである。トランジスタＮ２のゲート
に一定のバイアス電圧Ｖｂを供給することにより、入力
電圧ＶＩＮに対応した電圧が容量性の負荷２に供給さ
れ、負荷２が充電される。このような信号出力回路で
は、消費電流を小さくするためにバイアス電圧Ｖｂは低
い値に設定されており、トランジスタＮ２の抵抗は大き
い。
従来の信号出力回路の一例を図２に示す。同図におい
て、１は差動増幅器、Ｎ１はゲートが差動増幅器１の出
力に接続されたソースフォロアのＮチャネルトランジス
タ、Ｎ２はゲートにバイアス電圧Ｖｂが供給されるＮチ
ャネルトランジスタである。トランジスタＮ２のゲート
に一定のバイアス電圧Ｖｂを供給することにより、入力
電圧ＶＩＮに対応した電圧が容量性の負荷２に供給さ
れ、負荷２が充電される。このような信号出力回路で
は、消費電流を小さくするためにバイアス電圧Ｖｂは低
い値に設定されており、トランジスタＮ２の抵抗は大き
い。
【０００３】従って、入力電圧の変化に対応するため
に、負荷２を放電するためのＮチャネルトランジスタＮ
３を設け、次の入力電圧が差動増幅器１に供給される前
に負荷２の電荷が放電されるようにトランジスタＮ３の
ゲートに供給されるディスチャージ信号ＤＩＳを電源電
圧ＶＤＤレベルにしてトランジスタＮ３を周期的にオン
にするようにしている。
に、負荷２を放電するためのＮチャネルトランジスタＮ
３を設け、次の入力電圧が差動増幅器１に供給される前
に負荷２の電荷が放電されるようにトランジスタＮ３の
ゲートに供給されるディスチャージ信号ＤＩＳを電源電
圧ＶＤＤレベルにしてトランジスタＮ３を周期的にオン
にするようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来の信号出力回路では、負荷２を周期的に放電するた
めの放電期間が必要であり、高速動作を行わせる場合に
不利である。また、放電の際、次の入力電圧のレベルの
如何にかかわらず負荷２は必ずグランドレベルにまで放
電されてしまうため、負荷２は必ずグランドレベルから
充電されることになり、その結果、次の入力電圧に対応
する出力電圧を得るまでに時間がかかる。
従来の信号出力回路では、負荷２を周期的に放電するた
めの放電期間が必要であり、高速動作を行わせる場合に
不利である。また、放電の際、次の入力電圧のレベルの
如何にかかわらず負荷２は必ずグランドレベルにまで放
電されてしまうため、負荷２は必ずグランドレベルから
充電されることになり、その結果、次の入力電圧に対応
する出力電圧を得るまでに時間がかかる。
【０００５】本発明の目的は、このような問題を解決
し、高速動作が可能な信号出力回路を提供することにあ
る。
し、高速動作が可能な信号出力回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の信号出力回路は
前記目的を達成するために、入力端子及び入力信号が供
給される非反転入力端子を有する差動増幅器と、ドレイ
ンが電源に接続されゲートが前記差動増幅器の出力に接
続されソースが出力端子に接続されたＮチャネルトラン
ジスタ及びドレインがグランドに接続されゲートが前記
差動増幅器の前記出力に接続されソースが前記出力端子
に接続されたＰチャネルトランジスタからなるバッファ
とを備えており、前記両トランジスタのバックゲートが
前記出力端子に接続され該出力端子が前記差動増幅器の
前記反転入力端子に接続されていることを特徴とする。
前記目的を達成するために、入力端子及び入力信号が供
給される非反転入力端子を有する差動増幅器と、ドレイ
ンが電源に接続されゲートが前記差動増幅器の出力に接
続されソースが出力端子に接続されたＮチャネルトラン
ジスタ及びドレインがグランドに接続されゲートが前記
差動増幅器の前記出力に接続されソースが前記出力端子
に接続されたＰチャネルトランジスタからなるバッファ
とを備えており、前記両トランジスタのバックゲートが
前記出力端子に接続され該出力端子が前記差動増幅器の
前記反転入力端子に接続されていることを特徴とする。
【０００７】
【作用】入力信号電圧が前回の入力信号電圧より高い場
合、即ち、Ｎチャネルトランジスタのゲート電圧が該ト
ランジスタのしきい値電圧より高い場合、Ｎチャネルト
ランジスタがオン状態となって出力端子に接続されてい
る容量性負荷が充電され、出力端子の電圧は入力信号電
圧に対応する電圧まで上昇する。一方、入力信号電圧が
前回の入力信号電圧より低い場合、即ち、Ｐチャネルの
トランジスタのゲート電圧が該トランジスタのしきい値
電圧より低い場合、Ｐチャネルトランジスタがオン状態
となって容量性負荷が放電され、出力端子の電圧は入力
信号電圧に対応する電圧まで低下する。
合、即ち、Ｎチャネルトランジスタのゲート電圧が該ト
ランジスタのしきい値電圧より高い場合、Ｎチャネルト
ランジスタがオン状態となって出力端子に接続されてい
る容量性負荷が充電され、出力端子の電圧は入力信号電
圧に対応する電圧まで上昇する。一方、入力信号電圧が
前回の入力信号電圧より低い場合、即ち、Ｐチャネルの
トランジスタのゲート電圧が該トランジスタのしきい値
電圧より低い場合、Ｐチャネルトランジスタがオン状態
となって容量性負荷が放電され、出力端子の電圧は入力
信号電圧に対応する電圧まで低下する。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１に本発明による信号出力回路の回
路図を示す。この回路は差動増幅器１と、Ｎチャネルト
ランジスタＮ１及びＰチャネルトランジスタＰ１からな
るバッファとにより構成されている。トランジスタＮ１
のドレインは電源ＶＤＤに、トランジスタＰ１のドレイ
ンはグランドにそれぞれ接続され、トランジスタＮ１，
Ｐ１のゲートは差動増幅器１の出力に接続されている。
また、トランジスタＮ１，Ｐ１のソースおよびバックゲ
ートは共に出力端子３に接続され、差動増幅器１の反転
入力端子は出力端子３に接続されている。
詳細に説明する。図１に本発明による信号出力回路の回
路図を示す。この回路は差動増幅器１と、Ｎチャネルト
ランジスタＮ１及びＰチャネルトランジスタＰ１からな
るバッファとにより構成されている。トランジスタＮ１
のドレインは電源ＶＤＤに、トランジスタＰ１のドレイ
ンはグランドにそれぞれ接続され、トランジスタＮ１，
Ｐ１のゲートは差動増幅器１の出力に接続されている。
また、トランジスタＮ１，Ｐ１のソースおよびバックゲ
ートは共に出力端子３に接続され、差動増幅器１の反転
入力端子は出力端子３に接続されている。
【０００９】次に上記信号出力回路の動作を説明する。
入力電圧ＶＩＮが前回の入力電圧より高い場合、即ち、
トランジスタＮ１のゲート電圧がトランジスタＮ１のし
きい値電圧より高い場合、トランジスタＮ１がオン状態
となって容量性負荷２が充電され、出力端子３の電圧は
入力電圧ＶＩＮに対応する電圧まで上昇する。一方、入
力電圧ＶＩＮが前回の入力電圧より低い場合、即ち、ト
ランジスタＰ１のゲート電圧がトランジスタＰ１のしき
い値電圧より低い場合、トランジスタＰ１がオン状態と
なって容量性負荷２が放電され、出力端子３の電圧は入
力電圧ＶＩＮに対応する電圧まで低下する。
入力電圧ＶＩＮが前回の入力電圧より高い場合、即ち、
トランジスタＮ１のゲート電圧がトランジスタＮ１のし
きい値電圧より高い場合、トランジスタＮ１がオン状態
となって容量性負荷２が充電され、出力端子３の電圧は
入力電圧ＶＩＮに対応する電圧まで上昇する。一方、入
力電圧ＶＩＮが前回の入力電圧より低い場合、即ち、ト
ランジスタＰ１のゲート電圧がトランジスタＰ１のしき
い値電圧より低い場合、トランジスタＰ１がオン状態と
なって容量性負荷２が放電され、出力端子３の電圧は入
力電圧ＶＩＮに対応する電圧まで低下する。
【００１０】なお、ＮチャネルトランジスタＮ１および
ＰチャネルトランジスタＰ１のバックゲートを、ツイン
タブプロセスにより互いに独立させ、両トランジスタの
ドレインに接続してプッシュプル構成としているので、
入力電圧の変動によるバックゲート効果の影響を受けず
しきい値電圧の変動がない。
ＰチャネルトランジスタＰ１のバックゲートを、ツイン
タブプロセスにより互いに独立させ、両トランジスタの
ドレインに接続してプッシュプル構成としているので、
入力電圧の変動によるバックゲート効果の影響を受けず
しきい値電圧の変動がない。
【００１１】
【発明の効果】本発明の信号出力回路では、バッファは
双方向動作を行い、電流を出力する場合だけでなく電流
が流入する場合にも低インピーダンスのバッファとして
機能するので、従来のように放電トランジスタを設けて
容量性負荷を周期的に放電させる必要がない。従って、
放電期間を設ける必要がなく、また、容量性負荷は入力
電圧の変化に対応して充放電されるので、容量性負荷の
充電に要する時間は短くてすみ、高速動作が可能とな
る。また、放電トランジスタが不要となるので、集積回
路として信号出力回路をチップ上に構成する場合、その
占有面積が小さくなる他、低消費電力化が可能となる
双方向動作を行い、電流を出力する場合だけでなく電流
が流入する場合にも低インピーダンスのバッファとして
機能するので、従来のように放電トランジスタを設けて
容量性負荷を周期的に放電させる必要がない。従って、
放電期間を設ける必要がなく、また、容量性負荷は入力
電圧の変化に対応して充放電されるので、容量性負荷の
充電に要する時間は短くてすみ、高速動作が可能とな
る。また、放電トランジスタが不要となるので、集積回
路として信号出力回路をチップ上に構成する場合、その
占有面積が小さくなる他、低消費電力化が可能となる
【図１】本発明による信号出力回路の回路図である。
【図２】従来の信号出力回路の回路である。
１ 差動増幅器 ２ 容量性負荷 ３ 出力端子 Ｎ１〜Ｎ３ Ｎチャネルトランジスタ Ｐ１ Ｐチャネルトランジスタ
Claims (1)
- 【請求項１】 反転入力端子及び入力信号が供給される
非反転入力端子を有する差動増幅器と、ドレインが電源
に接続されゲートが前記差動増幅器の出力に接続されソ
ースが出力端子に接続されたＮチャネルトランジスタ及
びドレインがグランドに接続されゲートが前記差動増幅
器の前記出力に接続されソースが前記出力端子に接続さ
れたＰチャネルトランジスタからなるバッファとを備え
ており、前記両トランジスタのバックゲートが前記出力
端子に接続され該出力端子が前記差動増幅器の前記反転
入力端子に接続されていることを特徴とする信号出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041107A JPH05243937A (ja) | 1992-02-27 | 1992-02-27 | 信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041107A JPH05243937A (ja) | 1992-02-27 | 1992-02-27 | 信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243937A true JPH05243937A (ja) | 1993-09-21 |
Family
ID=12599255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4041107A Pending JPH05243937A (ja) | 1992-02-27 | 1992-02-27 | 信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243937A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0884062A (ja) * | 1994-09-12 | 1996-03-26 | Sunao Shibata | 半導体装置 |
| JP2005107515A (ja) * | 2003-09-12 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| JP2007334276A (ja) * | 2006-06-16 | 2007-12-27 | Chunghwa Picture Tubes Ltd | グレイスケール電圧源のための出力バッファー |
| US8350785B2 (en) | 2003-09-12 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
-
1992
- 1992-02-27 JP JP4041107A patent/JPH05243937A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0884062A (ja) * | 1994-09-12 | 1996-03-26 | Sunao Shibata | 半導体装置 |
| JP2005107515A (ja) * | 2003-09-12 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
| US8350785B2 (en) | 2003-09-12 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| US9385704B2 (en) | 2003-09-12 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| US9825624B2 (en) | 2003-09-12 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method of the same |
| JP2007334276A (ja) * | 2006-06-16 | 2007-12-27 | Chunghwa Picture Tubes Ltd | グレイスケール電圧源のための出力バッファー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346310A (en) | Voltage booster circuit | |
| US4638182A (en) | High-level CMOS driver circuit | |
| US4785206A (en) | Signal input circuit utilizing flip-flop circuit | |
| JPH05243937A (ja) | 信号出力回路 | |
| JPH0261821B2 (ja) | ||
| JPH0677804A (ja) | 出力回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH04357710A (ja) | 論理回路 | |
| JP2985564B2 (ja) | ダイナミック回路 | |
| US4952826A (en) | Signal input circuit utilizing flip-flop circuit | |
| JPH05110419A (ja) | Ｃｍｏｓインバータ回路 | |
| JP2758735B2 (ja) | 論理回路 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JP2637773B2 (ja) | 相補型ｍｏｓ集積回路 | |
| JPS62125713A (ja) | 半導体集積回路 | |
| JPS6218993B2 (ja) | ||
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JP2830480B2 (ja) | 半導体装置 | |
| JP2541296B2 (ja) | 相補型ｍｉｓｆｅｔ集積回路 | |
| JPH0555892A (ja) | 出力回路 | |
| JPH04306915A (ja) | レベル変換回路 | |
| JPH0668541B2 (ja) | 相補型ｍｏｓトランジスタよりなるテスト回路 | |
| JP2754552B2 (ja) | コンパレータ | |
| JPH08321768A (ja) | バッファ回路及びこれを用いた半導体集積回路 | |
| JPS6162230A (ja) | インタ−フエ−ス回路 |