KR950010303B1 - 불휘발성 반도체 기억장치의 기록회로 - Google Patents

불휘발성 반도체 기억장치의 기록회로 Download PDF

Info

Publication number
KR950010303B1
KR950010303B1 KR1019910009200A KR910009200A KR950010303B1 KR 950010303 B1 KR950010303 B1 KR 950010303B1 KR 1019910009200 A KR1019910009200 A KR 1019910009200A KR 910009200 A KR910009200 A KR 910009200A KR 950010303 B1 KR950010303 B1 KR 950010303B1
Authority
KR
South Korea
Prior art keywords
circuit
control signal
data
recording
input
Prior art date
Application number
KR1019910009200A
Other languages
English (en)
Other versions
KR920001548A (ko
Inventor
마사오 구리야마
시게루 아츠미
준이치 미야모토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR920001548A publication Critical patent/KR920001548A/ko
Application granted granted Critical
Publication of KR950010303B1 publication Critical patent/KR950010303B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체 기억장치의 기록회로
제 1 도는 본 발명의 1실시예를 나타낸 회로도.
제 2 도는 제 1 도의 일부를 나타낸 회로도.
제 3 도는 제 2 도의 일부를 나타낸 회로도.
제 4 도는 종래의 기록회로를 나타낸 회로도.
제 5 도는 고전위변환회로의 일례를 나타낸 회로도.
제 6 도는 제 4 도와 다른 종래의 기록회로를 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 데이터입력회로 13 : 기록제어회로
21 : 타이밍 회로
[산업상의 이용분야]
본 발명은, 예컨대 하나의 입력데이타에 대응해서 상반하는 데이터가 기록되는 1쌍의 셀트랜지스터에 의해 구성되는 메모리셀(이하, 차동셀이라 칭함)을 구비한 불휘발성 반도체 기억장치의 기록회로에 관한 것이다.
[종래의 기술 및 그 문제점]
EPROM 등의 불휘발성 반도체기억장치의 메모리셀에 데이타를 기록하는 경우는, 셀트랜지스터의 드레인과 제어게이트에 고전위를 인가하고, 이때 채널에서 발생하는 핫일렉트론(hot electron)을 부유게이트에 주입해서 셀트랜지스터의 임계치를 높게 한다.
제 4 도는 종래의 기록회로를 나타낸 것으로, 데이터입력회로(11)는 직렬 접속된 노아회로(11a)와 인버터회로(11b)에 의해 구성되고, 노아회로(11a)에는 기록제어신호(/WE ; 기록모드 "L")및 입력데이터(Din)가 공급된다. 상기 데이터입력회로(11)에는 기록제어회로(12)가 접속된다. 이 기록제어회로(12), 상기인버터회로(11 b)의 출력단에 접속되어, 예컨대 5V레벨의 신호를 12.5V레벨의 신호로 변환하는 고전위변환 인버터회로(12a) 및 이 고전위변환 인버터회로(12a)의 출력단이 게이트에 접속되고 드레인에 전원필(Vcc)이 접속된 기록트랜지스터(12b)에 의해 구성되어 있다. 이 기록트랜지스터(12b)의 소오스에는 셀트랜지스터(도시하지 않음)의 드레인이 접속되어 있다.
상기 고전위변환 인버터회로(12a)로서는, 제 5 도에 나타낸 회로가 적용된다.
제 4 도에 나타낸 구성에 있어서, 기록을 수행하기 위해서는 전원핀(Vcc)에 예컨대 Vcc(=5V)에 비해 높은 12.5V등의 기록용 고전위를 인가하고, 데이터입력회로(11)에서 기록제어신호(/WE ; 기록모드 "L")및 입력데이터(Din)를 기초로 확정한 입력데이터(Din*)에 의해 기록제어회로(12)를 제어한다.
한편, 메모리셀로서 차동셀을 사용하는 경우, 종래에는 제 6 도에 나타낸 기록회로가 사용된다. 제 6 도에 있어서, 제 4 도와 동일한 부분에는 동일한 참조부호를 붙이고, 다른 부분에 대해서만 설명한다.
이 기록제어회로(13)에 있어서, 입력단이 데이터입력회로(11)의 출력단에 접속된 인버터회로(13a)의 출력단은 낸드회로(13b)의 한쪽 입력단에 접속됨과 더불어 인버터회로(13c)를 매개로 낸드회로(13d)의 다른쪽 입력단에 접속되어 있고, 이들 낸드회로(13b,13d)의 다른쪽 입력단에는 인버터회로(13e)를 매개로 기록 제어신호(/WE)가 공급되고 있다. 이들 낸드회로(13b,13d)의 출력단은 각각 고전위변환 인버터회로(13f,13g)를 매개로 기록트랜지스터(13h,13i)의 게이트에 게이트에 접속되어 있다. 상기 고전위변환 인버터회로(13f,13g)의 구성은 제 5 도에 나타낸 바와 같다.
상기 기록제어회로(13)는, 기록시에는 입력데이터에 의해 서로 상반하는 데이터를 셀트랜지스터에 기록하고, 비기록시에는 기록제어신호(/WE)에 의해 기로회로(13)를 매개로 양 셀트랜지스터의 드레인에 고전압이 인가되지 않도록 하고 있다.
기록제어신호는 회로논리에 따라서는 기록모드시 "H"로 되는 것도 있다.
그런데, EPROM은 불휘발성 메모리이기 때문에, 셀트랜지스터에 기록된 데이터는 자외선을 조사하지 않는 한 영구적으로 보존된다. 데이터의 기록은, 셀트랜지스터의 부유게이트에 전자를 주입함으로써, 셀의 데이터를 셀트랜지스터의 임계치전압이 높은 "0"상태로 한다. 차동셀에 있어서, 한쌍의 셀트랜지스터는 기록전 양쪽 모두 임계치전압이 낮은 "1"상태로 되어 있다. 데이터의 기록은, 입력데이터 및 기록제어신호(/WE)에 의해 한쪽의 셀트랜지스터를 선택해서 데이터를 기록한다.
제 6 도에 나타낸 종래의 회로에서는, 기록제어신호(/WE)에 의해 데이터입력회로(11)와 기록제어회로(13)가 동시에 동작상태로 되지만, 실제로는 기록제어회로(13)가 동작상태로 되고 나서 데이터입력회로(11)에서 입력데이터(Din*)가 확정되기 가지 약간의 시간차가 생긴다. 상기 입력데이터(Din*)의 확정이 지연된 경우, 입력데이터(Din*)에 의해 본래 선택되어야 할 셀트랜지스터와는 다른 셀트랜지스터에 데이터가 일시적으로 기록되어 그 셀트랜지스터의 임계치전압이 상승하게 된다. 그 후, 입력데이터(Din*)가 확정되면, 본래의 셀트랜지스터가 선택되고, 이 선택된 셀트랜지스터의 임계치전압이 상승해서 "0"으로 된다.
상기와 같이 일시적으로 셀트랜지스터가 잘못 선택된 경우, 이 잘못 선택된 셀트랜지스터의 임계치전압은 상승한 채로 되기 때문에, 데이터가 기록되어 임계치전압이 높은 "0"상태로 되어 있는 셀트랜지스터와, 데이터가 기록되지 않아 임계치전압이 낮은 "1"상태로 되어 있는 셀트랜지스터와의 임계치전압의 차는, 상기 오기록이 없었던 경우에 비해 작아지고 있다.
차동셀에서의 데이터의 독출은, 셀트랜지스터의 임계치전압의 차를 셀에 흐르는 전류의 차로 변환하고, 이 전류차를 감지증폭기로 비교하며, 이것을 데이터로서 출력하는 것이다. 따라서, 양 셀트랜지스터의 임계치전압의 차가 작아지면, 감지증폭기에서의 비교가 곤란하게 되어 독출속도가 저하하거나 잘못된 데이터가 출력되는 등의 문제가 발생한다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 데이터를 안정하게 기록할 수 있는 불휘발성 반도체기억장치의 기록회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명은, 기록데이타가 공급되는 데이터입력회로와, 상기 기록데이터가 기록되는 셀트랜지스터에 접속된 기록트랜지스터 및, 상기 데이터입력회로에서 기록데이터가 확정될 때까지 상기 기록 트랜지스터의 온되는 타이밍을 지연시키는 타이밍회로를 구비하여 구성된 것을 특징으로 한다.
또, 상기 셀트랜지스터는 하나의 입력데이터에 대응해서 상반하는 데이터가 기록되는 1쌍의 셀트랜지스터에 의해 구성되는 메모리셀을 구성하고 있다.
또, 상기 타이밍회로는, 기록제어신호가 비기록상태로 이행하는 경우에는 지연시키지 않고, 기록제어신호가 기록상태로 이행하는 경우에만 기록트랜지스터의 온되는 타이밍만을 지연시키는 필터회로에 의해 구성되어 있다.
(작 용)
상기와 같이 구성된 본 발명은, 데이터입력회로에서 기록데이터가 확정될 때까지 셀트랜지스터에 접속된 기록트랜지스터의 온되는 타이밍을 지연회로에 의해 지연시킴으로써, 오기록을 방지하여 안정한 기록을 가능하게 하고 있다.
또, 본 발명은, 1개의 입력데이터에 대응하여 상반하는 데이터가 기록되는 차동셀에 적용하면 적당하다.
더욱이, 타이밍회로는 기록제어신호가 기록상태로 이행하는 타이밍만을 지연시키는 필터회로에 의해 구성되어 있기 때문에, 기록제어신호를 데이터의 기록시에만 지연시킬 수 있게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 실시예를 상세히 설명한다.
제 1 도에 있어서, 제 4 도 내지 제 6도와 동일한 부분에는 동일한 참조부호를 붙이고, 다른 부분에 대해서만 설명한다.
제 1 도에 있어서, 데이터입력회로(11)를 구성하는 노아회로(11a)의 기록제어신호(/WE)가 공급되는 입력단과, 기록회로(13)를 구성하는 인버터회로(13e)의 입력단간에는 기록제어신호(/WE)를 소정 시간 지연시키는 타이밍회로(21)가 설치되어 있는 바, 이 타이밍회로(21)의 지연시간은 데이터입력회로(11)에 의해 입력데이터가 확정되는데 필요한 시간으로 설정되어 있다.
제 2 도는 상기 타이밍회로(21)의 일례를 나타낸 것으로, 노아회로(21a)의 한쪽 입력단에는 기록제어신호(/WE)가, 공급되고, 다른쪽 입력단에는 지연회로(21b)를 매개로 기록제어신호(/WE)가 공급된다. 상기 노아회호(21a)의 출력단에는 인버터회로(21c)가 접속되어 있다.
제 3 도는 상기 지연회로(21b)의 일례를 나타낸 것으로, 상기 지연회로(21b)는 직렬접속된 복수의 인버터회로(21d~21g)중 인버터회로(23d,21e)의 상호간에 MOS트랜지스터(21h,21i)의 게이트가 접속되고, 인버터회로(21e,21f)의 상호간에 MOS트랜지스터(21j,21k)의 게이트가 접속되어 있다.
상기 구성에 있어서, 지연시간은 MOS트랜지스터(21h~21k)의 게이트용량에 의해 설정된다.
상기 구성의 타임이회로(21)에 있어서, 기록제어신호(/WE)가 "H"레벨에서 "L"레벨로 변환한 경우, 노아회로(21a)의 다른쪽 입력단의 레벨은 한쪽 입력단의 레벨에 비해 지연회로(21b)에 설정된 지연시간만큼 지연되어 변화한다. 따라서, 상기 타이밍회로(21)로부터 출력되는 기록제어신호(/WE*)는 지연회로(21b)에 설정된 지연시만큼 지연되어 "H"레벨에서 "L"레벨로 변화한다. 이 때문에, 기록제어신호(/WE*)가 공급되는 기록제어회로(13)에서는, 데이터입력회로(11)로부터 출력되는 확정된 기록데이터(Din*)에 의해 셀트랜지스터가 선택되어 데이터가 기록된다.
한편, 기록제어신호(/WE)가 "L"레벨 에서 "H"레벨로 변화한 경우, 노아회로(21a)의 다른쪽 입력단의 레벨은 한쪽 입력단의 레벨에 비해 지연회로(21b)에 설정된 지연시간만큼 지연되어 변화하지만, 상기 타이밍회로(21)에서 출력되는 기록제어신호(/WE*)는 기록제어신호(/WE)가 "L"레벨에서 "H"레벨로 변화함과 동시에 "H"레벨로 변화한다. 따라서, 기록회로(13)에서는 기록제어신호(/WE)가 "H"레벨로 변화한 시점에서 곧바로 기록 동작이 정지된다.
상기한 바와같이, 데이터입력회로(11)에 공급되는 기록제어신호(/WE)를 데이터입력회로(11)로부터 출력되는 기록데이터가 확정될 때까지 타이밍회로(21)에 의해 지연시켜 기록제어회로(13)에 공급함으로써, 본래 선택된 셀트랜지스터에만 데이터를 기록할 수 있게 되어 오기록을 방지할 수 있게 된다.
게다가, 타이밍회로(21)로부터 출력되는 기록제어신호(/WE*)는 기록제어신호(/WE)가 "L"레벨에서 "H"레벨로 변화함과 동시에 "H"레벨로 변화하기 때문에, 빠르게 기록모드에서 비기록모드로 이행할 수 있게 된다.
또한, 타이밍회로(21)와 지연회로(21b)의 구성은 상기 실시예에 한정되는 것은 아니다.
그 외, 본 발명은 그 요지를 벗어나지 않는 범위내에서 다양한 실시가 가능함은 물론이다.
한편, 본원 발명의 특허청구의 범위의 각 구성요건에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로서, 본원 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
상술한 바와 같이 본 발명에 의하면, 기록트랜지스터의 온되는 타이밍을 데이터입력회로에서 기록데이터가 확정될 때까지 지연시킴으로써, 데이터의 오기록을 방지할 수 있는 불휘발성 반도체기억장치의 기록회로를 제공할 수 있다.

Claims (11)

  1. 입력데이터를 수신하는 입력단과 상기 입력데이터에 대응해서 데이터를 출력하는 출력단을 갖춘 데이터입력회로(11)와, 데이터를 저장하는 메모리셀, 상기 데이터입력회로(11)의 상기 출력단에서 출력되는 데이터에 대응해서 상기 메모리셀에 데이터를 기록하기 위한 동작상태를 갖는 기록수단(13)및, 상기 데이터입력회로(11)의 상기 출력단에서 데이터가 출력될 때까지 상기 기록수단(13)의 동작상태를 지연시키는 타이밍회로(21)를 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체기억장치의 기억회로.
  2. 제 1 항에 있어서, 상기 메모리셀은, 상기 입력데이터에 대응해서 상반하는 데이터를 저장하는 1쌍의 메모리셀에 의해 구성되는 것을 특징으로 하는 불휘발성 반도체기억장의 기록회로.
  3. 제 1 항에 있어서, 상기 타이밍회로(21)는, 상기 데이터입력회로(11)의 상기출력단에서 데이터가 출력될 때까지 기록제어신호를 지연시키는 지연회로(21b)와, 상기 기록제어신호가 공급되는 입력단과 상기 지연회로(21b)에 의해 지연된 기록제어신호가 공급되는 입력단의 2개의 입력단을 갖추고서, 상기 기록제어신호가 비기록모드로 이행하는 경우에는 기록제어신호를 즉시 출력하고, 상기 기록제어신호가 기록모드로 이행하는 경우에는 상기 지연회로의 지연시간에 대응해서 기록제어신호를 출력하는 논리회로(21a,21c)에 의해 구성된 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  4. 제 3 항에 있어서, 상기 논리회로는 노아회로를 포함하는 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  5. 입력데이터(Din)를 수신하는 제 1 입력단과 기록제어신호(WE)를수신하는 제 2 입력단 및 상기 기록제어신호(WE)의 제 1레벨에 응답하여 상기 입력데이터(Din)에 대응해서 데이터(Din*)를 출력하는 출력단을 갖춘 데이터입력회로와, 매트릭스형상으로 배열된 메모리셀을 각각 갖춘 제 1 및 제 2 메모리셀 어레이, 상기 데이터입력회로의 상기 출력단에서 출력되는 데이터(Din*)를 수신하는 제 1 입력단과 기록제어신호(WE*)를 수신하는 제 2 입력단을 갖추고, 상기 데이터(Din*)에 대응해서 상기 제 1 메모리셀 어레이내의 메모리셀에 제 1 데이터를 기록하고 상기 제 2 메모리셀 어레이내의 메모리셀에 제 2 데이터를 기록하기 위한 동작상태를 가지며, 그 동작상태가 기록제어신호(WE*)의 제 1 레벨에 응답하여 개시되는 기록수단 및, 상기 기록제어신호(WE)를 수신하는 입력단과 상기 기록제어신호(WE*)를 상기 기록수단의 상기 제 2 입력단으로 출력하는 출력단을 갖추고, 상기 기록제어신호(WE)의 제 1 레벨에 응답하여 상기 입력단으로 기록제어신호(WE)가 인가된 후, 상기 기록제어신호(WE)의 제 1 레벨에 응답하여 상기 데이터입력회로의 상기 출력단에서 데이터(Din*)가 출력될 때의 시간에 대응하는 소전 시간에 제 1 레벨의 기록제어신호(WE*)를 출력하는 타이밍회로를 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  6. 제 5 항에 있어서, 상기 타이밍회로는, 상기 데이터입력회로의 상기 출력단에서 데이터가 출력될 때까지 기록제어신호(WE*)의 출력을 지연시키는 지연회로와, 상기 기록제어신호(WE)가 공급되는 입력단과 상기 지연회로에 의해 지연된 기록제어신호(WE)가 공급되는 입력단의 2개의 입력단을 갖추고서, 상기 기록제어신호(WE)가 제 2 레벨에 있는 경우에는 기록제어신호(WE*)를 즉시 출력하고, 상기 기록제어신호(WE)가 제 1 레벨에 있는 경우에는 상기지연회로의 지연시간에 대응해서 제 1 레벨의 기록제어신호(WE*)를 출력하는 논리회로에 의해 구성된 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  7. 제 6 항에 있어서, 상기 논리회로는 노아회로를 포함하는 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  8. 제 6 항에 있어서, 상기 타이밍회로는, 상기 기록제어신호(WE)의 제 2 레벨에 응답하여, 이 제 2 레벨의 상기 기록제어신호(WE)가 상기 입력단으로 인가됨과 동시에 제 2 레벨의 기록제어신호(WE*)를 출력하는 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  9. 제 6 항에 있어서, 상기 제 1 및 제 2메모리셀 어레이의 상기 메모리셀은 불휘발성 메모리셀인 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  10. 제 1 항에 있어서, 상기 메모리셀은 불휘발성 메모리셀은 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
  11. 입력데이타를 수신하는 제 1 입력단과 기록제어신호를 수신하는 제 2 입력단 및 상기 기록제어신호의 제 1 레벨에 응답하여 상기 입력데이타에 대응해서 데이터를 출력하는 출력단을 갖춘 데이터입력회로와, 데이터를 저장하는 메모리셀, 상기 데이터입력회로의 상기 출력단에서 출력되는 데이터에 대응해서 데이터를 상기 메모리셀에 기록하기 위한 동작상태 및 비동작상태를 기록수단 및 기록제어신호가 인가되는 입력단과 상기 기록수단에 접속된 출력단을 갖추고, 상기 기록제어신호의 제 1 레벨에 응답하여 그 입력단으로 제 1 레벨의 기록제어신호가 입력된 후의 시간에 상기 기록수단의 동작상태를 개시하기 위한 제 1신호를 출력하며, 상기 기록제어신호의 제 2 레벨에 응답하여 그 입력단으로 제 2 레벨의 기록제어신호가 인가됨과 동시에 상기 기록수단의 비동작상태를 개시하기 위한 제 2신호를 출력하는 타이밍회로를 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체기억장치의 기록회로.
KR1019910009200A 1990-06-05 1991-06-04 불휘발성 반도체 기억장치의 기록회로 KR950010303B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14540890A JP3083536B2 (ja) 1990-06-05 1990-06-05 不揮発性半導体記憶装置の書込み回路
JP90-145408 1990-06-05
JP2-145408 1990-06-05

Publications (2)

Publication Number Publication Date
KR920001548A KR920001548A (ko) 1992-01-30
KR950010303B1 true KR950010303B1 (ko) 1995-09-14

Family

ID=15384568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009200A KR950010303B1 (ko) 1990-06-05 1991-06-04 불휘발성 반도체 기억장치의 기록회로

Country Status (5)

Country Link
US (1) US5262919A (ko)
EP (1) EP0460648B1 (ko)
JP (1) JP3083536B2 (ko)
KR (1) KR950010303B1 (ko)
DE (1) DE69116436T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729373A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp 半導体記憶装置
JP4223427B2 (ja) 2004-03-30 2009-02-12 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ書き換え方法
KR100855968B1 (ko) * 2007-01-05 2008-09-02 삼성전자주식회사 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833638B2 (ja) * 1979-09-21 1983-07-21 株式会社日立製作所 メモリ装置
JPS62257700A (ja) * 1986-05-02 1987-11-10 Toshiba Corp Ｅｅｐｒｏｍの書込み制御方式
JP2595266B2 (ja) * 1987-10-14 1997-04-02 株式会社日立製作所 Ｒｏｍ回路
GB2215156B (en) * 1988-02-17 1991-11-27 Intel Corp Processor controlled command port architecture for flash memory
JPH025296A (ja) * 1988-06-20 1990-01-10 Hitachi Ltd 不揮発性記憶装置
JPH07109720B2 (ja) * 1988-07-29 1995-11-22 三菱電機株式会社 不揮発性半導体記憶装置
JPH02162596A (ja) * 1988-12-15 1990-06-22 Mitsubishi Electric Corp 半導体記憶装置
JPH03108196A (ja) * 1989-09-20 1991-05-08 Fujitsu Ltd 電気的消去・書込み可能型不揮発性半導体記憶装置

Also Published As

Publication number Publication date
DE69116436T2 (de) 1996-06-05
EP0460648B1 (en) 1996-01-17
EP0460648A2 (en) 1991-12-11
EP0460648A3 (en) 1994-07-20
JP3083536B2 (ja) 2000-09-04
DE69116436D1 (de) 1996-02-29
JPH0438798A (ja) 1992-02-07
US5262919A (en) 1993-11-16
KR920001548A (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
JP3098012B2 (ja) 多数回のプログラムサイクルに対して耐久性を有する不揮発性メモリデバイス
US5311470A (en) Data latch circuit having non-volatile memory cell
JP2782682B2 (ja) スタテイツクメモリセル
JPS6044751B2 (ja) 動的半導体メモリ
EP0306519B1 (en) Current sensing differential amplifier
JPH03272100A (ja) 不揮発性半導体記憶装置
KR920009058B1 (ko) 반도체기억장치
KR950010303B1 (ko) 불휘발성 반도체 기억장치의 기록회로
JPS63293800A (ja) 不揮発性半導体メモリ
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
KR900005449A (ko) 반도체 집적회로
KR940001412A (ko) 반도체 기억장치
US5675536A (en) Flash memory device
KR100266660B1 (ko) 스위칭 제어신호 발생회로
JP2925138B2 (ja) 不揮発性半導体メモリ
KR910007439B1 (ko) 불휘발성 메모리
JPH023171A (ja) スタティックｒａｍ
JPH05128866A (ja) ランダムアクセスメモリの書き込み、読出し制御回路
JP2954079B2 (ja) 不揮発性半導体メモリ
JPH06309883A (ja) 不揮発性半導体メモリ
JPH09219096A (ja) フラッシュメモリ装置
JPH0136200B2 (ko)
JPH0440800B2 (ko)
JPH0246589A (ja) メモリ回路
JPS6161295A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060907

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee