KR910007439B1 - 불휘발성 메모리 - Google Patents

불휘발성 메모리 Download PDF

Info

Publication number
KR910007439B1
KR910007439B1 KR1019880015481A KR880015481A KR910007439B1 KR 910007439 B1 KR910007439 B1 KR 910007439B1 KR 1019880015481 A KR1019880015481 A KR 1019880015481A KR 880015481 A KR880015481 A KR 880015481A KR 910007439 B1 KR910007439 B1 KR 910007439B1
Authority
KR
South Korea
Prior art keywords
write
transistor
recording
circuit
mos transistor
Prior art date
Application number
KR1019880015481A
Other languages
English (en)
Other versions
KR890008847A (ko
Inventor
아키히로 야마자키
가츠야 기요하라
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바마이콤엔지니어링 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바마이콤엔지니어링 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR890008847A publication Critical patent/KR890008847A/ko
Application granted granted Critical
Publication of KR910007439B1 publication Critical patent/KR910007439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/70—Arrangements for deflecting ray or beam
    • H01J29/72—Arrangements for deflecting ray or beam along one straight line or along two perpendicular straight lines
    • H01J29/76—Deflecting by magnetic fields only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/70—Arrangements for deflecting ray or beam

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

불휘발성 메모리
제1도는 본 발명의 1실시예에 따른 EPROM의 일부를 도시한 회로도.
제2도는 종래 EPROM의 일부를 도시한 회로도.
제3도는 제2도중 메모리셀에 "1"데이터의 기록이 이루어지는 상태를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기록회로 11,12 : 기록트랜지스터
13 : MOS트랜지스터 14 : 인버터회로
20 : 기록회로 21 : 독출회로
22 : 기록트랜지스터 MA : 메모리셀어레이
BL : 비트선 MC : 메모리셀
TBL: MOS트랜지스터 WE : 기록신호선
[산업상의 이용분야]
본 발명은 반도체메모리에 관한 것으로 , 특히 불휘발성 메모리의 기록회로에 관한 것이다.
[종래의 기술]
불휘발성 메모리중 예컨대 EPROM(자외선 소거형이면서 재기록이 가능한 독출전용 메모리)에 있어서는, 종래부터 제2도에 도시한 바와 같이 기록회로(20)가 쓰여지고 있다. 즉, 메모리셀어레이(MA)의 비트선(BL...)에 각각 다수의 부유게이트형 메모셀(MC...)의 각 드레인이 접속되고, 이 비트선(BL...)에 각각 비트선선택 MOS트랜지스터(TBL...)를 통해 기록회로(20) 및 독출회로(21)가 접속되어져 있다. 그리고 이 기록회로(20)는 1개의 MOS트랜지스터(22 ; 예컨EO N챈널 트랜지스터)가 프로그램 (기록)전압(VPP)단과 상기 비트선(BL...)사이에 상기 비트선택 MOS 트랜지스터(TBL...)를 통해서 접속되고, 상기 트랜지스터(22)의 게이트에는 기록신호선(WE)이 접속되어 있다.
여기서 "0"데이터인 때의 기록동작에 관해 설명한다. 기록동작때에는 기록신호선(WE)에 고전압의 VPP전압이 인가되어 기록트랜스터(22)가 턴온되어지고, 이때 행디코더의 출력에 의해 선택되어져 있는 비트선선택 MOS트랜지스터(TBL)에 접속된 특정비트선(BL)이 VPP전압으로 된다.
또한 이때 행디코더 출력에 의해 선택되는 특정워드선(WL)에 VPP전압이 인가되어, 이 워드선(WL)에 접속되어져 있는 동일한행의 메모리셀(MC...)의 제어게이트에 VPP전압이 인가되게 된다. 따라서 특정의 선택메모리셀(MC)에 대해서는 제3도에 도시된 바와 같이, 그 드레인(D)과 제어게이트(CG)로 VPP전압이 인가되어 드레인(D)과 소오스(S ; 접지되어 있다)사이에 큰 전류가 흐르게 된다. 그리고 챈널부에 발생된 핫 엘렉트론(hot electron)이 상기 제어게이트(CG)에 가해지고 있는 VPP전압에 의해 끌어당겨져 부유게이트(FG)에 주입되게 됨으로써, 선택메모리셀에 "0"데이터가 기록된 상태로 된다.
반면 "1"데이터기록시에는 기록신호선(WE)으로 VPP전압이 인가되지 않아 기록트랜지스터(22)는 턴오프되어져 있게 된다.
그런데 기록트랜지스터(22)가 비활성상태 (턴오프상태일때 VPP전압계에 어떤 영향으로 잡음이 발생해서, 이때의 고전압에 의해 기록트랜지스터(22)가 펀치드루(punchthrough)를 일으키면, 이 기록트랜지스터(22)의 부하로서 접속되어 있는 각 비트선에 잘못된 고전압이 인가되고 만다. 따라서 메모리셀이 매트릭스상으로 구성되어져 있는 메모리 셀어레이(MA)에 있어서 어떤 행이 선택되어 VPP전압이 인가되져 있는 경우에는, 그 행에 각각 게이트가 접속되어져 있는 메모리셀은 선택되지 않았더라도 그 드레인에 상기 비트선의 고전압이 인가된때에 부유게이트로 핫 엑렉트론(hot electron)이 주입된다고 하는 현상이 생기게 된다.
이와 같은 현상이 1회 정도만 생기게 된다면 메모리셀의 데이터가 반전(오기록)될 염려는 없지만, 상기와 같은 현상이 반복되게 되면 데이터의 반전(오기록)이 발생하게 되고 만다는 문제가 있다.
한편 상가 EPROM 에 있어서 메모리셀을 어떠한 플래그 (flag)로 쓰게되는 경우에는 특히 기록트랜지스터(22)의 부하가 적어서 작으므로 상기 VPP전압계의 잡음에 의한 오기록현상이 현저히 발생하게 될 염려가 있다.
[발명의 목적]
본 발명은 상기와 같이 기록전압계에 잡음이 발생했을때 메모리셀에 오기록현상이 발생할 염려가 있게 된다고하는 문제점을 해결하기 위한 것으로서, 기록전압계에 잡음이 발생했을 때에도 기록회로를 통해 메모리셀의 드레인에 고전압이 잘못 인가되는 것을 방지할 수 있어 메모리셀에 오기록을 방지할 수 있는 불휘발성 메모리를 제공함에 그 목적이 있다.
[발명의 구성]
본 발명에 따른 불휘발성 메모리는, 기록트랜지스터로서 적어도 2개 이상의 직렬로 접속된 스위칭용 MOS트랜지스터를 이용하고, 그 MOS트랜지스터의 각 게이트에 공통으로 기록 신호선을 접속시키며, 또 경우에 따라서는 상기 직렬로 접속된 2개의 MOS트랜지스터의 중간접속점으로부터 MOS트랜지스터를 매개로 GND로 접속되는 통로를 마련해 놓으면서 그 MOS트랜지스터의 게이트에는 상기 기록신호와 극성을 달리하는 신호가 인가되도록 접속시켜서 구성한 것을 특징으로 한다.
[작용]
본 발명에 따른 불휘발성 메모리는, 기록트랜지스터가 2개 이상 직렬로 접속되어 있기 때문에 기록전압계에 잡음이 발생한 경우 각 트랜지스터가 각각 펀치드루를 일으킬 염려가 적어지게 되고, 비트선에 가해지는 전압이 낮아지게 되어, 메모리셀에 대한 또 비록 각각 펀치드루를 일으킨다 하더라도 오기록 염려가 적어지게 된다.
한편 기록트랜지스터군의 중간접속점과 접지단 사이에 단락스위치용 MOS트랜지스터를 부가적으로 접속시키고, 이 MOS트랜지스터를 기록신호선의 전위에 대응해서 기록트랜지스터와는 상보적으로 구동시키도록 하면, 상기 중간접속점보다 기록전압원쪽에 있는 기록트랜지스터가 펀지드루를 일으키게 된 경우에도 상기중간접속점의 전하가 단락 스위치용 트랜지스터를 통해 방전되기 때문에, 비트선에 잘못되어 고전압이 가해지는 것이 방지될 수 있게 된다
[실시예]
이하,도면을 참조해서 본 발명의 1실시예를 상세히 설명한다.
제1도는 EPROM의 일부를 도시해 놓은 것으로, 도면중 MA는 부유게이트형 메모리셀(MC...)이 매트릭스상으로 배열된 메모리셀어레이이고, WL...은 상기 메모리셀어레이(MA)의 워드선으로서 동일행 메모리셀(MC)의 각 게이트에 공통으로 접속되어져 있다. 그리고 비트선(BL...)은 상기 메모리셀어레이(MA)의 비트선으로서 동일열 메모리셀(MC)의 각 드레인에 공통으로 접속되어있고, TBL...은 상기 비트선(BL)에 직렬로 접속된 비트선선택트랜지스터(MOS트랜지스터)이며, 참조부호 10 및 21은 각각 상기 각 비트선(BL)에 대응하는 비트선선택트랜지스터(TBL)를 통해 접속되어진 기록회로 및 독출회로이고, WE는 기록신호선이다.
여기서 본 실시예에 있어서 기록회로(10)는 적어도 2개의 직렬로 접속된 기록트랜지스터(11,12 ; 예컨대 N챈널 MOS트랜지스터)를 갖추고 있는 바, 이 트랜지스터군의 각 게이트에는 공통으로 상기 기록신호선(WE)이 접속되어져 있다.
그리고 상기 기록트랜지스터군의 중간접속점과 접지단사이에는 단락스위치용 MOS트랜지스터(13 ; 예컨대 N챈널)가 접속되고, 이 MOS트랜지스터(13)의 게이트에는 기록신호선(WE)의 신호가 인버터회로(14)에 의해 반전되어 공급되도록 되어 있다.
상기와 같이 구성된 EPROM에 있어서, "0"데이터의 기록동작시에는 기록신호선(WE)에 기록전압(VPP)이 인가되어 기록트랜지스터(11,12)가 턴온되게 되고, 이때 인버터회로(14)의 출력("0레벨")에 의해 단락스위치용 트랜지스터(13)는 턴오프되게 되므로, VPP전압이 상기 기록트랜지스터(11,12)를 경유해서 비트선측으로 인가되게 된다. 그리고 이때 열디코더출력에 의해 선택되어져 있는 특정의 비트선 선택트랜지스터(TBL)를 통해 상기 VPP전압이 특정의 비트선으로 인가되고, 행디코더출격에 의해 특정행의 워드선에도 VPP전압이 인가됨으로써 특정의 메모리셀이 선택되어져 그 드레인과 게이트에 각각 VPP전압이 인가됨으로써 "0"데이터의 기록이 이루어지게 된다.
한편, "1"데이터의 기록시에는 기록신호선(WE)이 "0"레벨로 되어 기록용 트랜지스터(11,12)는 턴오프되고 이때 인버터회로(14)의 출력에 의해 단락스위치용 트랜지스터(13)는 턴온되게 된다.
지금 기록회로(10)가 비활성화상태로 되어 있을때 어떠한 영향으로 VPP전압계에 잡음전압이 발생했을 때, 이때의 고전압에 의해 VPP전압단쪽에 있는 한쪽 기록트랜지스터(11)가 펀치드루를 일으킬 경우를 생각해보게 되면, 이경우 단락 스위치를 트랜지스터(13)가 턴온되어져 있기 때문에 기록트랜지스터(11,12)의 중간접속점의 전하가 단락스위치용 트랜지스터(13)를 통해 접지단으로 방전되게 된다. 따라서 비트선쪽에 있는 다른쪽 기록트랜지스터(12)가 펀치드루를 일으키지 않게 되어 비트선쪽으로 불필요하게 고전압이 인가되는 것이 방지되게 됨으로써 메모리셀에 오기록되는 것이 방지되게 된다.
한편 상기 실시예에서는 기록트랜지스터군의 중간접속점과 접지단 사이에 단락스위치용 트랜지스터(13)를 접속해서 펀치드루 발생시의 접지단락경로를 형성시켜 놓았지만, 이 단락스위치용 트랜지스터(13)를 설치하지 않는 경우에도 2개 이상의 기록트랜지스터를 직렬로 접속시켜 놓음으로서 펀치드루 발생시의 비트선전압을 낮추어 줄 수가 있어 메모리셀의 오기록을 방지할 수 있게 된다.
[발명의 효과]
상기한 바와 같이 본 발명에 불휘발성 메모리에 의하면, 기록전압계에 잡음이 발생하게 되더라도 기록회로를 통해 메모리셀의 드레인에 잘못된 고전압이 인가되는 것을 방지할 수가 있어서, 메모리셀에 대한 오기록을 방지할 수가 있게된다.

Claims (2)

  1. 기록전압(VPP)단과 비트선(BL) 사이에 접속되는 기록회로(10)에 2개 이상의 직렬로 접속된 기록용 MOS트랜지스터를 갖추면서 이 기록용 MOS트랜지스터의 각 게이트에 공통으로 기록신호선(WE)이 접속된 것을 특징으로 하는 불휘발성 메모리
  2. 제1항에 있어서, 직렬접속된 2개이상의 기록용 MOS트랜지스터의 중간접속점과 접지단 사이에 단란스위치용 MOS트랜지스터(13)가 접속되고, 이 단락스위치용 MOS 트랜지스터(13)가 상기 기록신호선(WE)의 전위에 대응해서 상기 기록용MOS트랜지스터와 상보적으로 스위칭 제어되도록 된 것을 특징으로 하는 불휘발성 메모리.
KR1019880015481A 1987-11-24 1988-11-24 불휘발성 메모리 KR910007439B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87295695 1987-11-24
JP29569587A JPH081759B2 (ja) 1987-11-24 1987-11-24 不揮発性メモリ
JP62-295695 1987-11-24

Publications (2)

Publication Number Publication Date
KR890008847A KR890008847A (ko) 1989-07-12
KR910007439B1 true KR910007439B1 (ko) 1991-09-26

Family

ID=17823969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015481A KR910007439B1 (ko) 1987-11-24 1988-11-24 불휘발성 메모리

Country Status (7)

Country Link
US (1) US5016218A (ko)
EP (1) EP0317984B1 (ko)
JP (1) JPH081759B2 (ko)
KR (1) KR910007439B1 (ko)
DE (1) DE3883929T2 (ko)
ES (1) ES2050142T3 (ko)
MY (1) MY103797A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247402B2 (ja) * 1991-07-25 2002-01-15 株式会社東芝 半導体装置及び不揮発性半導体記憶装置
GB9417264D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Memory device
FR2799045B1 (fr) 1999-09-29 2002-02-08 St Microelectronics Sa Memoire en circuit integre a acces serie
JP5260180B2 (ja) * 2008-08-20 2013-08-14 ルネサスエレクトロニクス株式会社 半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775030A (en) * 1980-10-29 1982-05-11 Nippon Shirikonikusu Kk High-dielectric strength semiconductor switch circuit
JPS58114396A (ja) * 1981-12-26 1983-07-07 Toshiba Corp 不揮発性メモリ−
JPS5952497A (ja) * 1982-09-17 1984-03-27 Nec Corp デコ−ダ回路
JPS6079598A (ja) * 1983-10-07 1985-05-07 Hitachi Ltd 半導体記憶装置
JPS59185092A (ja) * 1984-02-29 1984-10-20 Toshiba Corp 電圧切換回路
JPH0746515B2 (ja) * 1984-12-28 1995-05-17 日本電気株式会社 デコ−ダ回路
JPS61172496A (ja) * 1985-01-28 1986-08-04 Toshiba Corp フイ−ルドメモリ装置
JP2504743B2 (ja) * 1985-03-18 1996-06-05 日本電気株式会社 半導体記憶装置
JP2519885B2 (ja) * 1985-04-09 1996-07-31 セイコーエプソン株式会社 Ｃ・ｍｏｓ型電流増幅回路
EP0199305B1 (en) * 1985-04-18 1992-03-18 Nec Corporation Programmable read only memory operable with reduced programming power consumption
KR940011426B1 (ko) * 1985-07-26 1994-12-15 가부시기가이샤 히다찌세이사꾸쇼 반도체 기억 장치
JPS6231094A (ja) * 1985-08-01 1987-02-10 Toshiba Corp 不揮発性半導体記憶装置
JPS6252797A (ja) * 1985-08-30 1987-03-07 Mitsubishi Electric Corp 半導体記憶装置
US4668287A (en) * 1985-09-26 1987-05-26 Westinghouse Electric Corp. Process for producing high purity zirconium and hafnium
JPS62116095A (ja) * 1985-11-15 1987-05-27 Matsushita Electric Ind Co Ltd 色信号記録再生方法

Also Published As

Publication number Publication date
KR890008847A (ko) 1989-07-12
EP0317984A3 (en) 1991-01-09
JPH081759B2 (ja) 1996-01-10
ES2050142T3 (es) 1994-05-16
JPH01137499A (ja) 1989-05-30
EP0317984B1 (en) 1993-09-08
DE3883929D1 (de) 1993-10-14
EP0317984A2 (en) 1989-05-31
MY103797A (en) 1993-09-30
US5016218A (en) 1991-05-14
DE3883929T2 (de) 1994-01-05

Similar Documents

Publication Publication Date Title
US5337281A (en) Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device
US4794564A (en) Nonvolatile semiconductor memory including means for detecting completion of writing operation
EP0954102A1 (en) Exclusive or/nor circuits
US4893275A (en) High voltage switching circuit in a nonvolatile memory
US5132933A (en) Bias circuitry for nonvolatile memory array
US4635229A (en) Semiconductor memory device including non-volatile transistor for storing data in a bistable circuit
US4870618A (en) Semiconductor memory equipped with test circuit for testing data holding characteristic during data programming period
US5051956A (en) Memory cell having means for maintaining the gate and substrate at the same potential
KR950008674B1 (ko) 불휘발성 반도체 기억장치 및 그의 데이타소거방법
KR100277600B1 (ko) 비휘발성 반도체 기억 장치
KR20010021859A (ko) 비휘발성 듀얼 트랜지스터 메모리 셀을 가진 반도체메모리
JPH0679440B2 (ja) 不揮発性半導体記憶装置
US5265061A (en) Apparatus for preventing glitch for semiconductor non-volatile memory device
KR920009058B1 (ko) 반도체기억장치
EP0317939B1 (en) Input circuit incorporated in a semiconductor device
US5554868A (en) Non-volatile semiconductor memory device
KR910007439B1 (ko) 불휘발성 메모리
US5058062A (en) Nonvolatile semiconductor memory circuit including a reliable sense amplifier
JP3099563B2 (ja) 半導体記憶装置
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
US5719490A (en) Dual sourced voltage supply circuit
EP0231903A2 (en) Semiconductor memory device
EP0158028A2 (en) Random access memory device
JP2925138B2 (ja) 不揮発性半導体メモリ
US3898630A (en) High voltage integrated driver circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 18

EXPY Expiration of term