SU1596388A1 - Адресный формирователь - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к схемам адресации цифровых накопителей информации, и может быть применено в запоминающих устройствах с резервированием. Цель изобретени  - снижение энергопотреблени  адресного формировател . Формирователь содержит элементы И-НЕ 1 и 2, элемент ИЛИ 3 с управл емым выходом и элементы НЕ 4. В режиме программировани  дополнительного дешифратора (на управл ющем входе элемента ИЛИ уровень лог."О") на соответствующий адресный вход подаетс  повышенный уровень напр жени . Питание элемента ИЛИ также осуществл етс  повышенным напр жением. Логические сигналы на других адресных входах формировател  воспринимаютс  элементом ИЛИ как сигналы лог "О". На выходе соответствующего элемента И-НЕ формируетс  уровень лог."О", тогда как на всех остальных выходах - сигналы уровн  лог."1". Это позвол ет обеспечить разность напр жений, необходимую дл  пережигани  плавкой перемычки дополнительного адресного дешифратора ЗУ. 3 ил.

Description

ИЛИ 3 с управл емым выходом и элементы НЕ А. В режиме программировани  дополнительного дешифратора (на упрап ющем входе элемента ИЛИ уровень лог. О) на соответствующий адресный вход подаетс  повышенный уровень напр жени . Питание элемента ИЛИ также осуществл етс  повышенным напр жением. Логические сигналы на других адресных входах формировател 

воспринимаютс  элементом ИЛИ как сигналы лог. О. На выходе соответствующего элемента И НЕ формируетс  уровень лог. О, тогда как на всех остальных выходах - синалы уровн  лог. 1. Это позвол ет обеспечить разность напр жений, необходимую дл  пережигани  плавкой перемычки дополнительного адресного дешифратора ЗУ, 3 ил.

Изобретение относитс  к вычислительой технике, а именно к схемам адресации ифровых накопителей информации, и моет быть применено в запоминающих устойствах с резервированием.

Цель изобретени  - снижение энергоотреблени  формировател .

На фиг. 1 приведена структурна  схема дресного формировател : на фиг. 2 - варинт электрической схемы элемента ИЛИ; на иг, 3 - схема адресного формировател  с одной из  чеек дешифратора.

Адресный формирователь содержит элементы И-НЕ 1 и 2, элемент ИЛИ 3 с управл емым выходом, элементы НЕ 4.

Элемент ИЛИ 3 имеет управл ющий вход 5 и стабилитрон б и многоэмиттерный р-п-р транзистор 7.

Предлагаемое устройство предназначено дл  формировани  адресных сигналов на входы основного дешифратора 8 и резервного дешифратора микросхемы пам ти. Резервный дешифратор состоит из  чеек 9, содержащих плавкие перемычки 10, с помощью которых осуществл етс  программирование резервного дешифратора, элемент И 11, диоды 12.

Кроме основной функции - формировани  адресных сигналов на входы дешифраторов - адресный формирователь формирует напр жение программировани  резервного дешифратора, необходимое Дл  пережигани  перемычек 10.

Формирователь работает следующим образом-.

В режиме программировани  резервного дешифратора на вход 5,  вл ющийс  входом разрешени  программировани  формировател , подаетс  уровень напр жени  лог. О, а на аноды диодов 12 программируемой  чейки 9 резервного дешифратора подаетс  повышенный уровень напр жени , необходимый дл  пережигани  перемычек 10. На шину питани  элемента ИЛИ 3 также подаетс  повышенный уровень напр жени , допускающий открывание стабилитрона. При напр жении

питани  элемента ИЛИ 3, используемого в рабочем режиме, стабилитрон 6 закрыт.

В каждый момент времени может пережигатьс  только одна перемычка 10, так как

пережигание производитс  большим током. Если пережигать сразу несколько перемычек , то может перегореть шина питани  микросхем . Пережигание перемычек 10 каждой  чейки 9 производитс  последовательно.

Дл  определенности рассмотрим работу устройства при пережигании перемычек 10, соответствующей разр ду А. В этом случае на адресный вход Ai подаетс  логический сигнал, соответствующий значению i-ro разр да , записываемого в  чейку 9 адреса. Причем уровень лог. 1 этого сигнала  вл етс  повышенным по сравнению с уровн ми 1, используемыми в рабочем режиме. На все остальные входы, кроме i-ro, подаютс  сигналы , инверсные сигналу на входе А|. Уровень лог. 1 на этих входах  вл етс  обычным, используемым в рабочем режиме, который воспринимаетс  элементом ИЛИ 3 как уровень лог. О из-за наличи  стабилитрона 6.

Таким образом, при записи в 1-й разр д 1 на соответствующем входе элемента ИЛИ 3 будет 1, а на остальных входах О.

При записи О на 1-м входе элемента ИЛИ 3 будет О, а на остальных входах уровень лог. 1 рабочего режима, воспринимаемый элементом ИЛИ 3 как О. На инверсном выходе элемента ИЛИ 3 будет сигнал Ai,a на

пр мом - А|. В результате на вторые входы элементов И-НЕ 1 и 2, относ щихс  к 1-му разр ду, поступает така  же информаци , котора  была на их первых входах, т.е. в этом разр де адресный формирователь на

своих входах пропускает информацию, поступившую на соответствующий адресный вход. На вторые входы элементов И-НЕ 1 и 2 разр дов, кроме i-ro, с выходов элемента ИЛИ 3 поступают сигналы, инверсные сигналам на их первцх входах, поэтому на выходах всех эти) элементов И-НЕ 1 и 2 устанавливаетс  высокий уровень лог. 1.

Так как на аноды диодов 12 подан также высокий уровень, то перемычки 10, соответствующие разр дам, кроме i-ro, на данном этапе программировани  не пережжены. В 1-м разр де на одном из выходов формировател  установлен О, а на другом 1 в соответствии с сигналом на входе Ai. Перемычка 10, на которую подан О с выхода i-ro разр да формировател , перегорает, а перемычка 10, на которую подана 1, остаетс  целой, что и определ ет значение i-ro разр да адреса, записываемого в  чейку 9 резервного дешифратора.

В адресном формирователе повышенное напр жение питани  используетс  только в одном элементе ИЛИ 3, а остальные элементы питаютс  обычным напр жением , используемым в рабочем режиме.

В рабочем режиме на вход разрешени  записи адресного формировател  подаетс  сигнал 1, закрывающий стабилитрон 6. В результате оба выхода элемента ИЛИ 3 переход т в состо ние с высоким выходным сопротивлением или лог. 1. На выходы адресного формировател  по всем разр дам проходит информаци  с его входов.

Claims (1)

1. Формула изобретени 

   Адресный формирователь, содержащий элементы И-НЕ первой группы, первые входы которых  вл ютс  адресными входами формировател , элементы И-НЕ второй группы, выходы которых  вл ютс  выходами формировател , элементы НЕ, входы которых подключены к первым входам

   соответствующих элементов И-НЕ первой группы, выходы элементов НЕ подключены к первым входам соответствующих элементов И-НЕ второй группы, отличающийс   тем, что, с целью снижени  энергопотреблени  адресного формировател , он содержит элемент ИЛИ с управл емым выходом, информационные входы которого подключены к первым входам элементов ИНЕ первой группы, вход управлени  элемента ИЛИ с управл емым выходом  вл етс  входом разрешени  программировани  формировател , пр мой и инверсный выходы элемента ИЛИ с управл емым выходом подключены соответственно к вторым входам элементов И-НЕ второй группы и к вторым входам элементов И-НЕ первой группы.