SU1594605A1 - Дешифратор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к дешифраторам дл  запоминающих устройств с резервированием. Цель изобретени  - снижение потребл емой мощности дешифратора. Все инверторы в схеме работают от источника питани , используемого в рабочем режиме, а повышенным напр жением питаетс  только один элемент - элемент ИЛИ. 1 ил.

Description

Изобретение относитс  к вычислительной технике, а именно к дешифраторам дл  запоминалощих устройств с р ез ервированием.

Цель изобретени  - снижение потребл емой мощности дешифратора.

На чертеже приведена структурна  схема дешифратора.

Дешифратор содержит первые 1 и вторые 2 инверторы, элемент ИЛИ 3 и логические  чейки 4. Кажда  логическа   чейка 4 состоит из элемента И 5, элементов 6 пам ти на плавких перемычках, двух разв зывающих элементов 7 и 8, двух формирователей 9 и 10 записи и имеет вход 11 разрешени  записи  чейки. Формирователи 9 и 10 содержат стабилитрон 12.

Предложенный дешифратор  вл етс  резервным дешифратором микросхемы пам ти и предназначен дл  выборки из резервного накопител  строк или столбцов. Дл  установлени  соответстви  между адресом неисправной строки основного накопител  и выбираемой резервной строкой в соответствующую логическую  чейку 4 дешифратора необходимо записать адре- неисправной строки основного накопител  путем пережигани  плавких перемычек элементов 6. Перемычки элементов 6 пережигаютс  большим током, поэтом в каждый момент времени может пережигат-ьс  только одна из них. Пережигание перемычек элементов 6 каж,дой  чейки 4 производитс  последовательно, например, начина  с разр да А, и конча  разр дом А. Дл  определенности рассмотрим работу устройства при пережигании перемычек 6, соответствующей разр ду А.. В Э.ТОМ случае на Информационный вход .А. подаетс  логический сигнал,соответствующий значению i-ro разр да записываемого в  чейку 4 адреса. На все остальные входы, кроме i-ro,подаютс  сигналы, инверсные сигналу на входе А.. Уровень напр жени  лог.

1, подаваемый на вход А., должен быть повьш1енным, а на все остальные

с S

сд

4 05 О СЛ

входы - обычным. Порог переключе1Ч и  элемента ИЛИ 3  вл етс  повышенным, поэтому он воспринимакт 1 обычного уровн  напрюкени  как О. В результате на пр мом выходе элемента ИЛИ 3 присутствует сигнап А,, а на инверсном AJ, Эти сигн ал1 1 через соответствующие Лормироватепи 9 и 10 записи и разв зывающие элементы 7 и 8 поступают на первые входа соответствующих плавких перемычек элвментов 6, При этом на обоих выводах перемычек элементов 6 всех разр дов, кроме i-ro, оказываетс  одинаковый потенциал, поэтому в данньй момент времени они не пережжены,

На двух перемычках элементов 6 i--ro разр да подано напр жение. Однако та из пере1Ф1чек элемента б i-ro разр да, на которую - с инвертора 1 или 2 пода н высокий потенциал, не перегорит , так как закрываетс  св занный с ней диод соответствующего разв зывающего элемента 7 или 8, Втора  из перемычек эпемента 6 i-ro разр да перегоритS что свидвтЕ льствует о значении разр да, записываемого в данную  чейку 4 адреса.

После программироЕ ани  на входы 11 всех  чеек 4 подаетс  низкий уровень напр жени , отключающий формирователи 9 и 10 записи, которые в рабочем режиме на функционирование дешифратора не вли ют В результате программировани  входы элемента И 5 с помощью непережженных перемычек элементов 6 оказываютс  подключенны- м-и к выходам инверторо з и 2 в соответствии с тем a;qpenoM, по которому данна   чейка дешифратора срабатывает . При по влении на информационных входэ:; адреса, записанного в данной  чейке 4, на всех входах элемента И 5 оказываютс  1. Сигнал 1 на выходе данного разр да дешифратора  вл етс  сигналом ззыборки данной строки накопител .

При этом логический порог инверторов 1 и 2 может быть се)ычным (не повышенным ), следовательно, и питание их может осун ествл тьс  напр жением рабочего режима,

Технико эконо1 жческое преимущество предложенного технического решени  состоит в снижении мощности,потребл емой дешифратором. Это достигае тЗ  за счет того, что все инверторы в схеме работают от источника питани , испольг; шого в рабочем режиме, а по- вьшенным напр жением питаетс  только один элемент - элемент ИЛИ,

Claims (1)

1. Формула изобр

   е т е н и  

   0

   5

   5

   5

   0

   5

   0

   5

   Дешифратор5содержащий первую и вторую группы инверторов,логические  чейки пам ти} причем входы инверторов первой группы  вл ютс  инфор- мaциoнны й входами дешифратора, а выходы подключены соответственно к входам инверторов второй группы и  вл ютс  соответственно информационными входами логических  чеек,кажда  из которых состоит из элемента И, элементоБ пам ти на плавких перемыч- кахэ первого разв зываощего элемента , первого формировател  записи, выход которого подключен к входу первого разв зывающего элемента,выходы которого подключены соответствен- .но к входам первой группы элемента И, выход которого  кл етс  одним из информационных выходов дешифратора, а входы элемента И подключены соответственно к первым выводам плавких перемычек элементов пам ти, вторые выводы которых подключены соответственно к инверсным выходам инверторов первой и второй групп, отличающийс  TEMj что, с целью снижени  потребл емой мощности дешифратора , в него внеден элемент ИЛИ, а в каждую логическую  чейку второй разв зывающий элемент и второй формирователь записи,выход которого подключен к входу второго раз- в зывшощего элемента, выходы которого подключены соответственно к входам второй группы элемента И входы выборки первого и второго формирователей записи объединены и  вл ютс  входом разрешени  записи логической  чейки и входом стробировани  дешиф- ратора, информационные входы первого и второго формирователей записи всех логических  чеек подключены соответственно к пр мому и инверсному выходам элемента ИЛИ,, входы которого подключены соответственно к информационным входам дешифратора.