SU1018152A1 - Резервированное запоминающее устройство - Google Patents

Abstract

РЕЗЕРВИРОВАННОЕ ЗАПСШ НАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, входы которого подключены к выходам дешифратора, выход накопител  подключен к входу блока контрол  и  вл етс  информационнш1 выходом устройства, сумматор, выходы которого подключены к информационным входам первого per гистра, адресный регистр, входы которого  вл ютс  адресными входами устройства , второй регистр, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит группы элементов И, элементы ИЛИ, генератор и элемент И, выход которого подключен ю первому управл -. кшему входу первого регистра и  вл етс  управл ющим выходом устройства, выход генератора подключен к вторым управл ющим входам первого регистра, одни выходы которого подключены к первым входам элементов И первой группы и к одним входам эл и1ейта И, одни выходы адресного регистра подключены к одним эходам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ« другие выходы первого регистра подключены к первым входам элементов И второй группы, вто рые входы которых подключены к другим выходам адресного регистра, выхо-fj Яы элементов И второй rpynntS прдклю- 1 чены к вторым входам эл0 ентов ИЛИ, |С// выходы которых подключены к входам дешифратора, выход блока контрол  подключен к другому вхсщу элемента И, другие входы сумматора подключены к S выхоДсил второго регистра., входы которого  вл ютс  Управл ющими входами устройства.

Description

1СЛ

Is: Изобретение относитс  к запоминаю щим устройствам (ЗУ). Известно резервированное запоминающее устройство, содержащее основ .ные и резервные блоки пам ти, числовые регистры, информационные входы которых соединены с соответствующими выходами основных блоков пам ти, бло ки управлени  и контрол , регистры Ьтказов и контрол , сумматоры по модулю два, элементы И, НЕ и ИЛИ, причем одноименные выходы основных и резервного блоков пам ти соединены с входами сумматоров по модулю два, вы ходы которых соединены с первыми вхо дами первых элементов И, выходы кото рык соединены с входами регистра кон 1рол  и через элемент ИЛИ с входом блока контрол , выходы блока контрол  соединены с первыми входами блока управлени , вторые входы которого соединены с выходами регистра контро л , выходы блока управлени  соединены с входами регистров отказов, одно именные выходы которых соединены с вторым, третьим и четвертым входами соответствующих первых элементов И, выход..первогсэ и второго регистров от казов через элементы НЕ соединены с первыми входами вторых элементов И, вторые входы которых соединены с выходами соответствуквдих сумматоров по модулю два, выходы вторых элементов И подключены к управл ющим входам числовых регистров 1, Недостатками устройства . вл ютс  его значительна  аппаратурна  избыто ность и низка  эффективность использовани  емкости ЗУ в случае наличи  в нем свободных  чеек (адресов пам ти ) , что-.снижает надежность запоминающего устройства. Наиболее близким к предлагаемому  вл етс  резервированное запоминающее устройство, содержащее регистр числа, регистр адреса, выходы которого подключены к входам рабочих и резервного блоков пам ти, коммутаторы , блок контрол , дополнительный регистр и сумматор, входы которого подключены соответственно к выходам резервного блока пам ти и первого коммутатора, а выход соединён с входом дополнительного регистра, выходы рабочих блоков пам ти и один из выхо дов регистра адреса подключены соответственно к входам первого коммутатора и второго коммутатора, выход ко торого соединен с входом регистра числа, входы третьего коммутатора подключены соответственноК выходам регистра числа дополнительного регис ра и блока контрол , вход которого соединен с выходом регистра числа 2 Недостатком.этого устройства  вл  етс  низка  эффективность использова ни  емкости ЗУ в случае наличи  в вем свободных  чеек (адресов) пам ти что снижает надежность запоминающего устройства. Цель изобретени  - повышение надежности устройства. Поставленна  цель достигаетс  тем, что в резервированное запоминающее устройство, содержащее накопитель, входы которого подключены, н выходам дешифратора, выход накопител  подключен к входу блока контрол  и  вл етс  информационным выходом устройства-, сумматор, выходы которого подключены к информационным входам первого регистра , адресный регистр,входы которого  вл ютс  адресньми входами устройства ,второй регистр,введены группы. . элементов .И,элементн ИЛИ,генератор и элемент.И,выход которого подключен к первому управл ющему входу первого регистра и  вл етс  управл ющим выходом. устройства,выход генератора подключен к вторым управл ющим входам первого регистра, одни вцходы которого подключены к первым входам элементов И первой группы и к одним входам элемента И, одни выходы адресного регистра подключены к одним входам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ, другие вьЁходы первого регистра подключены к первым входам элементов И второй группы, вторые входы которых подключены к другим выходам адресного регистра, выходы элементов И второй группы подключены к вторым входам элементов ИЛИ, выходы которых подключены к входам дешифратора, выход блока контрол  подключен к другому входу элемента И, другие входы .сумматора подключены к выходам второго регистра, входы которого  вл ютс  управл ющими входами устройства. На чертеже изображена функциональна  схема предлагаемого устройства. Устройство содержит генератор 1, регистр 2, регистр 3, адресный регистр 4, триггер 5, группу элементов И б, группу элементов И 7, элементы ИЛИ 8, дешифратору на.копитель 10, блок 11 контрол , элемент И 12, с,умматор 13, элемент 14 индикации, адресные входы 15, управл ющие входы 16 и информационный выход 17. В основу работы устройства положен способ преобразовани  кода адреса , поступающего от устройства - потребител  ЗУ, в специальный корректируквдий код, с помощью которого производитс  переадресаци  обращени  к другой  чейке дл  исключени  выборки отказавшей  чейки накопител . Применение метода переад{зесации не вли ет на совместную работу ЗУ (например, оперативного запоминающего устройства или буферного запоминающего устройства ) с устройством потребител , так как переадресаци  производитс  непосредственно в ЗУ и-, потребителю в общем безразлично, к какой  чейке накопител  проМэводитс  обращение по указанному им адресу.

Устройство работает следугацим образом .

После подачи питающих напр жений генератор 1 вырабатывает одиночный импульс, который устанавливает первый регистр 2 и триггер 5 в нулевое состо ние. Во второй регистр 3 любым известным способом записываетс  код исправной свободной  чейки (адреса) .

Выборка адреса в режимах записи или считывани  производитс  следующим образом,

Адрес  чейки, к которой необходимо обратитьс , записываетс  в адресный регистр 4. Код адреса с регистра .4 через открытые элементы И б и элементы ИЛИ 8 поступает на вход дешифратора 9, при этом возбуждаетс  одна из выходных пшн дешифратора, соответствующа   чейке накопител  10, в которую необходимо записать или из которой необходимо считать информацию .

При работе устройства при отсутствии отказаввшх  чеек накопител  10 код адреса, поступающий .на адресные шины устройства, неподвергаетс  преобразованию перед подачей его на вхо дешифратора 9,

В случае по влени  с аибки в считанной инфоц лагщи на выходе блока 11 контрол  фО1 ируете  импульс, к6трры через элемент И 12 поступает на вход регистра 2, разреша  запись текущего кода с выхода су лматора 13 в регистр 2. Сумматор 13 служит дл  сложени  текущего кода адреса исправной свободной  чейки (адреса), записанного в регистр 3. После занесени  в регистр 2 кеда с выхода сугллатора 13 эакриваетс  элетлент И 12, блокиру  его от дальнейшего приема информации с выхода сумматора 13. Таким образом в регистре 2 фиксируетс  результат сложени .кодов отказавшей рабочей и исправной свободной (резервной)  чеек накопител  10.

После обнаружени  неисправной  че ки устройство работает следующим образом .

В регистр 4 записываетс  код адреса , который перед подачей его на вхо

дешифратора 9 подвергаетс  автоматическому преобразованию в корректирующий код. Преобразователь входного кода адреса в корректирующий осуществл етс  следующим образом. Под воздействием сигналов высокого уровн  с нулевых и единичных выходов регистра 2 открываютс  соответствующие элементы И 6 и 7, в результате чего входы дешифратора 9 поразр дно коммутируютс  с нулевыми и единичными выходами регистра 4. Таким образом/ на вход .де-:шифратора 9 вместо входного кода адреса поступает корректирующий код, под действием которого возбуждаетс  одна из выходных шин дешифратора, соответствующа   чейке накопител  10, в которую записываетс  или из которой считываетс  информаци . При этом при обращении к отказавшей  чейке накопител  происходит ВЕлборка свободной (резервной)  чейки, код которой ,записан в регистре 3, При обращении к любой исправной  чейкё пр6ийхсдит выборка соответствующей ей другой ис правной  чейки

Корректирук1ций ксзд образуетс  путем сложени  по модулю два текущего кода адреса с фиксированным кодом, записанньол в регистре 2.

Сложение по модулю два текущего ксща адреса и фиксированного в регистре 2 кода производитс  элементаМи И 6 и 7 и элементами ИЛИ 8, S Триггер 5 и элемент индикации служат дл  визуального контрол  ре-жима работы устройства. До включени  резервной  чейки вйесто отказавшей триггер 5 переключаетс  в единичное состо ние, о чем свидетельствует воз буждениё элемента 14. индикации.

Изобретение имеет более высокую эффективность использовани  емкости ЗУ в случае наличи  в нем свободных  чеек (адресов) пам ти, которые используютс  в качестве резервных дл  замещени  отказавших рабочих  чеек (адресов), что позвол ет повыоить надежность запоминающего устройства. В устройстве обеспечиваетс  замещение любой откаэавшей  чейки накопител  резервной. Поиск неисправной  чейки и включение вместо ее резервной производитс  автоматически, что значительно снижает врем  ремонтно-восстановительных работ при эксплуатаци устройства.

W

Т Т 7- Т

ж

LO 1

л

fk

У

5

-1

17

MFln Ь U4i

/г

г F

1 Т f

Р

в

6

/  /.2 /Да

. J

/т .Г ее

666

/5./ ffi 1S.n

Claims (1)

1. РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель, входы которого подключены к выходам дешифратора, выход накопителя подключен к входу блока контроля и является _; рые входы которых подключены к друинформационным выходом устройства, сумматор, выходы которого подключены к информационным входам первого per гистра, адресный регистр, входы которого являются адресными входами устройства, второй регистр, отличающееся тем, что, с целью повышения надежности устройства, оно содержит группы элементов Й, элементы ИЛИ, генератор и элемент И, выход