SU1203600A1 - Запоминающее устройство с самоконтролем - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике, в частности к запоминающим устройствам.

Цель изобретени  - повышение быстродействи  устройства.

На чертеже приведена структурна  с.хема запоминающего устройства с самоконтролем.

Устройство содержит регистр 1 адреса, накопитель 2, блок 3 коррекции, регистр 4 числа, блок 5 управлени , блок 6 анализа ощибок, имеющий формирователь 7 сигналов временной диаграммы, счетчик 8 реверсивного типа, первый 9 и второй 10 элементы И, первый 11 и второй 12 эле.менты ИЛИ и элемент И-НЕ 13. Блок 5 управлени  содержит формирователь 14 синхросигналов, коммутатор 15, триггер 16, счетчик 17, элемент И 18, формирователь 19 управл ющих сигналов, первый управл ющий вход 20 выборки и второй управл юп ий вход 21 режима записи. Блок 6 анализа ошибок имеет выход 22 и вход 23. Кроме того, устройство содержит ассоциативный накопитель 24, первый 25 и второй 26 элементы И, элемент НЕ 27 и третий управл ющий вход 28 устройства .

Запоминающее устройство работает следующим образом.

В режиме заполнени  ассоциативного накопител  (контрол ) на управл ющий вход 28 устройства подаетс  низкий уровень сигнала , т.е. логический «О. В запомипаюп1ем устройстве производитс  проверка работоспособности  чеек пам ти.

Блок 6 анализа ошибок не функционирует , так как нулевой управл ющий сигнал подан на входы элементов И 9 и 10.

Сигнал с выхода элемента НЕ 27, равный логической «1, поступает на один из входов элемента И 26.

На адресные входы устройства поступает код адреса  чейки пам ти накопител  2, на информационные входы устройства - код записываемого числа (дл  контрол   чейки), а на вход 21 - сигнал, соответствующий режиму записи. По сигналу выборки, посту;1ающему на вход 20 устройства, блок 5 формирует последовательность управл ющих сигналов в соответствии с временной диаграммой записи. Код адреса поступает на вход ассоциативного накопител  24 и записываетс  в регистр 1 адреса, с выхода которого передаетс  на адресные входы накопител  2. Код числа записываетс  в регистр 4 и с его выхода поступает на вход блока 3 коррекции, который ocyпJ,ecтвл eт кодирование информации в соответствии с выбранным избыточным кодом. Избьгюмгый код числа с выхода блока 3 поступает па информационные входы накопител  2 и за писываетс  в выбранную  чейку.

Формирование управл ющих сигналов блоком 5 в соответствии с временной диаграммой режима работы устройства производитс  следующим образом..

0

5 татора

0

С выходов формировател  14 синхросигналов сигналы различной частоты поступают на информационные входы коммутатора 15, на управл ющий вход которого подаетс  код управлени  с выходов 22 блока 6 анализа ошибок. В начальном состо нии на вход управлени  коммутатора 15 поступают синхросигналы .максимальной частоты с первого выхода формировател  14. Сигналом выборки, поступающим с входа 20 устройства на вход установки «1 триггера 6, производитс  запись в него единичной информации. Разрешаюп ий потенциал с единичного выхода триггера 16 подаетс  на второй вход элемента И 18, разреша  прохождение синхросигналов с выхода комму- 5 на вход счетчика 17, который производит деление частоты поступающих на его вход синхросигналов. С выходов счетчика 17 сигналы подаютс  на первые входы формировател  19, на второй вход которого поступает сигнал с входа 21 устройства. На выходах формировател  19 формируютс  управл ющие сигналы в соответствии с временной диагра.ммой цикла работы. По окончании цикла работы с второго выхода формировател  19 на вход установки «О

5 тригг ера 16 поступает сигнал «Конец цикла и устанавливает его в начальное состо ние. При это.м на второй вход элемента И 8 подаетс  потенциал с единичного выхода триггера 16, запрещающий прохождение синхросигналов на вход счетчика 17. На это.м

0 цикл работы устройства заканчиваетс . Блок 5 управлени  позвол ет мен ть вре- .менную диаграмму цикла работы устройства . При изменении управл ющего кода, поступающего с выходов 22 блока 6 анализа ошибок на управ.шющий вход ко.ммутатора

15, например, на единицу, на вход счетчика 17 поступают синхросигналы более низкой частоты с второго выхода формировател  14, что приводит к увеличению времени цикла работы устройства. В режиме заполнени  ассоциативного накопител  (контрол ) в счетчике 8 код не мен етс . Следовательно , частота управл ющих сигналов также не мен етс  и должна быть выбрана такой, чтобы устройство работало устойчиво, т. е. не возникали ошибки из-за сбоев.

При считывании в режиме заполнени  ассоциативного накопител  код адреса записываетс  U регистр 1 адреса и поступает  а вход ассоциативного накопител  24. С выхода регистра 1 адреса код адреса поступает на адресные входы накопител  2, из выбранной  чейки пам ти которого произ- чо. итс  читывание информации. Считанный избыточный код чиста поступает на вход блока 3, где производитс  его декодирование . При обнаружении ошибки в считанj ной информации сигнал с соответствующего выхода блока 3 поступает на входы элементов И 25 и 26. Если адрес, по которому происходит считывание ошибочной информа5

0

ции, отсутствует в ассоциативном накопителе 24, то с его выхода поступает разрешающий сигнал на элементы И 25 и 26, причем единичный сигнал с выхода элемента И 26 разрешает запоминание данного адреса в ассоциативном накопителе 24. Таким образом, 3 режиме заполнени  ассоциативного накопител  вы вл ютс  адреса отказавших  чеек, которые запоминаютс  в ассоциативном накопителе 24.

В рабочем режиме на управл ющий вход 28 устройства подаетс  высокий уровень.

В режиме считывани  устройство работает следующим образом.

Код адреса считываемого числа поступает на вход регистра 1 адреса и на вход ассоциативного накопител  24. С выхода регистра 1 адреса код адреса поступает на адресные входы накопител  2, из выбранной  чейки пам ти которого производитс  считывание информации. Считанный избыточный код числа поступает на вход блока 3, где производитс  декодирование. Далее с выхода блока 3 код числа поступает на вход регистра 4, записываетс  в него и выдаетс  на информационные выходы устройства.

Факт обнаружени  ощибки в считанной информации устанавливаетс  блоком 3. При этом сигнал поступает на один из входов элемента И 25. На другой вход элемента И 25 поступает сигнал с выхода ассоциативного накопител  24, высокий уровень ко- торого означает, что в ассоциативном накопителе нет адреса  чейки, по которому происходит считывание, т. е. происходит сбой. Таким образом, факт обнаружени  сбо  информации означает наличие высокого уровн  сигнала на выходе элемента И 25. Данный сигнал поступает на вход 23 и разрешает работу блока 6 анализа обшибок, который функционирует следующим образом.

В исходном состо нии нулевой код управлени  с выхода счетчика 8 поступает на вход элемента И-НЕ 13, разрешающий потенциал с выхода которого поступает на третий вход элемента И 9. На вторые входы элементов И 9 и 10 поступает высокий уровень сигнала с входа 28. При обнаружении сбо  сигнал с входа 23 блока 6 анализа ошибок через первый вход элемента И 9 поступает на вход «Сложение счетчика 8 и увеличивает его содержимое на единицу, что приводит к увеличению времени цикла работы устройства. Сигнал с входа 23 блока 6 анализа ошибок через элемент ИЛИ 11 поступает также на установочный вход формировател  7, который предназначен дл 

Составитель О. Исаев

Редактор О. ГоловачТехред И. ВересКорректор Е. Рошко

Заказ 8425/56Тираж 583Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж--35, Раушска  наб., д. 4/5

Филиал ППП «Патент, г. Ужгород, ул. Проектна , 4

0

5

0

5

0

5

0

5

0

задани  допустимого зре.мени наработки на ошибку. С момента поступлени  этого сигнала через заданное допусти.мое вре.м  с выхода формировател  7 на вход «Вычитание счетчика 8 поступает сигна.1, который на единицу уменьшает его содержимое, что приводит к уменьшению цикла работы устройства . Сигнал с выхода формировател  7 через элемент ИЛИ П поступает также на его установочный вход, задава  новый цикл отсчета времени.

В случае отсутстви  сбоев в каждом цикле отсчета времени происходит уменьи1ение на единицу содержимого счетчика 8.

В случае обнаружени  сбоев в каждом цикле отсчета времени фор.мирователем 7 происходит увеличение содержимого счетчика 8.

В случае последовательного поступлени  сигналов на вход «Сложение и на вход «Выч1-;тание счетчик находитс  в динамическом равновесии.

В случае отсутстви  сбоев на выходе счетчика 8 через некоторое вре.м  устанавливаетс  нулевое значение кода управлени . При поступлении на его вход «Вычитание еще одного сигпала с выхода формировател  7 значение кода управление) измен етс  на единичное, что приводит к максимальному увеличению времени цикла работы устройства . Во избежание этого при нулевом коде управлени  потенциал с выхода элемента ИЛИ 12 поступает на третий вход элемента И 10 и заире цает прохождение сиг- na. ia с выхода формировател  7 на вход счетчика В.

В случае обнаружени  в каждом цикле отсчета времени более одной ошибки на выходе счетчика 8 через некоторое врем  устанавливаетс  единичное значение кода управлени . При поступлении еще одного си1 на- ла обнаружени  сбо  па выходе счетчика 8 устанавливаетс  нулевое значение кода управлени , что приводит к максимальному уменьшению цикла работы устройства, а следовательно , к Г1о влению новых сбоев. Во избежание этого при едипичном коде управлени  потенциал с выхода эле.мепта И-НЕ 3 поступает на третий вход элемента И 9 и запрещает прохождение сигнала обнаружени  сбо  с входа 23 блока 6 на вход «Сложение счетч.ика 8.

Таким образом, в зависимости голько от частоты сбоев формируетс  управл ющий код с выхода 22 блока 6 анализа ошибок. Ошибки, вызванные отказами элементов, при этом не вли ют на частоту управл55ющих сигналов.

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее регистр адреса, входы которого являются адресными входами устройства, а выходы соединены с адресными входами накопителя, информационные входы и выходы которого подключены соответственно к выходам и входам первой группы блока коррекции, регистр числа, входы и выходы первой группы которого соединены соответственно с выходами и входами второй .группы блока коррекции, а входы и выходы второй группы являются информационными входами и выходами устройства, управляющие входы накопителя, ре- гистра адреса, регистра числа и блока коррекции подключены к соответствующим выходам блока управления, первый и второй входы которого являются первым и вторым управляющими входами устройства, а третий вход блока управления соединен с выходами блока анализа ошибок, отличающееся тем, что, с целью повышения быстродействия, в него введены ассоциативный накопитель, первый и второй элементы И и элемент НЕ, причем информационные входы ассоциативного накопителя подключены к адресным входам устройства, вход записи соединен с выходом второго элемента И, а выход подключен к второму входу Первого элемента И и к третьему входу второго элемента И, первый вход которого соединен с выходом элемента НЕ, а второй вход подключен к управляющему выходу блока коррекции и к первому входу первого элемента И, выход которого соединен с входом блока анализа ошибок, вход элемента НЕ и вход блока анализа ошибок являются третьим управляющим входом устройства.

   SU „.,1203600