SU972599A1 - Запоминающее устройство с блокировкой неисправных чеек - Google Patents

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано при создании блоков пам ти , позвол ющих примен ть матрицы запоминающих элементов (МЗЭ) и микросхемы пам ти, в  чейках которых имеютс  неисправные запоминающие элементы (ЗЭ).

Известно запоминающее устройство с блокировкой неисправных  чеек, которое содержит накопитель, выполненный на матрицах запоминакхдих элементов fl . .

Недостатком этого устройства  вл етс  низка  надежность.

Наиболее близким техническим решением к изобретению  вл етс  запоминающее устройство с блокировкой неисправных  чеек, содержащее основные одноразр дные блоки пам ти, логические схелы, блок и борки адресов , шины, управл ющие переключением , причем в случае выхода из стро  в одном из основных одноразр дных блоков пам ти одной или группы одноразр дных  чеек пам ти в момент обращени  подаютс  с некоторого внешнего управл ющего устройства соответствующие сигналы, по которым входвыход основного одноразр дного блока отключаетс  от соответствующих входа и выхода устройства и к ним подключаютс  вход-выход резервного одноразр дного блока пам ти С2.

Недостатком известного устройства  вл етс  низка  надежность, поскольку общее допустимое число неисправных одноразр дных  чеек пам ти (ЯП) в резервном и всех основных однораз10 р дных блоках пам ти мало и равно информационной емкости резервного одноразр дного блока пам ти, при этом отсутствуют средства управлени  подключением исправных ЯП ре15 зервного блока пам ти вместо неисправных ЯП.

Целью изобретени   вл етс  повышение надежности устройства.

Поставленна  цель достигаетс  тем,

20 что в запоминающее устройство с блокирЬвкой неисправных  чеек, содержащее первый резервный и основные одноразр дные накопители, входы записи , входы считывани  и одноименные

25 адресные входы которых соответственно объединены, введены триггеры,коммутатор , формирователь одиночных импульсов , вход которого подключен к шлходу первого элемента ИЛИ, элементы задержки, второй резервный од30 поразр дный накопитель, входы записи входы считывани  и адресные входы которого подключены соответственно к входам записи, к входам считывани  и к адресным входам одноразр дных накопителей, и блок программируемых посто нных накопителей, одни из ,входов которых соединены соответственно с адресными входами одноразр д ных накопителей и с выходом формировател  одиночных импульсов и нулевыми входами триггеров, а выходы подключены к единичным входам триггеров выходы первого и второго элементов задержки соединены соответственно с входами записи и с входами считы вани  одноразр дных накопителей, а входы - соответственно с первым и вторым входами первого элемента .ИЛИ и  вл ютс  входом записи и входом считывани  устройства, выходы тригге ров, и выходы и информационные входы одноразр дных накопителей подключены соответственно к входам и выходам первых групп коммутатора, входы и выходы вторых групп которого  вл юте  одними из информационных входов и информационными выходами устройства , индикаторными выходами которого  вл ютс  выходы третьей группы комму татора, другие входы программируемых посто нных накопителей  вл ютс .соот ветственно другими информационными и управл ющими входами устройства. На фиг,1 представлена схема устройства; на фиг. 2 - функциональна  схема варианта выполнени  коммутатора дл  примера хранени  в устройстве четырехразр дного двоичного слов на фиг.З - функциональна  схема блока программируемых посто нных накопителей . Устройство содержит (фиг,1) триг геры 1-6 с первого по шестой, блок программируемых посто нных накопителей , коммутатор 8, первый элемент ИЛИ 9, формирователь 10 одиночных импульсов, первый 11 и второй 12 резервные одноразр дные накопители, основные одноразр дные накопители 13-16, первый 17.1 и второй 17.2 элементы задержки, входы записи 18 и считывани  19 и адресные входы 20 устройства, перва  группа выходов 21-26 и входов 27-44 коммутатора, |1Нформационные выходы 45-48 устройства , информационные 49-53 и управл шщие 54.1, 54.2 и 54.3 входы устройства . Коммутатор содержит второй 55 и третий 56 элементы ИЛИ и 1 :аналы 57. 57,2, 57.3 и 57.4 коммутации, кажды из котоЕЯЛХ соответствует одному раз р ду слова и состоит из четвертого элемента ИЛИ 58, группы элементов И 59-66, группы элементов ИЛИ-НЕ 67 и 68 и rljynmi элементов НЕ 69 и 70. : Устройство содержит индикаторные выходы 71 и 72. Блок программируемых посто нных накопителей (фиг.З) содержит элемент И 73, дешифратор 74, ключи 7580 , согласующие элементы 81-86, например последовательно соединенные резисторы и диоды, посто нные накопители 87-89 и элементы ИЛИ 90-95. Накопители 11-16 и блок 7 (фиг.1) могут быть выполнены в виде отдельных конструктивных единиц, например печатных плат. Накопители 11-16 могут быть выполнены в общем случае на основе нескольких БИС, ЗУ, в которых могут быть неисправныег  чейки пам ти. Накопители 87-89 (фиг.З) выполнены на основе одной или нескольких ЭПЛМ либо ЭППЗУ. Устройство работает следующим образом . Записываемое в устройство слово составл етс  из одноразр дных  чеек пам ти . (ОЯП) накопителей 11-16 ( фиг.1) с помощью коммутатора 8 (фиг.1). В исходном состо нии устройства в посто нные накопители 87-89 (фиг.З) записаны нули. Если в накопител х 11-16 (фиг,1) имеютс  неисправные запоминающие элементы (ЗЭ) , то информаци  об этом записываетс  по соответствующим адресам в блок 7 (фиг.1) так,что при обращении к неисправным ОЯП накопителей 11-16 на соответствующих выходах блока 7 формируютс  сигналы, устанавливающие в единицу триггеры 1-6 (фиг.1), соответствующие неисправным  чейкам пам ти в накопител х 11-16 (фиг.1). Обращение к устройству осуществл етс  по коду адреса слова, подаваемому на входы 20 (фиг.1). В режиме обращени  запись определ етс  подачей единичного импульса по входу 18, а считывание - по входу 19 (фиг.1). Кроме того, по переднему фронту одного из этих импульсов с помощью элемента ИЛИ 9 и формировател  10 формируетс  одиночный импульс. Одиночный импульс с выхода формировател  (фиг.1) подаетс  на установочный вход блока 7 и устанавливает в нуль все триггеры 1-6 (фиг.1). По коду адреса, подаваемому со входов 20 (фиг.1) на входы накопителей 7 и одиночному импульсу с выхода формировател  10, при наличии единичного разрешающего сигнала на одном из входов 54 (фиг.1) осуществл етс  считывание из накопителей 7 информации об исправности накопителей 11-16, из которых составл етс  слово и к которым производитс  обращение .

По состо ни м выходов всех триггеров 1-6 коммутатор 8 (фиг.1) осуществл ет переключение и обращение

.производитс  не к неисправному из накопителей 13-16, а к соответствующей исправной  чейке пам ти накоп тел  11 или 12.

Устройство работоспособно, если

,во всех накопител х 11-16 (фиг.1) имеетс  не более двух неисправных

 чеек с одинаковыми адресами, откуда следует, что во врем  обращени  может быть установлено в не более двух из триггеров 1-6.

в таблице приведен пример организации обращени  к накопител м 11-13 (фиг.1) в зависимости от состо ний единицйых выходов триггеров 1-3 (фиг.1) через канал коммутации 57.1 (фиг.2) коммутатора 8 (фиг.1 и 2).

О О

1 1

о о 1 Если в процессе эксплуатации уст ройства выход т из стро  какие-либо из накопителей 11-16, то производ тс  дополнительный контроль и диагнос тика с целью определени  числа и мес тоположени  неисправных  чеек в нако пител х 11-16 (фиг.1). Затем производитс  обращение к словам устройства, содержащимс  в неисправных накопител х 11-16, н по сигналам с выходов 71 к 72 коммутато ра 8 (фиг.1 и 2) определ етс  количество справных резервных  чеек пам ти в накопител х 11 и 12. Исправным резервным  чейкам накопителей 11 и 12 на вг:лходах 71 и 72 (фиг.1 и 2) соответствуют ходы 00, Ol 10, Если же формируетс  ход :11 на выходах 71 и 72, то это оз начает, что в данном слове нет больш исправных резервных  чеек в накопител х 11 и 12 и при выходе из стро  других  чеек этого слова в накопител х 13-16 восстановление работоспособности устройства без ремонта невозможно . Блок 7 (фиг.1 и 3) работает в двух режимах: режиме считывани  записанной ранее информации и режиме записи, т.е. программировани  накопителей 87-89. Режим считывани  из блока 7. (фиг.1) записанной ранее информации осуществл етс  следующим образом: на адресные входы накопителей 87-89.

13 12 13 11 13 12 13

о 1

1 о ( фиг.З) подаетс  со входов 20 полный адрес либо часть адреса слова, к которому производитс  обращение, а на второй вход элемента И 73 1фиг,3) поступает одиночный импульс с выхода формировател  10 (фиг.1). Поскольку в режиме считывани  на первый вход элемента И 73 со входа 54.1 подаетс  единичный уровень, то на выходе элемента И 73 (фиг.З) формируетс  единичный импульс, по которому из накопителей 87-89 считываетс  информаци , подаваема  на входы элементов ИЛИ 90-95 (фиг.З), Если в соответствующих разр дах  чеек накопителей 87-89 записаны единицы, то на одном либо на двух выходах элементов ИЛИ 90-95 формируетс  единичный.импульс, который подаетс  на входы установки в единицу соответствующих триггеров 1-6 (фиг.1). По окончании считывани  информации из блока 7 (фиг.1) на выходе формировател  10 устанавливаетс  нулевой уровень напр жени , запрещающий считывание информации из накопителей 87-89 (фиг.З). С выходов 20 снимаетс  код адреса и устройство 1Х)Тово к следующему обращению. Режим записи информации (прогргилмировани ) ППН 88-90 осуществл етс  при нулевом уровне напр жени  на входе 54.1, при этом на выходе элемента И 73 (фиг.З) устанавливаетс  , нулевой уровень напр жени , который

разрешает прием информации в накопители 87-89. На входы 20 подаетс  полный код либо часть кода адреса слова, в котором имеетс  неисправна   чейка пам ти. На входы 53 подаетс  соответствующий код, по которому на выходе дешифратора 74 (фиг.З), соединенном, например, с вторым входом ключа 80 (фиг.З), формируетс  единичный уровень напр жени , отк аваю1ций ключ 80, и потенциал с входа 54,3 через ключ 80, согласующие элементы, например 86, подаетс  н.й соответствующие входы накопителей 87-89 и таким образом записываютс  в соответствующие разр ды накопителей 87-89,

Дл  обеспечени  работоспособности устройства необходимо, чтобы к моменту записи (считывани ) информации в накопители 11-16 переходные процессы в коммутаторе 8 (фиг.1 и 2) закончились, что достигаетс  выбором накопителей 87-89 блока 7 (Фиг.З) со временем обращени  меньшим, чем врем  обращени  к накопител м 11-16 (фиг.1), построением коммутатора 8, на быстродействующей логике и зада- нием соответствующей задержки элементами задержки 17.1 и 17.2 (фиг.1).

Технико-экономическое преимущество предложенного устройства заключаетс  в более высокой надежности по сравнению с известным.

Claims (2)

1. Формула изобретени 

   Запоминающее устройство с блокировкой неисправных  чеек, содержащее первый резервный и основные одноразр дные накопители, входы запис входы считывани  и одноименные адресные входы которых соответственно объединены, отличающеес  .тем, что, с целью повышени  надежности устррйства, в него введены

   триггеры, коммутатор, формирователь одиночных импульсов, вход которого подключен к выходу первого элемента ИЛИ, элементы задержки, второй резервный одноразр дный накопитель,

   входы записи, входы считывани  и адресные входы которого подключены соответственно к входам записи, к входам считывани  и к адресным входам одноразр дных накопителей, и

   блок программируемых посто нных накопителей , одни из входов которых соединены соответственно с адресными входами одноразр дных накопителей и с выходом формировател  одиночных импульсов и нулевыми входами триггеров, а выходы подключены к единичным входам триггеров, выходы первого и второго элементов задержки соединены соответственно с входами

   записи и с входами считывани  одно- . разр дных накопителей, а входы - соответственно с первым и вторым входами nepBojTo элемента ИЛИ и  вл ютс  входом записи и входом счи-

   тывани  устройства, выходы триггеров и выходы и информационные входы одноразр дных накопителей подключены соответственно к вхо- ам и выходам первых групп коммутатора , входы и выходы вторых групп которого  вл ютс  одними из информационных входов и информационными выхода1чи устройства, индикаторными выходами которого  вл ютс  выходы третьей группы коммутатора, другие входы nporpaMMHpyeivttJX посто нных накопителей  вл ютс  соответственно другими информационными и управл ющими входами устройства. Источники информации,

   прин тые во внимание при экспертизе 1. Каган Б.М. Электронные вычислительные машины и системы. М., Энерги , 1979, с. 513.
2. 2.Авторское свидетельство СССР

   № 591966, кл. G 11 С 29/00, 1976 (прототип).

   зг

   фиг.г

   ifS

   10

   Фиг.З