JP3722611B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3722611B2 JP3722611B2 JP03072098A JP3072098A JP3722611B2 JP 3722611 B2 JP3722611 B2 JP 3722611B2 JP 03072098 A JP03072098 A JP 03072098A JP 3072098 A JP3072098 A JP 3072098A JP 3722611 B2 JP3722611 B2 JP 3722611B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- temperature
- regulator
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものである。
【０００２】
【従来の技術】
磁気ディスク装置の１つであるＦＤＤ（フロッピーディスクドライブ）装置のブロック図を図４に示す。同図において、１はインターフェースドライバ回路、２はコントロール回路、３はリードライト回路、４はステッピングモータドライバ回路、５はスピンドルモータドライバ回路、６はリードライトヘッド、７はイレーズヘッド、８はステッピングモータ、９はスピンドルモータ、１０はインデックスセンサ、１１はトラックセンサ、１００は、例えばパーソナルコンピュータなど、外部のホスト装置である。尚、インターフェースドライバ回路１、コントロール回路２、リードライト回路３、及び、ステッピングモータドライバ回路４は１チップの半導体集積回路（以下、「ＦＤＤ用ＩＣ」と呼ぶ）となっている。
【０００３】
各部の動作について説明する。インターフェースドライバ回路１はホスト装置１００とコントロール回路２との間でやりとりが行われるデータ、並びに、ホスト装置１００とリードライト回路３との間でやりとりが行われる、不図示の磁気ディスクに書き込むデータ、及び、磁気ディスクから読み出されたデータの形式や転送の方式の整合をとる。
【０００４】
コントロール回路２はインターフェースドライバ回路１を介してホスト装置１００から入力したデータに応じて磁気ディスクに対してデータの書き込み及び読み出しを制御し、また、ＦＤＤ装置の動作状態を示すデータなどをインターフェースドライバ回路１を介してホスト装置１００へ出力する。
【０００５】
リードライト回路３は、コントロール回路２の制御の下で、データの書き込み時には、ホスト装置１００からインターフェースドライバ回路１を介して入力したデータに応じて、磁気ディスクに対してデータの書き込み及び読み出しを行うためのリードライトヘッド６、磁気ディスクに記録されているデータを消去するためのイレーズヘッド７をそれぞれ構成するコイルに電流を流すことによってデータを磁気ディスクに書き込む。一方、データの読み出し時には、記録されているデータに応じてリードライトヘッド６を構成するコイルに生じる電圧によって磁気ディスクからデータを読み出し、読み出したデータをインターフェースドライバ回路１を介してホスト装置１００に出力する。
【０００６】
ステッピングモータドライバ回路４は、コントロール回路２の制御の下で、リードライトヘッド６及びイレーズヘッド７を磁気ディスクの半径方向へ移送するステッピングモータ８を駆動する。スピンドルモータドライバ回路５は、コントロール回路２の制御の下で、磁気ディスクを回転させるスピンドルモータ９を駆動する。
【０００７】
インデックスセンサ１０は磁気ディスクが正常に回転しているかいないかを、また、トラックセンサ１１はリードライトヘッド６及びイレーズヘッド７が磁気ディスクの最外周に位置しているかいないかを、コントロール回路２が検出するためのものである。
【０００８】
ここで、ＦＤＤ用ＩＣでは、リードライト回路３がアナログ信号を取り扱うアナログ回路、それ以外の回路がデジタル信号を取り扱うデジタル回路であるが、これらの全ての回路を共通の電源電圧ＶCC（通常５Ｖ）で動作させるようになっており、単一の電源を使用することになるので、デジタル回路の動作に起因してノイズが電源ラインに回り込んで電源電圧が変動し、これにより、アナログ回路の特性が劣化することを勘案して、従来のＦＤＤ用ＩＣでは、図５に示すように、インターフェースドライバ回路１には電源端子ＩＶCC及びグランド端子ＩＧＮＤ、コントロール回路２には電源端子ＤＶCC及びグランド端子ＤＧＮＤ、リードライト回路３には電源端子ＡＶCC及びグランド端子ＡＧＮＤ、ステッピングモータドライバ回路４には電源端子ＳＶCC及びグランド端子ＳＧＮＤというように、各回路毎に電源の出力に接続される電源端子及び接地されるグランド端子を別個に設けていた。
【０００９】
【発明が解決しようとする課題】
ところが、このように、ＦＤＤ用ＩＣとしては電源端子及びグランド端子を各回路毎に別個に設けたとしても、外部で同一の電源につながることにかわりはないので、特に、アナログ回路が微小信号を取り扱う場合はアナログ回路の特性劣化を防ぎ切れていなかった。このように、アナログ回路すなわちリードライト回路３の特性が劣化するということは、ＦＤＤ装置としては磁気ディスクに対するデータの書き込み及び読み出しの精度が劣化するということに他ならない。
【００１０】
また、このＦＤＤ用ＩＣにおいては、大電流を消費するインターフェースドライバ回路１の出力段及びステッピングモータドライバ回路４を内蔵しており、ＩＣ内部の温度上昇が著しいため、コントロール回路２をＭＯＳ（電解効果トランジスタ）で構成している場合は、ＭＯＳは温度上昇に伴い電流能力が低下することから、ハイレベルとローレベルとを誤判定するなどして、誤動作に至るケースがあり、コントロール回路２の動作マージン、ひいては、ＦＤＤ装置としての信頼性が低かった。
【００１１】
また、ＦＤＤ用ＩＣでは全ての回路が共通の電源電圧で動作することから消費電流が大きいという問題があった。
【００１２】
そこで、本発明は、アナログ回路の特性劣化を軽減し及びデジタル回路の動作マージンを改善するとともに、消費電流を低減した半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の構成では、単一の電源を用いて動作させるアナログ回路とデジタル回路とを有する半導体装置において、前記デジタル回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、前記電源から供給される電圧よりも低く、かつ、正の温度特性を有する出力電圧を送出するレギュレータ回路を設け、該レギュレータ回路の出力電圧で前記デジタル回路を動作させるようにしている。
【００１４】
以上の構成により、デジタル回路の動作に起因して発生するノイズはレギュレータにより遮断される形となって電源ラインに回り込むことはなくなり、アナログ回路へ供給される動作電圧の変動が抑制される。また、デジタル回路が電源電圧よりも低い電圧で動作するので、消費電流が低減される。
【００１５】
そして、レギュレータの出力電圧に正の温度特性をもたせる、すなわち、レギュレータの出力電圧が温度の上昇に比例して高くなる構成にしておけば、デジタル回路の動作電圧が温度上昇に伴って高くなるので、温度上昇に伴うＭＯＳの電流能力の低下がキャンセルされ、ＭＯＳで構成されたデジタル回路の動作マージンが改善される。
【００１６】
尚、制御系のデジタル回路では、ハイレベルとローレベルの判定ができればよいわけで、必ずしも所定の電圧で動作させる必要はなく、ある程度のマージン（ハイレベルとローレベルを判定する余裕度）が確保される範囲であれば、動作電圧を低くすることができる。
また、本発明の第２の構成では、単一の電源を用いて動作させるアナログ回路とＭＯＳで構成された回路とを有する半導体装置において、前記ＭＯＳで構成された回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、前記電源から供給される電圧よりも低く、かつ、正の温度特性を有する出力電圧を送出するレギュレータ回路を設け、該レギュレータ回路の出力電圧で前記ＭＯＳで構成された回路を動作させるようにしている。
また、本発明の第３の構成では、単一の電源を用いて動作させるアナログ回路とＭＯＳで構成された回路とを有する半導体装置において、前記ＭＯＳで構成された回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、前記電源から供給される電圧よりも低く、かつ、トランジスタの順方向降下電圧の温度変化を利用することによって出力電圧を送出するレギュレータ回路を設け、該レギュレータ回路の出力電圧で前記ＭＯＳで構成された回路を動作させるようにしている。
【００１７】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態であるＦＤＤ用ＩＣの電源系統の構成を示す図である。尚、従来技術として示した図５と同一部分には同一符号を付して説明を省略する。また、ＦＤＤ装置としてのブロック図は図４と同一である。
【００１８】
図１において、ＲＥＧはレギュレータであり、電源端子ＤＶCCから入力する電圧に応じて安定した電圧を出力するが、その出力電圧は電源電圧ＶCC（５Ｖ）よりも低くなっている。また、レギュレータＲＥＧは正の温度特性を有している、すなわち、レギュレータＲＥＧの出力電圧は、図２にその温度特性を示すように、温度の上昇に伴って高くなり、また、温度の下降に伴って低くなる。そして、コントロール回路２はレギュレータＲＥＧ１の出力電圧によって動作する。
【００１９】
尚、本実施形態では、電源端子ＤＶCCを電源電圧ＶCCに接続し、すなわち、レギュレータＲＥＧの入力電圧を５Ｖにし、また、レギュレータＲＥＧは、出力電圧が電源電圧ＶCCよりも０．５Ｖ以上低くなっているとともに、５Ｖ入力時には、２ｍＶ／℃以上の正の温度特性を有する構成となっている。また、コントロール回路２とレギュレータＲＥＧとはグランド端子ＤＧＮＤを共用している。
【００２０】
レギュレータＲＥＧの一構成例を図３に示す。同図において、ＮＰＮ型のトランジスタＱ１、Ｑ２が差動対を形成しており、これらのエミッタは抵抗Ｒ０を介してグランド端子ＤＧＮＤに接続されている。トランジスタＱ１、Ｑ２のコレクタは２つのＰＮＰ型のトランジスタＱ３、Ｑ４で形成されたカレントミラー回路ＣＭの入力側、出力側にそれぞれ接続されている。トランジスタＱ１、Ｑ２のコレクタ同士がコンデンサＣを介して接続されている。トランジスタＱ３、Ｑ４のエミッタは電源端子ＤＶCCに接続されている。
【００２１】
トランジスタＱ５のコレクタは電源端子ＤＶCCに接続されており、また、そのエミッタは直列接続された２つの抵抗Ｒ１、Ｒ２を介してグランド端子ＤＧＮＤに接続されており、また、そのベースはトランジスタＱ２のコレクタに接続されている。トランジスタＱ１のベースはダイオード接続された２つのＮＰＮ型のトランジスタＱ６、Ｑ７及び抵抗Ｒ３を介して電源端子ＤＶCCに接続されている。トランジスタＱ２のベースは直列に接続された２つの抵抗Ｒ１、Ｒ２同士の接続点にそれぞれ接続されている。トランジスタＱ５のエミッタと抵抗Ｒ１との接続点に出力端子が接続されている。
【００２２】
以上の構成により、レギュレータＲＥＧでは、トランジスタＱ６、Ｑ７の順方向降下電圧をＶFとすると、出力電圧がほぼ（Ｒ1＋Ｒ2）・（ＶCC−２ＶF）／Ｒ2の電圧で安定するようにフィードバック制御される。そして、トランジスタの順方向降下電圧は温度が高いほど小さくなり、温度が低いほど大きくなるという温度変化を示すので、レギュレータＲＥＧの出力電圧は温度の上昇に伴って高くなり、また、温度の下降に伴って低くなる。このように、例えば、トランジスタの順方向降下電圧の温度変化を利用することによって、レギュレータの出力電圧に正の温度特性をもたすことができる。
【００２３】
以上のように、本実施形態のＦＤＤ装置では、コントロール回路２と電源ラインとの間にはレギュレータＲＥＧが介在し、コントロール回路２の動作に起因してノイズが電源ラインに回り込む経路が断たれるので、リードライト回路３へ供給される動作電圧の変動が抑制される。したがって、リードライト回路３の特性劣化が軽減され、ＦＤＤ装置としては磁気ディスクに対するデータの書き込み及び読み出しの精度が向上する。
【００２４】
また、レギュレータＲＥＧが正の温度特性を有する構成であり、温度が上昇するほどコントロール回路２の動作電圧が高くなるので、温度上昇に伴うＭＯＳの電流能力の低下がキャンセルされ、コントロール回路２がＭＯＳで構成されている場合は、その動作マージンが改善される。このように、各回路の動作を制御するコントロール回路２の動作マージンが改善されることにより、ＦＤＤ装置としての信頼性が向上する。
【００２５】
さらに、レギュレータの出力電圧を変化させることができるようにしておけば、素子のばらつきによる動作不良をなくすことができるので、動作マージンの一層の改善をすることができるようになる。また、本実施形態では、各ブロックの電源端子を個別にしている場合のみを説明したが、例えば、端子ＩＶCC、ＤＶCC、ＳＶCCを１つにまとめても構わない。
【００２６】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、アナログ回路の特性劣化を軽減し及びデジタル回路の動作マージンを改善するとともに、消費電流を低減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態であるＦＤＤ用ＩＣの電源系統の構成を示す図である。
【図２】 レギュレータの出力電圧の温度特性を示す図である。
【図３】 レギュレータの一構成例を示す回路図である。
【図４】 磁気ディスク装置の１つであるＦＤＤ装置のブロック図である。
【図５】 従来のＦＤＤ用ＩＣの電源系統の構成を示す図である。
【符号の説明】
１ インターフェースドライバ回路
２ コントロール回路
３ リードライト回路
４ ステッピングモータドライバ回路
５ スピンドルモータドライバ回路
６ リードライトヘッド
７ イレーズヘッド
８ ステッピングモータ
９ スピンドルモータ
１０ インデックスセンサ
１１ トラックセンサ
ＲＥＧ レギュレータ
【発明の属する技術分野】
本発明は、半導体装置に関するものである。
【０００２】
【従来の技術】
磁気ディスク装置の１つであるＦＤＤ（フロッピーディスクドライブ）装置のブロック図を図４に示す。同図において、１はインターフェースドライバ回路、２はコントロール回路、３はリードライト回路、４はステッピングモータドライバ回路、５はスピンドルモータドライバ回路、６はリードライトヘッド、７はイレーズヘッド、８はステッピングモータ、９はスピンドルモータ、１０はインデックスセンサ、１１はトラックセンサ、１００は、例えばパーソナルコンピュータなど、外部のホスト装置である。尚、インターフェースドライバ回路１、コントロール回路２、リードライト回路３、及び、ステッピングモータドライバ回路４は１チップの半導体集積回路（以下、「ＦＤＤ用ＩＣ」と呼ぶ）となっている。
【０００３】
各部の動作について説明する。インターフェースドライバ回路１はホスト装置１００とコントロール回路２との間でやりとりが行われるデータ、並びに、ホスト装置１００とリードライト回路３との間でやりとりが行われる、不図示の磁気ディスクに書き込むデータ、及び、磁気ディスクから読み出されたデータの形式や転送の方式の整合をとる。
【０００４】
コントロール回路２はインターフェースドライバ回路１を介してホスト装置１００から入力したデータに応じて磁気ディスクに対してデータの書き込み及び読み出しを制御し、また、ＦＤＤ装置の動作状態を示すデータなどをインターフェースドライバ回路１を介してホスト装置１００へ出力する。
【０００５】
リードライト回路３は、コントロール回路２の制御の下で、データの書き込み時には、ホスト装置１００からインターフェースドライバ回路１を介して入力したデータに応じて、磁気ディスクに対してデータの書き込み及び読み出しを行うためのリードライトヘッド６、磁気ディスクに記録されているデータを消去するためのイレーズヘッド７をそれぞれ構成するコイルに電流を流すことによってデータを磁気ディスクに書き込む。一方、データの読み出し時には、記録されているデータに応じてリードライトヘッド６を構成するコイルに生じる電圧によって磁気ディスクからデータを読み出し、読み出したデータをインターフェースドライバ回路１を介してホスト装置１００に出力する。
【０００６】
ステッピングモータドライバ回路４は、コントロール回路２の制御の下で、リードライトヘッド６及びイレーズヘッド７を磁気ディスクの半径方向へ移送するステッピングモータ８を駆動する。スピンドルモータドライバ回路５は、コントロール回路２の制御の下で、磁気ディスクを回転させるスピンドルモータ９を駆動する。
【０００７】
インデックスセンサ１０は磁気ディスクが正常に回転しているかいないかを、また、トラックセンサ１１はリードライトヘッド６及びイレーズヘッド７が磁気ディスクの最外周に位置しているかいないかを、コントロール回路２が検出するためのものである。
【０００８】
ここで、ＦＤＤ用ＩＣでは、リードライト回路３がアナログ信号を取り扱うアナログ回路、それ以外の回路がデジタル信号を取り扱うデジタル回路であるが、これらの全ての回路を共通の電源電圧ＶCC（通常５Ｖ）で動作させるようになっており、単一の電源を使用することになるので、デジタル回路の動作に起因してノイズが電源ラインに回り込んで電源電圧が変動し、これにより、アナログ回路の特性が劣化することを勘案して、従来のＦＤＤ用ＩＣでは、図５に示すように、インターフェースドライバ回路１には電源端子ＩＶCC及びグランド端子ＩＧＮＤ、コントロール回路２には電源端子ＤＶCC及びグランド端子ＤＧＮＤ、リードライト回路３には電源端子ＡＶCC及びグランド端子ＡＧＮＤ、ステッピングモータドライバ回路４には電源端子ＳＶCC及びグランド端子ＳＧＮＤというように、各回路毎に電源の出力に接続される電源端子及び接地されるグランド端子を別個に設けていた。
【０００９】
【発明が解決しようとする課題】
ところが、このように、ＦＤＤ用ＩＣとしては電源端子及びグランド端子を各回路毎に別個に設けたとしても、外部で同一の電源につながることにかわりはないので、特に、アナログ回路が微小信号を取り扱う場合はアナログ回路の特性劣化を防ぎ切れていなかった。このように、アナログ回路すなわちリードライト回路３の特性が劣化するということは、ＦＤＤ装置としては磁気ディスクに対するデータの書き込み及び読み出しの精度が劣化するということに他ならない。
【００１０】
また、このＦＤＤ用ＩＣにおいては、大電流を消費するインターフェースドライバ回路１の出力段及びステッピングモータドライバ回路４を内蔵しており、ＩＣ内部の温度上昇が著しいため、コントロール回路２をＭＯＳ（電解効果トランジスタ）で構成している場合は、ＭＯＳは温度上昇に伴い電流能力が低下することから、ハイレベルとローレベルとを誤判定するなどして、誤動作に至るケースがあり、コントロール回路２の動作マージン、ひいては、ＦＤＤ装置としての信頼性が低かった。
【００１１】
また、ＦＤＤ用ＩＣでは全ての回路が共通の電源電圧で動作することから消費電流が大きいという問題があった。
【００１２】
そこで、本発明は、アナログ回路の特性劣化を軽減し及びデジタル回路の動作マージンを改善するとともに、消費電流を低減した半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の構成では、単一の電源を用いて動作させるアナログ回路とデジタル回路とを有する半導体装置において、前記デジタル回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、前記電源から供給される電圧よりも低く、かつ、正の温度特性を有する出力電圧を送出するレギュレータ回路を設け、該レギュレータ回路の出力電圧で前記デジタル回路を動作させるようにしている。
【００１４】
以上の構成により、デジタル回路の動作に起因して発生するノイズはレギュレータにより遮断される形となって電源ラインに回り込むことはなくなり、アナログ回路へ供給される動作電圧の変動が抑制される。また、デジタル回路が電源電圧よりも低い電圧で動作するので、消費電流が低減される。
【００１５】
そして、レギュレータの出力電圧に正の温度特性をもたせる、すなわち、レギュレータの出力電圧が温度の上昇に比例して高くなる構成にしておけば、デジタル回路の動作電圧が温度上昇に伴って高くなるので、温度上昇に伴うＭＯＳの電流能力の低下がキャンセルされ、ＭＯＳで構成されたデジタル回路の動作マージンが改善される。
【００１６】
尚、制御系のデジタル回路では、ハイレベルとローレベルの判定ができればよいわけで、必ずしも所定の電圧で動作させる必要はなく、ある程度のマージン（ハイレベルとローレベルを判定する余裕度）が確保される範囲であれば、動作電圧を低くすることができる。
また、本発明の第２の構成では、単一の電源を用いて動作させるアナログ回路とＭＯＳで構成された回路とを有する半導体装置において、前記ＭＯＳで構成された回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、前記電源から供給される電圧よりも低く、かつ、正の温度特性を有する出力電圧を送出するレギュレータ回路を設け、該レギュレータ回路の出力電圧で前記ＭＯＳで構成された回路を動作させるようにしている。
また、本発明の第３の構成では、単一の電源を用いて動作させるアナログ回路とＭＯＳで構成された回路とを有する半導体装置において、前記ＭＯＳで構成された回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、前記電源から供給される電圧よりも低く、かつ、トランジスタの順方向降下電圧の温度変化を利用することによって出力電圧を送出するレギュレータ回路を設け、該レギュレータ回路の出力電圧で前記ＭＯＳで構成された回路を動作させるようにしている。
【００１７】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態であるＦＤＤ用ＩＣの電源系統の構成を示す図である。尚、従来技術として示した図５と同一部分には同一符号を付して説明を省略する。また、ＦＤＤ装置としてのブロック図は図４と同一である。
【００１８】
図１において、ＲＥＧはレギュレータであり、電源端子ＤＶCCから入力する電圧に応じて安定した電圧を出力するが、その出力電圧は電源電圧ＶCC（５Ｖ）よりも低くなっている。また、レギュレータＲＥＧは正の温度特性を有している、すなわち、レギュレータＲＥＧの出力電圧は、図２にその温度特性を示すように、温度の上昇に伴って高くなり、また、温度の下降に伴って低くなる。そして、コントロール回路２はレギュレータＲＥＧ１の出力電圧によって動作する。
【００１９】
尚、本実施形態では、電源端子ＤＶCCを電源電圧ＶCCに接続し、すなわち、レギュレータＲＥＧの入力電圧を５Ｖにし、また、レギュレータＲＥＧは、出力電圧が電源電圧ＶCCよりも０．５Ｖ以上低くなっているとともに、５Ｖ入力時には、２ｍＶ／℃以上の正の温度特性を有する構成となっている。また、コントロール回路２とレギュレータＲＥＧとはグランド端子ＤＧＮＤを共用している。
【００２０】
レギュレータＲＥＧの一構成例を図３に示す。同図において、ＮＰＮ型のトランジスタＱ１、Ｑ２が差動対を形成しており、これらのエミッタは抵抗Ｒ０を介してグランド端子ＤＧＮＤに接続されている。トランジスタＱ１、Ｑ２のコレクタは２つのＰＮＰ型のトランジスタＱ３、Ｑ４で形成されたカレントミラー回路ＣＭの入力側、出力側にそれぞれ接続されている。トランジスタＱ１、Ｑ２のコレクタ同士がコンデンサＣを介して接続されている。トランジスタＱ３、Ｑ４のエミッタは電源端子ＤＶCCに接続されている。
【００２１】
トランジスタＱ５のコレクタは電源端子ＤＶCCに接続されており、また、そのエミッタは直列接続された２つの抵抗Ｒ１、Ｒ２を介してグランド端子ＤＧＮＤに接続されており、また、そのベースはトランジスタＱ２のコレクタに接続されている。トランジスタＱ１のベースはダイオード接続された２つのＮＰＮ型のトランジスタＱ６、Ｑ７及び抵抗Ｒ３を介して電源端子ＤＶCCに接続されている。トランジスタＱ２のベースは直列に接続された２つの抵抗Ｒ１、Ｒ２同士の接続点にそれぞれ接続されている。トランジスタＱ５のエミッタと抵抗Ｒ１との接続点に出力端子が接続されている。
【００２２】
以上の構成により、レギュレータＲＥＧでは、トランジスタＱ６、Ｑ７の順方向降下電圧をＶFとすると、出力電圧がほぼ（Ｒ1＋Ｒ2）・（ＶCC−２ＶF）／Ｒ2の電圧で安定するようにフィードバック制御される。そして、トランジスタの順方向降下電圧は温度が高いほど小さくなり、温度が低いほど大きくなるという温度変化を示すので、レギュレータＲＥＧの出力電圧は温度の上昇に伴って高くなり、また、温度の下降に伴って低くなる。このように、例えば、トランジスタの順方向降下電圧の温度変化を利用することによって、レギュレータの出力電圧に正の温度特性をもたすことができる。
【００２３】
以上のように、本実施形態のＦＤＤ装置では、コントロール回路２と電源ラインとの間にはレギュレータＲＥＧが介在し、コントロール回路２の動作に起因してノイズが電源ラインに回り込む経路が断たれるので、リードライト回路３へ供給される動作電圧の変動が抑制される。したがって、リードライト回路３の特性劣化が軽減され、ＦＤＤ装置としては磁気ディスクに対するデータの書き込み及び読み出しの精度が向上する。
【００２４】
また、レギュレータＲＥＧが正の温度特性を有する構成であり、温度が上昇するほどコントロール回路２の動作電圧が高くなるので、温度上昇に伴うＭＯＳの電流能力の低下がキャンセルされ、コントロール回路２がＭＯＳで構成されている場合は、その動作マージンが改善される。このように、各回路の動作を制御するコントロール回路２の動作マージンが改善されることにより、ＦＤＤ装置としての信頼性が向上する。
【００２５】
さらに、レギュレータの出力電圧を変化させることができるようにしておけば、素子のばらつきによる動作不良をなくすことができるので、動作マージンの一層の改善をすることができるようになる。また、本実施形態では、各ブロックの電源端子を個別にしている場合のみを説明したが、例えば、端子ＩＶCC、ＤＶCC、ＳＶCCを１つにまとめても構わない。
【００２６】
【発明の効果】
以上説明したように、本発明の半導体装置によれば、アナログ回路の特性劣化を軽減し及びデジタル回路の動作マージンを改善するとともに、消費電流を低減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態であるＦＤＤ用ＩＣの電源系統の構成を示す図である。
【図２】 レギュレータの出力電圧の温度特性を示す図である。
【図３】 レギュレータの一構成例を示す回路図である。
【図４】 磁気ディスク装置の１つであるＦＤＤ装置のブロック図である。
【図５】 従来のＦＤＤ用ＩＣの電源系統の構成を示す図である。
【符号の説明】
１ インターフェースドライバ回路
２ コントロール回路
３ リードライト回路
４ ステッピングモータドライバ回路
５ スピンドルモータドライバ回路
６ リードライトヘッド
７ イレーズヘッド
８ ステッピングモータ
９ スピンドルモータ
１０ インデックスセンサ
１１ トラックセンサ
ＲＥＧ レギュレータ
Claims (3)
- 単一の電源を用いて動作させるアナログ回路とデジタル回路とを有する半導体装置において、
前記デジタル回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、
前記電源から供給される電圧よりも低く、かつ、正の温度特性を有する出力電圧を送出するレギュレータ回路を設け、
該レギュレータ回路の出力電圧で前記デジタル回路を動作させる
ことを特徴とする半導体装置。 - 単一の電源を用いて動作させるアナログ回路とＭＯＳで構成された回路とを有する半導体装置において、
前記ＭＯＳで構成された回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、
前記電源から供給される電圧よりも低く、かつ、正の温度特性を有する出力電圧を送出するレギュレータ回路を設け、
該レギュレータ回路の出力電圧で前記ＭＯＳで構成された回路を動作させる
ことを特徴とする半導体装置。 - 単一の電源を用いて動作させるアナログ回路とＭＯＳで構成された回路とを有する半導体装置において、
前記ＭＯＳで構成された回路は、温度が第１温度から該第１温度よりも高い第２温度に変化したときに動作マージンが低下し、且つ、自身に対する動作電圧が第１電圧から該第１電圧よりも高い第２電圧に変化したときに前記動作マージンが増加するものであり、
前記電源から供給される電圧よりも低く、かつ、トランジスタの順方向降下電圧の温度変化を利用することによって出力電圧を送出するレギュレータ回路を設け、
該レギュレータ回路の出力電圧で前記ＭＯＳで構成された回路を動作させる
ことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03072098A JP3722611B2 (ja) | 1998-02-13 | 1998-02-13 | 半導体装置 |
| KR1019980057504A KR100735440B1 (ko) | 1998-02-13 | 1998-12-23 | 반도체장치 및 자기디스크장치 |
| US09/249,120 US6268763B1 (en) | 1998-02-13 | 1999-02-12 | Semiconductor integrated circuit device for driving a magnetic disk apparatus |
| US09/783,583 US6337597B2 (en) | 1998-02-13 | 2001-02-15 | Semiconductor integrated circuit device having a voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03072098A JP3722611B2 (ja) | 1998-02-13 | 1998-02-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232757A JPH11232757A (ja) | 1999-08-27 |
| JP3722611B2 true JP3722611B2 (ja) | 2005-11-30 |
Family
ID=12311491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03072098A Expired - Fee Related JP3722611B2 (ja) | 1998-02-13 | 1998-02-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722611B2 (ja) |
-
1998
- 1998-02-13 JP JP03072098A patent/JP3722611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11232757A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735440B1 (ko) | 반도체장치 및 자기디스크장치 | |
| JP3722611B2 (ja) | 半導体装置 | |
| US6532127B1 (en) | Differential voltage bias, voltage sense preamplifier architecture | |
| US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JP2571604B2 (ja) | 磁気記録再生装置 | |
| JP3792082B2 (ja) | 磁気ディスク駆動装置用の信号処理回路装置及び磁気ディスク駆動装置 | |
| JP2003223702A (ja) | 媒体記録再生システムおよびそれに用いられる半導体集積回路 | |
| JP4179657B2 (ja) | フロッピーディスクドライブ装置 | |
| US20030223287A1 (en) | Virtual Vbias circuit | |
| JP3524848B2 (ja) | モータ駆動装置及びこれを用いたディスク装置 | |
| JPH0760561B2 (ja) | 磁気デイスク装置 | |
| US6724551B2 (en) | Preamp fast head switch technique for servo mode | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| KR19990077396A (ko) | 반도체장치및플로피디스크드라이브장치 | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| JPH11356086A (ja) | 半導体装置及びこれを用いたディスク駆動装置 | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
| JPH08293102A (ja) | 磁気記録再生装置 | |
| KR100588177B1 (ko) | 반도체장치 및 이를 사용한 디스크 구동장치 | |
| KR100552447B1 (ko) | 자기기록장치 | |
| US6154001A (en) | Anti-glitch circuit for voice-coil-motor servo operation in disk drive systems | |
| JPH11232863A (ja) | 半導体装置及び磁気ディスク装置 | |
| JP2834739B2 (ja) | 双方向スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |