JPH11232757A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11232757A JPH11232757A JP3072098A JP3072098A JPH11232757A JP H11232757 A JPH11232757 A JP H11232757A JP 3072098 A JP3072098 A JP 3072098A JP 3072098 A JP3072098 A JP 3072098A JP H11232757 A JPH11232757 A JP H11232757A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- regulator
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 アナログ回路の特性劣化を軽減し及びデジタ
ル回路の動作マージンを改善するとともに、消費電流を
低減した半導体装置を提供する。 【解決手段】 単一の電源を用いて動作させるアナログ
回路であるリードライト回路３とデジタル回路であるイ
ンターフェースドライバ回路１、コントロール回路２、
及び、ステッピングモータドライバ回路４とを有する磁
気ディスク装置用の半導体装置において、出力電圧が電
源電圧よりも低く、かつ、温度に応じて変動するレギュ
レータＲＥＧを設け、レギュレータＲＥＧの出力電圧で
コントロール回路２を動作させる。
ル回路の動作マージンを改善するとともに、消費電流を
低減した半導体装置を提供する。 【解決手段】 単一の電源を用いて動作させるアナログ
回路であるリードライト回路３とデジタル回路であるイ
ンターフェースドライバ回路１、コントロール回路２、
及び、ステッピングモータドライバ回路４とを有する磁
気ディスク装置用の半導体装置において、出力電圧が電
源電圧よりも低く、かつ、温度に応じて変動するレギュ
レータＲＥＧを設け、レギュレータＲＥＧの出力電圧で
コントロール回路２を動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものである。
るものである。
【０００２】
【従来の技術】磁気ディスク装置の１つであるＦＤＤ
（フロッピーディスクドライブ）装置のブロック図を図
４に示す。同図において、１はインターフェースドライ
バ回路、２はコントロール回路、３はリードライト回
路、４はステッピングモータドライバ回路、５はスピン
ドルモータドライバ回路、６はリードライトヘッド、７
はイレーズヘッド、８はステッピングモータ、９はスピ
ンドルモータ、１０はインデックスセンサ、１１はトラ
ックセンサ、１００は、例えばパーソナルコンピュータ
など、外部のホスト装置である。尚、インターフェース
ドライバ回路１、コントロール回路２、リードライト回
路３、及び、ステッピングモータドライバ回路４は１チ
ップの半導体集積回路（以下、「ＦＤＤ用ＩＣ」と呼
ぶ）となっている。
（フロッピーディスクドライブ）装置のブロック図を図
４に示す。同図において、１はインターフェースドライ
バ回路、２はコントロール回路、３はリードライト回
路、４はステッピングモータドライバ回路、５はスピン
ドルモータドライバ回路、６はリードライトヘッド、７
はイレーズヘッド、８はステッピングモータ、９はスピ
ンドルモータ、１０はインデックスセンサ、１１はトラ
ックセンサ、１００は、例えばパーソナルコンピュータ
など、外部のホスト装置である。尚、インターフェース
ドライバ回路１、コントロール回路２、リードライト回
路３、及び、ステッピングモータドライバ回路４は１チ
ップの半導体集積回路（以下、「ＦＤＤ用ＩＣ」と呼
ぶ）となっている。
【０００３】各部の動作について説明する。インターフ
ェースドライバ回路１はホスト装置１００とコントロー
ル回路２との間でやりとりが行われるデータ、並びに、
ホスト装置１００とリードライト回路３との間でやりと
りが行われる、不図示の磁気ディスクに書き込むデー
タ、及び、磁気ディスクから読み出されたデータの形式
や転送の方式の整合をとる。
ェースドライバ回路１はホスト装置１００とコントロー
ル回路２との間でやりとりが行われるデータ、並びに、
ホスト装置１００とリードライト回路３との間でやりと
りが行われる、不図示の磁気ディスクに書き込むデー
タ、及び、磁気ディスクから読み出されたデータの形式
や転送の方式の整合をとる。
【０００４】コントロール回路２はインターフェースド
ライバ回路１を介してホスト装置１００から入力したデ
ータに応じて磁気ディスクに対してデータの書き込み及
び読み出しを制御し、また、ＦＤＤ装置の動作状態を示
すデータなどをインターフェースドライバ回路１を介し
てホスト装置１００へ出力する。
ライバ回路１を介してホスト装置１００から入力したデ
ータに応じて磁気ディスクに対してデータの書き込み及
び読み出しを制御し、また、ＦＤＤ装置の動作状態を示
すデータなどをインターフェースドライバ回路１を介し
てホスト装置１００へ出力する。
【０００５】リードライト回路３は、コントロール回路
２の制御の下で、データの書き込み時には、ホスト装置
１００からインターフェースドライバ回路１を介して入
力したデータに応じて、磁気ディスクに対してデータの
書き込み及び読み出しを行うためのリードライトヘッド
６、磁気ディスクに記録されているデータを消去するた
めのイレーズヘッド７をそれぞれ構成するコイルに電流
を流すことによってデータを磁気ディスクに書き込む。
一方、データの読み出し時には、記録されているデータ
に応じてリードライトヘッド６を構成するコイルに生じ
る電圧によって磁気ディスクからデータを読み出し、読
み出したデータをインターフェースドライバ回路１を介
してホスト装置１００に出力する。
２の制御の下で、データの書き込み時には、ホスト装置
１００からインターフェースドライバ回路１を介して入
力したデータに応じて、磁気ディスクに対してデータの
書き込み及び読み出しを行うためのリードライトヘッド
６、磁気ディスクに記録されているデータを消去するた
めのイレーズヘッド７をそれぞれ構成するコイルに電流
を流すことによってデータを磁気ディスクに書き込む。
一方、データの読み出し時には、記録されているデータ
に応じてリードライトヘッド６を構成するコイルに生じ
る電圧によって磁気ディスクからデータを読み出し、読
み出したデータをインターフェースドライバ回路１を介
してホスト装置１００に出力する。
【０００６】ステッピングモータドライバ回路４は、コ
ントロール回路２の制御の下で、リードライトヘッド６
及びイレーズヘッド７を磁気ディスクの半径方向へ移送
するステッピングモータ８を駆動する。スピンドルモー
タドライバ回路５は、コントロール回路２の制御の下
で、磁気ディスクを回転させるスピンドルモータ９を駆
動する。
ントロール回路２の制御の下で、リードライトヘッド６
及びイレーズヘッド７を磁気ディスクの半径方向へ移送
するステッピングモータ８を駆動する。スピンドルモー
タドライバ回路５は、コントロール回路２の制御の下
で、磁気ディスクを回転させるスピンドルモータ９を駆
動する。
【０００７】インデックスセンサ１０は磁気ディスクが
正常に回転しているかいないかを、また、トラックセン
サ１１はリードライトヘッド６及びイレーズヘッド７が
磁気ディスクの最外周に位置しているかいないかを、コ
ントロール回路２が検出するためのものである。
正常に回転しているかいないかを、また、トラックセン
サ１１はリードライトヘッド６及びイレーズヘッド７が
磁気ディスクの最外周に位置しているかいないかを、コ
ントロール回路２が検出するためのものである。
【０００８】ここで、ＦＤＤ用ＩＣでは、リードライト
回路３がアナログ信号を取り扱うアナログ回路、それ以
外の回路がデジタル信号を取り扱うデジタル回路である
が、これらの全ての回路を共通の電源電圧ＶCC（通常５
Ｖ）で動作させるようになっており、単一の電源を使用
することになるので、デジタル回路の動作に起因してノ
イズが電源ラインに回り込んで電源電圧が変動し、これ
により、アナログ回路の特性が劣化することを勘案し
て、従来のＦＤＤ用ＩＣでは、図５に示すように、イン
ターフェースドライバ回路１には電源端子ＩＶCC及びグ
ランド端子ＩＧＮＤ、コントロール回路２には電源端子
ＤＶCC及びグランド端子ＤＧＮＤ、リードライト回路３
には電源端子ＡＶCC及びグランド端子ＡＧＮＤ、ステッ
ピングモータドライバ回路４には電源端子ＳＶCC及びグ
ランド端子ＳＧＮＤというように、各回路毎に電源の出
力に接続される電源端子及び接地されるグランド端子を
別個に設けていた。
回路３がアナログ信号を取り扱うアナログ回路、それ以
外の回路がデジタル信号を取り扱うデジタル回路である
が、これらの全ての回路を共通の電源電圧ＶCC（通常５
Ｖ）で動作させるようになっており、単一の電源を使用
することになるので、デジタル回路の動作に起因してノ
イズが電源ラインに回り込んで電源電圧が変動し、これ
により、アナログ回路の特性が劣化することを勘案し
て、従来のＦＤＤ用ＩＣでは、図５に示すように、イン
ターフェースドライバ回路１には電源端子ＩＶCC及びグ
ランド端子ＩＧＮＤ、コントロール回路２には電源端子
ＤＶCC及びグランド端子ＤＧＮＤ、リードライト回路３
には電源端子ＡＶCC及びグランド端子ＡＧＮＤ、ステッ
ピングモータドライバ回路４には電源端子ＳＶCC及びグ
ランド端子ＳＧＮＤというように、各回路毎に電源の出
力に接続される電源端子及び接地されるグランド端子を
別個に設けていた。
【０００９】
【発明が解決しようとする課題】ところが、このよう
に、ＦＤＤ用ＩＣとしては電源端子及びグランド端子を
各回路毎に別個に設けたとしても、外部で同一の電源に
つながることにかわりはないので、特に、アナログ回路
が微小信号を取り扱う場合はアナログ回路の特性劣化を
防ぎ切れていなかった。このように、アナログ回路すな
わちリードライト回路３の特性が劣化するということ
は、ＦＤＤ装置としては磁気ディスクに対するデータの
書き込み及び読み出しの精度が劣化するということに他
ならない。
に、ＦＤＤ用ＩＣとしては電源端子及びグランド端子を
各回路毎に別個に設けたとしても、外部で同一の電源に
つながることにかわりはないので、特に、アナログ回路
が微小信号を取り扱う場合はアナログ回路の特性劣化を
防ぎ切れていなかった。このように、アナログ回路すな
わちリードライト回路３の特性が劣化するということ
は、ＦＤＤ装置としては磁気ディスクに対するデータの
書き込み及び読み出しの精度が劣化するということに他
ならない。
【００１０】また、このＦＤＤ用ＩＣにおいては、大電
流を消費するインターフェースドライバ回路１の出力段
及びステッピングモータドライバ回路４を内蔵してお
り、ＩＣ内部の温度上昇が著しいため、コントロール回
路２をＭＯＳ（電解効果トランジスタ）で構成している
場合は、ＭＯＳは温度上昇に伴い電流能力が低下するこ
とから、ハイレベルとローレベルとを誤判定するなどし
て、誤動作に至るケースがあり、コントロール回路２の
動作マージン、ひいては、ＦＤＤ装置としての信頼性が
低かった。
流を消費するインターフェースドライバ回路１の出力段
及びステッピングモータドライバ回路４を内蔵してお
り、ＩＣ内部の温度上昇が著しいため、コントロール回
路２をＭＯＳ（電解効果トランジスタ）で構成している
場合は、ＭＯＳは温度上昇に伴い電流能力が低下するこ
とから、ハイレベルとローレベルとを誤判定するなどし
て、誤動作に至るケースがあり、コントロール回路２の
動作マージン、ひいては、ＦＤＤ装置としての信頼性が
低かった。
【００１１】また、ＦＤＤ用ＩＣでは全ての回路が共通
の電源電圧で動作することから消費電流が大きいという
問題があった。
の電源電圧で動作することから消費電流が大きいという
問題があった。
【００１２】そこで、本発明は、アナログ回路の特性劣
化を軽減し及びデジタル回路の動作マージンを改善する
とともに、消費電流を低減した半導体装置を提供するこ
とを目的とする。
化を軽減し及びデジタル回路の動作マージンを改善する
とともに、消費電流を低減した半導体装置を提供するこ
とを目的とする。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置では、単一の電源を用いて動作
させるアナログ回路とデジタル回路とを有する磁気ディ
スク装置において、出力電圧が電源電圧よりも低く、か
つ、温度に応じて変動するレギュレータ回路を設け、該
レギュレータ回路の出力電圧で前記デジタル回路を動作
させるようにしている。
め、本発明の半導体装置では、単一の電源を用いて動作
させるアナログ回路とデジタル回路とを有する磁気ディ
スク装置において、出力電圧が電源電圧よりも低く、か
つ、温度に応じて変動するレギュレータ回路を設け、該
レギュレータ回路の出力電圧で前記デジタル回路を動作
させるようにしている。
【００１４】以上の構成により、デジタル回路の動作に
起因して発生するノイズはレギュレータにより遮断され
る形となって電源ラインに回り込むことはなくなり、ア
ナログ回路へ供給される動作電圧の変動が抑制される。
また、デジタル回路が電源電圧よりも低い電圧で動作す
るので、消費電流が低減される。
起因して発生するノイズはレギュレータにより遮断され
る形となって電源ラインに回り込むことはなくなり、ア
ナログ回路へ供給される動作電圧の変動が抑制される。
また、デジタル回路が電源電圧よりも低い電圧で動作す
るので、消費電流が低減される。
【００１５】そして、レギュレータの出力電圧に正の温
度特性をもたせる、すなわち、レギュレータの出力電圧
が温度の上昇に比例して高くなる構成にしておけば、デ
ジタル回路の動作電圧が温度上昇に伴って高くなるの
で、温度上昇に伴うＭＯＳの電流能力の低下がキャンセ
ルされ、ＭＯＳで構成されたデジタル回路の動作マージ
ンが改善される。
度特性をもたせる、すなわち、レギュレータの出力電圧
が温度の上昇に比例して高くなる構成にしておけば、デ
ジタル回路の動作電圧が温度上昇に伴って高くなるの
で、温度上昇に伴うＭＯＳの電流能力の低下がキャンセ
ルされ、ＭＯＳで構成されたデジタル回路の動作マージ
ンが改善される。
【００１６】尚、制御系のデジタル回路では、ハイレベ
ルとローレベルの判定ができればよいわけで、必ずしも
所定の電圧で動作させる必要はなく、ある程度のマージ
ン（ハイレベルとローレベルを判定する余裕度）が確保
される範囲であれば、動作電圧を低くすることができ
る。
ルとローレベルの判定ができればよいわけで、必ずしも
所定の電圧で動作させる必要はなく、ある程度のマージ
ン（ハイレベルとローレベルを判定する余裕度）が確保
される範囲であれば、動作電圧を低くすることができ
る。
【００１７】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。図１は本発明の一実施形態で
あるＦＤＤ用ＩＣの電源系統の構成を示す図である。
尚、従来技術として示した図５と同一部分には同一符号
を付して説明を省略する。また、ＦＤＤ装置としてのブ
ロック図は図４と同一である。
を参照しながら説明する。図１は本発明の一実施形態で
あるＦＤＤ用ＩＣの電源系統の構成を示す図である。
尚、従来技術として示した図５と同一部分には同一符号
を付して説明を省略する。また、ＦＤＤ装置としてのブ
ロック図は図４と同一である。
【００１８】図１において、ＲＥＧはレギュレータであ
り、電源端子ＤＶCCから入力する電圧に応じて安定した
電圧を出力するが、その出力電圧は電源電圧ＶCC（５
Ｖ）よりも低くなっている。また、レギュレータＲＥＧ
は正の温度特性を有している、すなわち、レギュレータ
ＲＥＧの出力電圧は、図２にその温度特性を示すよう
に、温度の上昇に伴って高くなり、また、温度の下降に
伴って低くなる。そして、コントロール回路２はレギュ
レータＲＥＧ１の出力電圧によって動作する。
り、電源端子ＤＶCCから入力する電圧に応じて安定した
電圧を出力するが、その出力電圧は電源電圧ＶCC（５
Ｖ）よりも低くなっている。また、レギュレータＲＥＧ
は正の温度特性を有している、すなわち、レギュレータ
ＲＥＧの出力電圧は、図２にその温度特性を示すよう
に、温度の上昇に伴って高くなり、また、温度の下降に
伴って低くなる。そして、コントロール回路２はレギュ
レータＲＥＧ１の出力電圧によって動作する。
【００１９】尚、本実施形態では、電源端子ＤＶCCを電
源電圧ＶCCに接続し、すなわち、レギュレータＲＥＧの
入力電圧を５Ｖにし、また、レギュレータＲＥＧは、出
力電圧が電源電圧ＶCCよりも０．５Ｖ以上低くなってい
るとともに、５Ｖ入力時には、２ｍＶ／℃以上の正の温
度特性を有する構成となっている。また、コントロール
回路２とレギュレータＲＥＧとはグランド端子ＤＧＮＤ
を共用している。
源電圧ＶCCに接続し、すなわち、レギュレータＲＥＧの
入力電圧を５Ｖにし、また、レギュレータＲＥＧは、出
力電圧が電源電圧ＶCCよりも０．５Ｖ以上低くなってい
るとともに、５Ｖ入力時には、２ｍＶ／℃以上の正の温
度特性を有する構成となっている。また、コントロール
回路２とレギュレータＲＥＧとはグランド端子ＤＧＮＤ
を共用している。
【００２０】レギュレータＲＥＧの一構成例を図３に示
す。同図において、ＮＰＮ型のトランジスタＱ１、Ｑ２
が差動対を形成しており、これらのエミッタは抵抗Ｒ０
を介してグランド端子ＤＧＮＤに接続されている。トラ
ンジスタＱ１、Ｑ２のコレクタは２つのＰＮＰ型のトラ
ンジスタＱ３、Ｑ４で形成されたカレントミラー回路Ｃ
Ｍの入力側、出力側にそれぞれ接続されている。トラン
ジスタＱ１、Ｑ２のコレクタ同士がコンデンサＣを介し
て接続されている。トランジスタＱ３、Ｑ４のエミッタ
は電源端子ＤＶCCに接続されている。
す。同図において、ＮＰＮ型のトランジスタＱ１、Ｑ２
が差動対を形成しており、これらのエミッタは抵抗Ｒ０
を介してグランド端子ＤＧＮＤに接続されている。トラ
ンジスタＱ１、Ｑ２のコレクタは２つのＰＮＰ型のトラ
ンジスタＱ３、Ｑ４で形成されたカレントミラー回路Ｃ
Ｍの入力側、出力側にそれぞれ接続されている。トラン
ジスタＱ１、Ｑ２のコレクタ同士がコンデンサＣを介し
て接続されている。トランジスタＱ３、Ｑ４のエミッタ
は電源端子ＤＶCCに接続されている。
【００２１】トランジスタＱ５のコレクタは電源端子Ｄ
ＶCCに接続されており、また、そのエミッタは直列接続
された２つの抵抗Ｒ１、Ｒ２を介してグランド端子ＤＧ
ＮＤに接続されており、また、そのベースはトランジス
タＱ２のコレクタに接続されている。トランジスタＱ１
のベースはダイオード接続された２つのＮＰＮ型のトラ
ンジスタＱ６、Ｑ７及び抵抗Ｒ３を介して電源端子ＤＶ
CCに接続されている。トランジスタＱ２のベースは直列
に接続された２つの抵抗Ｒ１、Ｒ２同士の接続点にそれ
ぞれ接続されている。トランジスタＱ５のエミッタと抵
抗Ｒ１との接続点に出力端子が接続されている。
ＶCCに接続されており、また、そのエミッタは直列接続
された２つの抵抗Ｒ１、Ｒ２を介してグランド端子ＤＧ
ＮＤに接続されており、また、そのベースはトランジス
タＱ２のコレクタに接続されている。トランジスタＱ１
のベースはダイオード接続された２つのＮＰＮ型のトラ
ンジスタＱ６、Ｑ７及び抵抗Ｒ３を介して電源端子ＤＶ
CCに接続されている。トランジスタＱ２のベースは直列
に接続された２つの抵抗Ｒ１、Ｒ２同士の接続点にそれ
ぞれ接続されている。トランジスタＱ５のエミッタと抵
抗Ｒ１との接続点に出力端子が接続されている。
【００２２】以上の構成により、レギュレータＲＥＧで
は、トランジスタＱ６、Ｑ７の順方向降下電圧をＶFと
すると、出力電圧がほぼ（Ｒ1＋Ｒ2）・（ＶCC−２
ＶF）／Ｒ2の電圧で安定するようにフィードバック制御
される。そして、トランジスタの順方向降下電圧は温度
が高いほど小さくなり、温度が低いほど大きくなるとい
う温度変化を示すので、レギュレータＲＥＧの出力電圧
は温度の上昇に伴って高くなり、また、温度の下降に伴
って低くなる。このように、例えば、トランジスタの順
方向降下電圧の温度変化を利用することによって、レギ
ュレータの出力電圧に正の温度特性をもたすことができ
る。
は、トランジスタＱ６、Ｑ７の順方向降下電圧をＶFと
すると、出力電圧がほぼ（Ｒ1＋Ｒ2）・（ＶCC−２
ＶF）／Ｒ2の電圧で安定するようにフィードバック制御
される。そして、トランジスタの順方向降下電圧は温度
が高いほど小さくなり、温度が低いほど大きくなるとい
う温度変化を示すので、レギュレータＲＥＧの出力電圧
は温度の上昇に伴って高くなり、また、温度の下降に伴
って低くなる。このように、例えば、トランジスタの順
方向降下電圧の温度変化を利用することによって、レギ
ュレータの出力電圧に正の温度特性をもたすことができ
る。
【００２３】以上のように、本実施形態のＦＤＤ装置で
は、コントロール回路２と電源ラインとの間にはレギュ
レータＲＥＧが介在し、コントロール回路２の動作に起
因してノイズが電源ラインに回り込む経路が断たれるの
で、リードライト回路３へ供給される動作電圧の変動が
抑制される。したがって、リードライト回路３の特性劣
化が軽減され、ＦＤＤ装置としては磁気ディスクに対す
るデータの書き込み及び読み出しの精度が向上する。
は、コントロール回路２と電源ラインとの間にはレギュ
レータＲＥＧが介在し、コントロール回路２の動作に起
因してノイズが電源ラインに回り込む経路が断たれるの
で、リードライト回路３へ供給される動作電圧の変動が
抑制される。したがって、リードライト回路３の特性劣
化が軽減され、ＦＤＤ装置としては磁気ディスクに対す
るデータの書き込み及び読み出しの精度が向上する。
【００２４】また、レギュレータＲＥＧが正の温度特性
を有する構成であり、温度が上昇するほどコントロール
回路２の動作電圧が高くなるので、温度上昇に伴うＭＯ
Ｓの電流能力の低下がキャンセルされ、コントロール回
路２がＭＯＳで構成されている場合は、その動作マージ
ンが改善される。このように、各回路の動作を制御する
コントロール回路２の動作マージンが改善されることに
より、ＦＤＤ装置としての信頼性が向上する。
を有する構成であり、温度が上昇するほどコントロール
回路２の動作電圧が高くなるので、温度上昇に伴うＭＯ
Ｓの電流能力の低下がキャンセルされ、コントロール回
路２がＭＯＳで構成されている場合は、その動作マージ
ンが改善される。このように、各回路の動作を制御する
コントロール回路２の動作マージンが改善されることに
より、ＦＤＤ装置としての信頼性が向上する。
【００２５】さらに、レギュレータの出力電圧を変化さ
せることができるようにしておけば、素子のばらつきに
よる動作不良をなくすことができるので、動作マージン
の一層の改善をすることができるようになる。また、本
実施形態では、各ブロックの電源端子を個別にしている
場合のみを説明したが、例えば、端子ＩＶCC、ＤＶCC、
ＳＶCCを１つにまとめても構わない。
せることができるようにしておけば、素子のばらつきに
よる動作不良をなくすことができるので、動作マージン
の一層の改善をすることができるようになる。また、本
実施形態では、各ブロックの電源端子を個別にしている
場合のみを説明したが、例えば、端子ＩＶCC、ＤＶCC、
ＳＶCCを１つにまとめても構わない。
【００２６】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、アナログ回路の特性劣化を軽減し及びデジ
タル回路の動作マージンを改善するとともに、消費電流
を低減することができる。
置によれば、アナログ回路の特性劣化を軽減し及びデジ
タル回路の動作マージンを改善するとともに、消費電流
を低減することができる。
【図１】 本発明の一実施形態であるＦＤＤ用ＩＣの電
源系統の構成を示す図である。
源系統の構成を示す図である。
【図２】 レギュレータの出力電圧の温度特性を示す図
である。
である。
【図３】 レギュレータの一構成例を示す回路図であ
る。
る。
【図４】 磁気ディスク装置の１つであるＦＤＤ装置の
ブロック図である。
ブロック図である。
【図５】 従来のＦＤＤ用ＩＣの電源系統の構成を示す
図である。
図である。
１ インターフェースドライバ回路 ２ コントロール回路 ３ リードライト回路 ４ ステッピングモータドライバ回路 ５ スピンドルモータドライバ回路 ６ リードライトヘッド ７ イレーズヘッド ８ ステッピングモータ ９ スピンドルモータ １０ インデックスセンサ １１ トラックセンサ ＲＥＧ レギュレータ
Claims (1)
- 【請求項１】 単一の電源を用いて動作させるアナログ
回路とデジタル回路とを有する半導体装置において、出
力電圧が電源電圧よりも低く、かつ、温度に応じて変動
するレギュレータ回路を設け、該レギュレータ回路の出
力電圧で前記デジタル回路を動作させることを特徴とす
る半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03072098A JP3722611B2 (ja) | 1998-02-13 | 1998-02-13 | 半導体装置 |
| KR1019980057504A KR100735440B1 (ko) | 1998-02-13 | 1998-12-23 | 반도체장치 및 자기디스크장치 |
| US09/249,120 US6268763B1 (en) | 1998-02-13 | 1999-02-12 | Semiconductor integrated circuit device for driving a magnetic disk apparatus |
| US09/783,583 US6337597B2 (en) | 1998-02-13 | 2001-02-15 | Semiconductor integrated circuit device having a voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03072098A JP3722611B2 (ja) | 1998-02-13 | 1998-02-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232757A true JPH11232757A (ja) | 1999-08-27 |
| JP3722611B2 JP3722611B2 (ja) | 2005-11-30 |
Family
ID=12311491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03072098A Expired - Fee Related JP3722611B2 (ja) | 1998-02-13 | 1998-02-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722611B2 (ja) |
-
1998
- 1998-02-13 JP JP03072098A patent/JP3722611B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3722611B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735440B1 (ko) | 반도체장치 및 자기디스크장치 | |
| US5841321A (en) | Amplifying circuit using offset value variable circuit | |
| JP3722611B2 (ja) | 半導体装置 | |
| US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JPH11232863A (ja) | 半導体装置及び磁気ディスク装置 | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| JP3792082B2 (ja) | 磁気ディスク駆動装置用の信号処理回路装置及び磁気ディスク駆動装置 | |
| US6078446A (en) | Semiconductor integrated circuit device for reading and writing | |
| JP3098451B2 (ja) | 増幅回路 | |
| JPH11356086A (ja) | 半導体装置及びこれを用いたディスク駆動装置 | |
| JP2003223702A (ja) | 媒体記録再生システムおよびそれに用いられる半導体集積回路 | |
| KR100588177B1 (ko) | 반도체장치 및 이를 사용한 디스크 구동장치 | |
| JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JP2571604B2 (ja) | 磁気記録再生装置 | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| KR100552447B1 (ko) | 자기기록장치 | |
| JP2000048313A (ja) | 磁気再生装置 | |
| JP2002008201A (ja) | 磁気ディスクメモリ装置 | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 | |
| JPH08255302A (ja) | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPS61170909A (ja) | 半導体集積回路 | |
| JPH07105333A (ja) | Ｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Effective date: 20050822 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080922 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110922 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120922 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130922 |
|
| LAPS | Cancellation because of no payment of annual fees |