JPH1131302A - リードアンプ回路および半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のリードアンプにあっては、ノイズカッ
ト用の容量やフィードバックループの周波数特性を決め
る容量として比較的大きな容量値を必要とするため、オ
ンチップの容量では不十分であり、外付け容量として接
続しなくてはならなかった。そのため、部品点数が増加
するとともに、外付け容量の接続端子の寄生インダクタ
ンスにより高周波領域でアンプのノイズ特性が劣化する
いう課題があった。 【解決手段】 定電流源によってバイアス電流が流され
るＭＲヘッドの電圧変化を増幅するＭＯＳＦＥＴからな
る差動増幅回路（１２）を設け、該差動増幅回路の一方
の入力端子にはＭＲヘッドの電流変化による変動電圧が
現れるノードを接続し、差動増幅回路の他方の入力端子
には、抵抗と容量とからなるローパスフィルタを介して
上記ノードを接続して、その変動電圧を平均化した電圧
を参照電圧として上記差動増幅回路に供給して増幅動作
させるようにしようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気ヘッドの駆動
回路さらには磁気抵抗素子を用いた磁気抵抗ヘッド（以
下、ＭＲヘッドと称する）を有する磁気データの読出し
回路に適用して有効な技術に関し、例えば磁気ディスク
ドライブ装置のヘッド部に設けられるリード・ライトＩ
Ｃに利用して有効な技術に関する。

【０００２】

【従来の技術】従来、ハードディスク記憶装置におい
て、記録媒体である磁気ディスクへのデータの書込みや
磁気ディスクからのデータの読出しは、磁気ヘッドを介
して行われる。この磁気ヘッドには、データの読み出し
（検出および増幅）を行なうためのリードアンプやデー
タの書き込みを行なうためのライトアンプと呼ばれる回
路を備えたリード・ライトＩＣ(ヘッドドライバ)が結合
される。

【０００３】本発明者等は、上記リード・ライトＩＣに
設けられるＭＲヘッド対応のリードアンプとして、図２
に示すようなカレントバイアス・カレントセンス方式の
リードアンプを考案し出願した（特願平８−８０８６３
号）。

【０００４】図２のリードアンプは、ＭＲヘッドが接続
されるヘッド端子Ｘ，Ｙと、該ヘッド端子間に接続され
たＭＲヘッドＭＲＨにバイアス電流を流すと共にＭＲヘ
ッドに流れる電流の変化を検出して増幅するヘッドバイ
アス兼増幅用トランジスタＴ２と、このトランジスタの
コレクタに接続されアンプを広帯域化させるベース接地
型のトランジスタＴ１と、ＭＲヘッドに上記トランジス
タＴ１，Ｔ２を介して直流バイアス電流を供給するカレ
ントミラー接続されたＭＯＳＦＥＴ Ｐ１，Ｐ２と、上
記ベース接地型のトランジスタＴ１のコレクタ端子とＭ
ＯＳＦＥＴ Ｐ１のドレイン端子との間に接続された負
荷抵抗Ｒ０と、上記ヘッドバイアス用トランジスタＴ２
のベースに負帰還をかけるフィードバック用アンプＦＢ
Ａ等から構成され、上記負荷抵抗Ｒ０の両端に発生する
電位差が読み出し信号として後段のアンプに供給されて
増幅されるようにされている。

【０００５】なお、図２のリードアンプは、フィードバ
ック用アンプＦＢＡからヘッドバイアス用トランジスタ
Ｔ２のベースに負荷抵抗Ｒ０の両端の電位差を０にする
ように負帰還をかけるため、アンプの負荷抵抗Ｒ０には
直流電流が流れないので抵抗値を大きくしてアンプのゲ
インを大きくすることができ、それによって入力換算ノ
イズを低減することができるという利点を有する。

【０００６】

【発明が解決しようとする課題】上記リードアンプにお
いては、ＭＯＳＦＥＴ Ｐ１とＰ２のゲートに容量Ｃ１
を接続することにより定電流源Ｓ１の信号帯域でのノイ
ズ成分を除去し、Ｐ２からＭＲヘッドＭＲＨにノイズの
小さなバイアス電流を流すとともに、ヘッドバイアス兼
増幅用トランジスタＴ２のベースと接地点との間にはノ
イズを除去しフィードバックループの周波数特性を決め
るための容量Ｃ２が接続されている。ところが図２のリ
ードアンプにあっては、上記容量Ｃ１，Ｃ２として比較
的大きな容量値を必要とするため、オンチップの容量で
は不十分であり、外付け容量として接続しなくてはなら
なかった。そのため、部品点数が増加するとともに、外
付け容量の接続端子の寄生インダクタンスにより高周波
領域でアンプのノイズ特性が劣化するという課題がある
ことが明らかになった。

【０００７】この発明の目的は、ＭＲヘッド対応のリー
ドアンプにおいて、外付け容量をなくして部品点数を減
らすとともに、容量接続端子の寄生インダクタンスによ
る高周波領域でのアンプのノイズを低減することにあ
る。

【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１０】すなわち、本発明は、ＭＲヘッド対応のリ
ードアンプ回路において、定電流源によってバイアス電
流が流されるＭＲヘッドの電圧変化を増幅するＭＯＳＦ
ＥＴからなる差動増幅回路を設け、該差動増幅回路の一
方の入力端子にはＭＲヘッドの電流変化による変動電圧
が現れるノードを接続し、差動増幅回路の他方の入力端
子には、抵抗と容量とからなるローパスフィルタを介し
て上記ノードを接続して、そのノードの変動電圧を平均
化した電圧を参照電圧として上記差動増幅回路に供給し
て増幅動作させるようにしたものである。

【００１１】上記した手段によれば、抵抗と容量とから
なるローパスフィルタを接続するため、抵抗により抵抗
と容量の積を大きくして所望の周波数特性を得ることが
でき、これによって容量値を小さくすることができるた
め、外付け容量が不要となり、部品点数を減らすことが
できるとともに、外付け容量の接続端子の寄生インダク
タンスによる高周波領域でアンプのノイズ特性の劣化を
防止することができる。

【００１２】また、ＭＲヘッドに流すバイアス電流を電
流コピー回路で形成する形式のリードアンプにおいて、
カレントミラー接続されるトランジスタの制御端子間
に、抵抗と容量とからなるローパスフィルタを接続する
ようにする。これによって、定電流源で発生するノイズ
が出力に現れるのを防止することができる。

【００１３】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１には本発明が適用されたリ
ードアンプ回路の第１の実施例が示されている。このリ
ードアンプ回路は、単結晶シリコンのような１個の半導
体チップ上に形成される。

【００１４】図１において、ＭＲＨは半導体チップに外
部端子として設けられたヘッド端子Ｘ，Ｙに接続された
磁気抵抗素子としてのＭＲヘッド、１１はこのＭＲヘッ
ドＭＲＨにバイアス電流を流す電流コピー回路、１２は
上記ＭＲヘッドＭＲＨの電流変化に伴う電圧の変化を増
幅する差動アンプで、この差動アンプ１２で増幅された
信号は次段のアンプ１３に入力され、差動出力ＲＤＸ，
ＲＤＹとして出力される。上記ヘッド端子Ｘ，Ｙのうち
一方（図ではＹ）は、回路の接地点に接続されている。

【００１５】この実施例の電流コピー回路１１は、定電
流源Ｉ１と、該定電流源Ｉ１にドレイン端子が接続され
ゲート・ドレイン間が結合されたＭＯＳＦＥＴ Ｍ１
と、該ＭＯＳＦＥＴ Ｍ１とカレントミラー接続された
ＭＯＳＦＥＴ Ｍ２とによって構成され、上記ＭＯＳＦ
ＥＴ Ｍ２のドレイン端子が、上記ＭＲヘッドＭＲＨが
接続されるヘッド端子Ｘに接続され、上記定電流源Ｉ１
に流れる電流をＭＯＳＦＥＴ Ｍ１とＭ２のサイズ比で
決まる比率で複写した電流がＭＲヘッドＭＲＨに流され
るように構成されている。そして、上記ＭＯＳＦＥＴＭ
１，Ｍ２のゲート端子間に抵抗Ｒ１が、またＭＯＳＦＥ
Ｔ Ｍ２のゲート端子と電源電圧端子Ｖｃｃとの間に容
量Ｃ１が接続され、抵抗Ｒ１と容量Ｃ１とによりローパ
スフィルタが構成されている。このローパスフィルタの
周波数特性を適切に設定することにより、上記定電流源
Ｉ１のノイズ成分が信号帯域で除去され、ＭＯＳＦＥＴ
Ｍ２からはノイズ成分の小さなバイアス電流がＭＲヘ
ッドＭＲＨに供給される。

【００１６】上記ローパスフィルタを構成する抵抗Ｒ１
と容量Ｃ１の値は、フィルタの周波数特性が信号周波数
帯で定電流源Ｉ１のノイズを充分に除去できるような値
に決定する。フィルタのカットオフ周波数は、抵抗Ｒ１
と容量Ｃ１の積によって決まるので、先ず容量Ｃ１の値
として半導体チップに内蔵できる大きさを選択し、それ
に応じて抵抗Ｒ１の値を決定する。この場合、容量Ｃ２
の適切な値は、数１０ｐＦオーダーであり、これは半導
体チップ上において絶縁膜容量として形成可能な大きさ
である。このとき抵抗Ｒ１の値は数１００ｋΩのオーダ
ーとなる。

【００１７】ＭＲヘッドＭＲＨの電圧変化を増幅する上
記差動アンプ１２の一方の入力にはＭＲヘッドＭＲＨの
正側の端子を直接接続し、差動アンプ１２の他方の入力
にはＭＲヘッドＭＲＨの正側端子を、抵抗Ｒ４と容量Ｃ
２とからなるローパスフィルタを介して接続するように
したものである。上記抵抗Ｒ４は、差動アンプ１２を構
成する一対の差動ＭＯＳＦＥＴ Ｍ３，Ｍ４のゲート端
子間に接続され、容量Ｃ２はＭＯＳＦＥＴ Ｍ４のゲー
ト端子と回路の接地点との間に接続されている。これに
よって、差動アンプ１２のＭＯＳＦＥＴ Ｍ４のゲート
端子には、Ｍ３のゲート端子に入力されるＭＲヘッドＭ
ＲＨの正側端子の変動する電圧の平均電圧が参照電圧と
して印加されることとなる。

【００１８】上記抵抗Ｒ４および容量Ｃ２からなるロー
パスフィルタは、リードアンプによる読出し信号の周波
数の低域限界を与えるため、抵抗Ｒ４および容量Ｃ２の
値は、リードアンプに要求される読出し信号の周波数帯
域を考慮して決定する必要がある。この実施例の場合、
容量Ｃ２の適切な値は数１０ｐＦオーダーであり、抵抗
Ｒ４の値は数１００ｋΩのオーダーである。このような
小さな値の容量を使用できるのは、抵抗Ｒ４を設けてロ
ーパスフィルタの抵抗と容量の積を大きくして所望の周
波数特性を得ることができるためである。ところで、図
２の従来のリードアンプにおいても、フィードバックア
ンプＦＢＡとトランジスタＴ２のベースとの間に同様な
抵抗を入れることが可能であるように考えられるが、そ
のようにすると、トランジスタＴ２がバイポーラトラン
ジスタであり、フィードバックアンプＦＢＡからベース
電流を流すため、フィードバックアンプＦＢＡの出力電
圧をかなり高い電圧レベルにもって行かなくてはなら
ず、実現が非常に困難である。

【００１９】図３に本発明に係るリードアンプ回路の第
２の実施例を示す。

【００２０】この実施例は、図１の実施例における電流
コピー回路１１を構成するＰチャネルＭＯＳＦＥＴＭ
１，Ｍ２の代わりにＮチャネルＭＯＳＦＥＴ Ｍ７，Ｍ
８を用いるとともに、差動アンプ１２の参照電圧を与え
るローパスフィルタを構成する容量Ｃ４を、ＭＯＳＦＥ
Ｔ Ｍ４のゲート端子と接地点との間に接続する代わり
に、ＭＯＳＦＥＴ Ｍ４のゲート端子と電源電圧端子Ｖ
ｃｃとの間に接続するようにしたものである。また、電
流コピー回路１１内の容量Ｃ３は、カレントミラーを構
成するＭＯＳＦＥＴ Ｍ２のゲート端子と接地点と間に
接続されている。さらに、電流コピー回路１１の対称性
を確保するため、定電流源側のＭＯＳＦＥＴ Ｍ７のソ
ースと接地点との間に抵抗Ｒ８が接続されている。

【００２１】この実施例においては、電流コピー回路１
１のローパスフィルタを構成する容量Ｃ３の一方の端子
がＶｃｃに比べて安定な接地点に接続されているため、
図１の実施例の回路に比べて電源電圧Ｖｃｃのノイズが
差動アンプ１２に入りにくいという利点がある。また、
この実施例では、差動アンプ１２のＭＯＳＦＥＴ Ｍ３
のゲート端子がカレントミラーＭＯＳＦＥＴ Ｍ８のド
レイン端子に接続され、Ｍ３のゲート端子と電源電圧端
子Ｖｃｃとの間にはヘッドに流れる電流の変化を電圧変
化に変えるための抵抗Ｒ１０が接続されている。そのた
め、図１の実施例に比べて差動アンプ１２の入力に抵抗
Ｒ１０を通して電源電圧Ｖｃｃのノイズが入り易いが、
Ｍ４のゲート端子に接続された容量Ｃ４が電源電圧端子
Ｖｃｃに接続されているため、電源電圧Ｖｃｃから差動
アンプ１２に入るノイズは同相のノイズとして入ること
となる。そのため、ノイズが互いに打ち消し合って、出
力ＲＤＸ，ＲＤＹには電源電圧Ｖｃｃのノイズが現れに
くいという利点がある。

【００２２】図４に本発明に係るリードアンプ回路の第
３の実施例を示す。

【００２３】この実施例は、電流コピー回路１１の代わ
りに、ヘッド端子Ｘ，Ｙにそれぞれ定電流源Ｉ３とＩ４
を接続し、ＭＲヘッドのバイアス点は、ヘッド端子Ｘ，
Ｙ間にヘッド並列に接続された一対の直列抵抗Ｒ１１と
Ｒ１２の接続ノードｎ１を接地点に接続することにより
与えている。このようなバイアス方式では、ヘッドの両
端の電位はそれぞれ逆方向へ変動することになる。そこ
で、この実施例では、ヘッド端子Ｘ側の電圧変動を増幅
する差動アンプ１２の他に、ヘッド端子Ｙ側の電圧変動
を増幅するためのＭＯＳＦＥＴ Ｍ１１，Ｍ１２と定電
流源Ｉ６とからなる第２の差動アンプ１４が設けられ、
その差動ＭＯＳＦＥＴ Ｍ１１，Ｍ１２のドレイン端子
が他方の差動アンプ１２を構成するＭＯＳＦＥＴ Ｍ１
０，Ｍ９のドレイン端子と結合されている。すなわち、
ＭＯＳＦＥＴ Ｍ９とＭ１２がドレイン抵抗Ｒ２を共用
し、Ｍ１０とＭ１１がドレイン抵抗Ｒ３を共用するよう
に接続がなされている。

【００２４】この実施例においては、第２の差動アンプ
１４側にも容量Ｃ６と抵抗Ｒ１４とからなるローパスフ
ィルタが接続され、ヘッド端子Ｙの変動する電位をフィ
ルタによって平均化された電圧が参照電圧として差動Ｍ
ＯＳＦＥＴ Ｍ１２のゲート端子に印加されている。こ
の実施例においても、上記容量Ｃ２やＣ６の適切な値
は、数１０ｐＦオーダーであり、これは半導体チップ上
において絶縁膜容量として形成可能な大きさである。

【００２５】図５には、上記実施例のリードアンプを備
え磁気ヘッドを駆動するリード・ライトＩＣの構成例が
示されている。この実施例のリード・ライトＩＣは同時
に複数の磁気ディスクをアクセスすることができるよう
に、複数のリード初段アンプ１と複数のライトアンプ２
を備え、各アンプにそれぞれ読出し用ＭＲヘッドＭＲＨ
と書き込み用ヘッドＩＮＤが接続可能にされるととも
に、リード初段アンプ１にはリード後段アンプ３が接続
され、リード初段アンプ１で検出された信号を増幅、波
形整形してリードデータとして図外のマイクロプロセッ
サ等へ出力する。

【００２６】上記ライトアンプ２には、マイクロプロセ
ッサ等から供給されるライトデータを入力バッファ４で
受けてレベル変換回路５でレベル変換された信号が入力
されて対応するヘッドを駆動する。なお、図５におい
て、６は上記複数のＭＲヘッドのうちいずれのヘッドを
バイアスさせるか選択したり動作モードを決定し内部の
制御信号を形成する制御回路、７は上記各アンプ１，
２，３で使用する基準電圧を発生する基準電圧発生回路
である。

【００２７】以上説明したように、上記実施例は、ＭＲ
ヘッド対応のリードアンプ回路において、定電流源によ
ってバイアス電流が流されるＭＲヘッドの電圧変化を増
幅するＭＯＳＦＥＴからなる差動増幅回路を設け、該差
動増幅回路の一方の入力端子にはＭＲヘッドの電流変化
による変動電圧が現れるノードを接続し、差動増幅回路
の他方の入力端子には、抵抗と容量とからなるローパス
フィルタを介して上記ノードを接続して、そのノードの
変動電圧を平均化した電圧を参照電圧として上記差動増
幅回路に供給して増幅動作させるようにしたので、抵抗
によりローパスフィルタの抵抗と容量の積を大きくして
所望の周波数特性を得ることができ、これによって容量
値を小さくすることができるため、外付け容量が不要と
なり、部品点数を減らすことができるとともに、外付け
容量の接続端子の寄生インダクタンスによる高周波領域
でアンプのノイズ特性の劣化を防止することができると
いう効果がある。

【００２８】また、ＭＲヘッドに流すバイアス電流を電
流コピー回路で形成する形式のリードアンプにおいて、
カレントミラー接続されるトランジスタの制御端子間
に、抵抗と容量とからなるローパスフィルタを接続する
ようにしたので、定電流源で発生するノイズが出力に現
れるのを防止することができるという効果がある。

【００２９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば図１
の実施例では、電流コピー回路１１内のローパスフィル
タを構成する容量Ｃ１の一方の端子を、ＭＯＳＦＥＴＭ
１，Ｍ２のゲート電圧がＶｃｃを基準にして決定される
ため電源電圧Ｖｃｃに接続しているが、接地点その他の
定電位に接続することも可能である。また、差動アンプ
１２内のローパスフィルタを構成する容量Ｃ２の一方の
端子を接地点に接続しているが電源電圧Ｖｃｃその他の
定電位に接続することも可能である。

【００３０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気ヘ
ッドのリード・ライトＩＣに内蔵されるリードアンプに
適用した場合について説明したが、本発明はそれに限定
されるものでなく、リードアンプを備えた半導体集積回
路一般に利用することができる。

【００３１】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００３２】すなわち、ＭＲヘッド対応のリードアンプ
において、外付け容量をなくして部品点数を減らすとと
もに、容量接続端子の寄生インダクタンスによる高周波
領域でのアンプのノイズを低減することができる。

【図面の簡単な説明】

【図１】本発明に係るリードアンプ回路の一実施例を示
す回路図である。

【図２】従来のリードアンプ回路の例を示す回路図であ
る。

【図３】本発明に係るリードアンプ回路の第２の実施例
を示す回路図である。

【図４】本発明に係るリードアンプ回路に第３の実施例
を示す回路図である。

【図５】上記実施例のリードアンプ回路を備え磁気ヘッ
ドを駆動するリード・ライトＩＣの構成例を示すブロッ
ク図である。

【符号の説明】

１１ 電流コピー回路 １２ 初段差動アンプ １３ 次段アンプ １４ 第２の差動アンプ ＭＲＨ ＭＲヘッド（磁気抵抗ヘッド） Ｘ，Ｙ ヘッド端子 Ｃ１，Ｃ２ ローパスフィルタを構成する容量

Claims (4)

【特許請求の範囲】
1. 【請求項１】 磁気抵抗ヘッドが接続される一対のヘッ
   ド端子と、このヘッド端子間に接続された磁気抵抗ヘッ
   ドにバイアス電流を流す電流バイアス回路と、 一対の入力差動ＭＯＳトランジスタを有し、上記磁気抵
   抗ヘッドの一方の端子に一方の入力端子が接続され、他
   方の入力端子には抵抗と容量とを含むフィルタ回路を介
   して上記磁気抵抗ヘッドの一方の端子の電圧を平均化し
   て電圧が参照電圧として印加された差動増幅回路とを備
   え、 上記フィルタ回路を構成する抵抗および容量は、上記電
   流バイアス回路および差動増幅回路を構成する素子とと
   もに同一の半導体チップ上に形成されてなることを特徴
   とするリードアンプ回路。
2. 【請求項２】 上記電流バイアス回路は、定電流源と、
   該定電流源と直列形態に接続された第１のトランジスタ
   と、該第１のトランジスタとカレントミラー接続された
   第２のトランジスタとからなり、上記第１のトランジス
   タの制御端子と上記第１のトランジスタの制御端子との
   間に抵抗と容量とを含む第２のフィルタ回路が接続さ
   れ、第２の上記フィルタ回路を構成する抵抗および容量
   は、上記電流バイアス回路を構成する素子とともに同一
   の半導体チップ上に形成されてなることを特徴とするこ
   とを特徴とする請求項１に記載のリードアンプ回路。
3. 【請求項３】 磁気抵抗ヘッドが接続される一対のヘッ
   ド端子と、 上記一対のヘッド端子のそれぞれに接続された定電流源
   と、上記磁気抵抗ヘッドと並列形態に接続され互いの結
   合点が定電位点に接続された一対の直列抵抗とからなる
   上記電流バイアス回路と、 上記磁気抵抗ヘッドのそれぞれの端子に、各々入力差動
   ＭＯＳトランジスタ対を有し一方の入力端子は直接にま
   た他方の入力端子にはそれぞれ抵抗と容量とを含むフィ
   ルタ回路を介して上記磁気抵抗ヘッドの端子の電圧が印
   加されるようにされた差動段がそれぞれ接続され、それ
   らの差動段の入力差動ＭＯＳトランジスタのドレイン端
   子が交差的に結合されるように構成された差動増幅回路
   とを備え、 上記フィルタ回路を構成する抵抗および容量は、上記電
   流バイアス回路および差動増幅回路を構成する素子とと
   もに同一の半導体チップ上に形成されてなることを特徴
   とするリードアンプ回路。
4. 【請求項４】 請求項１〜３のいずれかに記載のリード
   アンプ回路と、書き込み用ヘッドを駆動して磁気データ
   の書き込みを行なうライトアンプ回路とが１つの半導体
   チップ上に形成されてなることを特徴とする磁気ヘッド
   駆動用の半導体集積回路。