JPH1027308A - 前置増幅器及び磁気ヘッド装置 - Google Patents
前置増幅器及び磁気ヘッド装置Info
- Publication number
- JPH1027308A JPH1027308A JP9072364A JP7236497A JPH1027308A JP H1027308 A JPH1027308 A JP H1027308A JP 9072364 A JP9072364 A JP 9072364A JP 7236497 A JP7236497 A JP 7236497A JP H1027308 A JPH1027308 A JP H1027308A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- circuit
- preamplifier
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Measuring Magnetic Variables (AREA)
- Digital Magnetic Recording (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 従来の前置増幅器よりも電源電圧変動除去比
が高い単一電源の前置増幅器を提供する。 【解決手段】 第１のフィードバック回路は、出力信号
Ｖout と基準電圧Ｖrefの差を増幅するトランスコンダ
クタンス増幅器ｇ１を有し、第１のバイアス電流を発生
してＭＲ素子１に供給する。第２のフィードバック回路
は、基準電圧Ｖref と２つの抵抗器Ｒ２、Ｒ３の接続点
における電位との差を増幅するトランスコンダクタンス
増幅器ｇ２を有し、第２のバイアス電流を発生してＭＲ
素子１に供給する。トランジスタＱ２は、トランスコン
ダクタンス増幅器ｇ２の出力及びコンデンサＣ２により
制御される。抵抗器Ｒ１、トランジスタＱ２及び第２の
フィードバック回路の全ては、単一電圧源の電圧Ｖccを
基準にしており、高い電源電圧変動除去比を得ることが
できる。
が高い単一電源の前置増幅器を提供する。 【解決手段】 第１のフィードバック回路は、出力信号
Ｖout と基準電圧Ｖrefの差を増幅するトランスコンダ
クタンス増幅器ｇ１を有し、第１のバイアス電流を発生
してＭＲ素子１に供給する。第２のフィードバック回路
は、基準電圧Ｖref と２つの抵抗器Ｒ２、Ｒ３の接続点
における電位との差を増幅するトランスコンダクタンス
増幅器ｇ２を有し、第２のバイアス電流を発生してＭＲ
素子１に供給する。トランジスタＱ２は、トランスコン
ダクタンス増幅器ｇ２の出力及びコンデンサＣ２により
制御される。抵抗器Ｒ１、トランジスタＱ２及び第２の
フィードバック回路の全ては、単一電圧源の電圧Ｖccを
基準にしており、高い電源電圧変動除去比を得ることが
できる。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果型セ
ンサを用いた磁気ヘッド装置及びその前置増幅器に関す
る。特に、本発明は、磁気ヘッド装置における磁気抵抗
効果型センサからの信号を増幅する低雑音の前置増幅器
に関する。
ンサを用いた磁気ヘッド装置及びその前置増幅器に関す
る。特に、本発明は、磁気ヘッド装置における磁気抵抗
効果型センサからの信号を増幅する低雑音の前置増幅器
に関する。
【０００２】
【従来の技術】磁気記録媒体から記録されているデータ
を読み出すには、磁気抵抗効果型センサを有する記録／
再生ヘッドにより、磁気記録媒体上を走査し、着磁の変
化を互いに極性が異なるパルス状のアナログ信号に変換
する。そして、このアナログ信号は、磁気ヘッド装置の
前置増幅器によって増幅され、読出チャンネル回路に供
給されて復号化され、ディジタルデータが再生される。
なお、読出チャンネル回路は、通常、ホストシステム内
のマザーボードに実装されている回路内に設けられてい
る。
を読み出すには、磁気抵抗効果型センサを有する記録／
再生ヘッドにより、磁気記録媒体上を走査し、着磁の変
化を互いに極性が異なるパルス状のアナログ信号に変換
する。そして、このアナログ信号は、磁気ヘッド装置の
前置増幅器によって増幅され、読出チャンネル回路に供
給されて復号化され、ディジタルデータが再生される。
なお、読出チャンネル回路は、通常、ホストシステム内
のマザーボードに実装されている回路内に設けられてい
る。
【０００３】一方、前置増幅器は、通常、磁気ヘッド装
置内に実装されている読出／書込ＩＣチップ内に設けら
れている。読出／書込ＩＣチップは、一般的に、表面実
装パッケージとなっている。読出／書込ＩＣチップは、
一般的に、消費電力をできるだけ小さくし、信号に対す
るスプリアス雑音をできるだけ小さくするという仕様に
従って設計される。磁気記録媒体から記録／再生ヘッド
によって再生されたレベルが低い信号には、容量結合又
は誘導結合により誘導されるスプリアス雑音及び広帯域
の雑音が重畳することがある。
置内に実装されている読出／書込ＩＣチップ内に設けら
れている。読出／書込ＩＣチップは、一般的に、表面実
装パッケージとなっている。読出／書込ＩＣチップは、
一般的に、消費電力をできるだけ小さくし、信号に対す
るスプリアス雑音をできるだけ小さくするという仕様に
従って設計される。磁気記録媒体から記録／再生ヘッド
によって再生されたレベルが低い信号には、容量結合又
は誘導結合により誘導されるスプリアス雑音及び広帯域
の雑音が重畳することがある。
【０００４】前置増幅器から読出チャンネル回路に出力
される信号の雑音特性は、その信号が磁気記録媒体から
読み出されるデータに相当するので、非常に重要であ
る。磁気記録媒体からデータを正しく再生するために
は、磁気ヘッド装置から読出チャンネル回路に出力され
る信号の雑音レベルを維持することが重要である。磁気
ヘッド装置から出力される信号に含まれる雑音は、読出
チャンネル回路から出力されるディジタルデータの質に
影響し、磁気記録媒体から読み出された情報（データ）
にエラーが生じることがある。
される信号の雑音特性は、その信号が磁気記録媒体から
読み出されるデータに相当するので、非常に重要であ
る。磁気記録媒体からデータを正しく再生するために
は、磁気ヘッド装置から読出チャンネル回路に出力され
る信号の雑音レベルを維持することが重要である。磁気
ヘッド装置から出力される信号に含まれる雑音は、読出
チャンネル回路から出力されるディジタルデータの質に
影響し、磁気記録媒体から読み出された情報（データ）
にエラーが生じることがある。
【０００５】磁気抵抗効果型センサ用の低電圧低電力の
前置増幅器（A Low-Voltage, Low-Power Amplifier For
Magnetoresistive Sensor）が米国特許第５２７０８８
２号、１９９３年１２月１４日、ジョブ（Jove）等に開
示されている。この前置増幅器は、同相入力電圧を除去
できない単一の入力端子を有し、磁気ヘッド装置の磁気
抵抗効果素子にバイアスを印加するとともに、この磁気
抵抗効果素子によって生成される信号を増幅する。ジョ
ブ等により開示された前置増幅器の具体的な回路構成を
図３に示す。この前置増幅器は、磁気記録媒体から２値
のデータを検出するための磁気抵抗効果（以下、ＭＲい
う。）素子１１を有する。ＭＲ素子１１の抵抗値は、磁
気記録媒体から誘導される磁界の変化に応じて、変化す
る。ＭＲ素子１１の第１の端子は接地されている。ＭＲ
素子１１の第２の端子は、ｎｐｎトランジスタＱ１１の
エミッタに接続されている。トランジスタＱ１１のコレ
クタは、ｎｐｎトランジスタＱ１２のエミッタ及びｐｎ
ｐトランジスタＱ１３のコレクタに接続されている。電
圧源Ｖ１１の第１の端子は接地されている。電圧源Ｖ１
の第２の端子は、トランジスタＱ１２のベースに接続さ
れている。
前置増幅器（A Low-Voltage, Low-Power Amplifier For
Magnetoresistive Sensor）が米国特許第５２７０８８
２号、１９９３年１２月１４日、ジョブ（Jove）等に開
示されている。この前置増幅器は、同相入力電圧を除去
できない単一の入力端子を有し、磁気ヘッド装置の磁気
抵抗効果素子にバイアスを印加するとともに、この磁気
抵抗効果素子によって生成される信号を増幅する。ジョ
ブ等により開示された前置増幅器の具体的な回路構成を
図３に示す。この前置増幅器は、磁気記録媒体から２値
のデータを検出するための磁気抵抗効果（以下、ＭＲい
う。）素子１１を有する。ＭＲ素子１１の抵抗値は、磁
気記録媒体から誘導される磁界の変化に応じて、変化す
る。ＭＲ素子１１の第１の端子は接地されている。ＭＲ
素子１１の第２の端子は、ｎｐｎトランジスタＱ１１の
エミッタに接続されている。トランジスタＱ１１のコレ
クタは、ｎｐｎトランジスタＱ１２のエミッタ及びｐｎ
ｐトランジスタＱ１３のコレクタに接続されている。電
圧源Ｖ１１の第１の端子は接地されている。電圧源Ｖ１
の第２の端子は、トランジスタＱ１２のベースに接続さ
れている。
【０００６】トランジスタＱ１２のコレクタは、抵抗器
Ｒ１１の第１の端子及びトランスコンダクタンス増幅器
ｇ１１の反転入力端子に接続されている。抵抗器Ｒ１１
の第２の端子には電源電圧Ｖccが印加されている。トラ
ンスコンダクタンス増幅器ｇ１１の非反転入力端子は、
トランスコンダクタンス増幅器ｇ１２の非反転入力端子
及び基準電圧源Ｖref の第１の端子に接続されている。
基準電圧源Ｖref の第２の端子には電源電圧Ｖccが印加
されている。トランスコンダクタンス増幅器ｇ１１の出
力端子は、トランジスタＱ１１のベース及びコンデンサ
Ｃ１１の第１の端子に接続されている。コンデンサＣ１
１の第２の端子は接地されている。トランスコンダクタ
ンス増幅器ｇ１２の反転入力端子は、トランジスタＱ１
３のエミッタ及び抵抗器Ｒ１２の第１の端子に接続され
ている。トランスコンダクタンス増幅器ｇ１２の出力端
子は、トランジスタＱ１３のベース及びコンデンサＣ１
２の第１の端子に接続されている。コンデンサＣ１２の
第２の端子及び抵抗器Ｒ１２の第２の端子には、電源電
圧Ｖccが印加されている。
Ｒ１１の第１の端子及びトランスコンダクタンス増幅器
ｇ１１の反転入力端子に接続されている。抵抗器Ｒ１１
の第２の端子には電源電圧Ｖccが印加されている。トラ
ンスコンダクタンス増幅器ｇ１１の非反転入力端子は、
トランスコンダクタンス増幅器ｇ１２の非反転入力端子
及び基準電圧源Ｖref の第１の端子に接続されている。
基準電圧源Ｖref の第２の端子には電源電圧Ｖccが印加
されている。トランスコンダクタンス増幅器ｇ１１の出
力端子は、トランジスタＱ１１のベース及びコンデンサ
Ｃ１１の第１の端子に接続されている。コンデンサＣ１
１の第２の端子は接地されている。トランスコンダクタ
ンス増幅器ｇ１２の反転入力端子は、トランジスタＱ１
３のエミッタ及び抵抗器Ｒ１２の第１の端子に接続され
ている。トランスコンダクタンス増幅器ｇ１２の出力端
子は、トランジスタＱ１３のベース及びコンデンサＣ１
２の第１の端子に接続されている。コンデンサＣ１２の
第２の端子及び抵抗器Ｒ１２の第２の端子には、電源電
圧Ｖccが印加されている。
【０００７】図３に示す前置増幅器の利得は、抵抗器Ｒ
１１の値によって定まる。トランジスタＱ１１のエミッ
タを介してＭＲ素子１１に、バイアス電流が供給され
る。この前置増幅器の出力信号の電圧（以下、単に出力
電圧信号という。）Ｖout は、抵抗器Ｒ１１の第１の端
子と基準電圧Ｖref の第１の端子間の電位差で得られ
る。出力電圧信号Ｖout は、トランジスタＱ１１からの
バイアス電流が流れるＭＲ素子１１によって得られる入
力電流信号を増幅したものに対応している。
１１の値によって定まる。トランジスタＱ１１のエミッ
タを介してＭＲ素子１１に、バイアス電流が供給され
る。この前置増幅器の出力信号の電圧（以下、単に出力
電圧信号という。）Ｖout は、抵抗器Ｒ１１の第１の端
子と基準電圧Ｖref の第１の端子間の電位差で得られ
る。出力電圧信号Ｖout は、トランジスタＱ１１からの
バイアス電流が流れるＭＲ素子１１によって得られる入
力電流信号を増幅したものに対応している。
【０００８】基準電圧Ｖref は、フィードバック回路に
より、抵抗器Ｒ１１を介して流れる電流を所定の値にす
るのに用いられる。このフィードバック回路は、正帰還
の利得を定める経路と、負帰還の利得を定める経路とを
有している。負帰還利得の経路（以下、第１のフィード
バック回路という。）は、トランスコンダクタンス増幅
器ｇ１１等からなる。正帰還利得の経路（以下、第２の
フィードバック回路という。）は、トランジスタＱ１
１、抵抗器Ｒ１１、ＭＲ素子１１等からなる。第１のフ
ィードバック回路において、トランスコンダクタンス増
幅器ｇ１１は、基準電圧Ｖref と抵抗器Ｒ１１の第１の
端子における電位との差で表される出力電圧信号Ｖout
を増幅する。トランスコンダクタンス増幅器ｇ１１の出
力信号は、コンデンサＣ１１の充電電圧を制御するのに
用いられる。コンデンサＣ１１の充電電圧によって、ト
ランジスタＱ１１の動作が制御される。このトランジス
タＱ１１を介してＭＲ素子１１にバイアス電流が供給さ
れる。
より、抵抗器Ｒ１１を介して流れる電流を所定の値にす
るのに用いられる。このフィードバック回路は、正帰還
の利得を定める経路と、負帰還の利得を定める経路とを
有している。負帰還利得の経路（以下、第１のフィード
バック回路という。）は、トランスコンダクタンス増幅
器ｇ１１等からなる。正帰還利得の経路（以下、第２の
フィードバック回路という。）は、トランジスタＱ１
１、抵抗器Ｒ１１、ＭＲ素子１１等からなる。第１のフ
ィードバック回路において、トランスコンダクタンス増
幅器ｇ１１は、基準電圧Ｖref と抵抗器Ｒ１１の第１の
端子における電位との差で表される出力電圧信号Ｖout
を増幅する。トランスコンダクタンス増幅器ｇ１１の出
力信号は、コンデンサＣ１１の充電電圧を制御するのに
用いられる。コンデンサＣ１１の充電電圧によって、ト
ランジスタＱ１１の動作が制御される。このトランジス
タＱ１１を介してＭＲ素子１１にバイアス電流が供給さ
れる。
【０００９】第２のフィードバック回路は、新たなバイ
アス電流をトランジスタＱ１１を介してＭＲ素子１１に
供給するのに用いられる。これにより、この前置増幅器
では、大きなバイアス電流をＭＲ素子１１に流すことが
できる。また、前置増幅器の正帰還利得が増加する。ト
ランスコンダクタンス増幅器ｇ１２は、基準電圧Ｖref
と抵抗器Ｒ１２の第１の端子における電位との差を増幅
し、トランジスタＱ１３を介して制御電流を出力する。
このトランスコンダクタンス増幅器ｇ１２の出力は、コ
ンデンサＣ１２の充電電圧を制御するのに用いられる。
コンデンサＣ１２の充電電圧によって、トランジスタＱ
１３の動作が制御される。トランジスタＱ１３は、コン
デンサＣ１２の充電電圧である制御電圧を、制御電流に
変換してトランジスタＱ１２のエミッタに供給する。こ
の制御電流は、トランジスタＱ１１を介してＭＲ素子１
１に供給される。トランジスタＱ１２の構造により、こ
の制御電流は抵抗器Ｒ１１には流れない。トランジスタ
Ｑ１２のエミッタ側から見たトランジスタＱ１３のイン
ピーダンスは、トランジスタＱ１２のエミッタにおける
インピーダンスよりはるかに高いので、ＭＲ素子１１が
発生する交流の信号電流のほとんど全てが抵抗器Ｒ１１
を介して流れる。すなわち、ＭＲ素子１１の全信号電流
が抵抗器Ｒ１１を流れる。
アス電流をトランジスタＱ１１を介してＭＲ素子１１に
供給するのに用いられる。これにより、この前置増幅器
では、大きなバイアス電流をＭＲ素子１１に流すことが
できる。また、前置増幅器の正帰還利得が増加する。ト
ランスコンダクタンス増幅器ｇ１２は、基準電圧Ｖref
と抵抗器Ｒ１２の第１の端子における電位との差を増幅
し、トランジスタＱ１３を介して制御電流を出力する。
このトランスコンダクタンス増幅器ｇ１２の出力は、コ
ンデンサＣ１２の充電電圧を制御するのに用いられる。
コンデンサＣ１２の充電電圧によって、トランジスタＱ
１３の動作が制御される。トランジスタＱ１３は、コン
デンサＣ１２の充電電圧である制御電圧を、制御電流に
変換してトランジスタＱ１２のエミッタに供給する。こ
の制御電流は、トランジスタＱ１１を介してＭＲ素子１
１に供給される。トランジスタＱ１２の構造により、こ
の制御電流は抵抗器Ｒ１１には流れない。トランジスタ
Ｑ１２のエミッタ側から見たトランジスタＱ１３のイン
ピーダンスは、トランジスタＱ１２のエミッタにおける
インピーダンスよりはるかに高いので、ＭＲ素子１１が
発生する交流の信号電流のほとんど全てが抵抗器Ｒ１１
を介して流れる。すなわち、ＭＲ素子１１の全信号電流
が抵抗器Ｒ１１を流れる。
【００１０】
【発明が解決しようとする課題】図３に示す前置増幅器
において、トランジスタＱ１２のベースは、電圧源Ｖ１
を介して接地されている。しかしながら、トランジスタ
Ｑ１２のコレクタに接続された抵抗器Ｒ１１とトランジ
スタＱ１２のエミッタに接続されたトランジスタＱ１３
は、いずれもトランジスタＱ１２に電流を供給するが、
これらの電流値は、電源電圧Ｖccに依存している。電源
電圧Ｖccのレベルが変動すると、抵抗器Ｒ１１の第１の
端子における電位及びトランジスタＱ１３の動作が影響
を受け、トランジスタＱ１２に供給される電流値が変化
する。すなわち、トランジスタＱ１２のベース電位はグ
ランドを基準とし、抵抗器Ｒ１１とトランジスタＱ１３
は電源電圧Ｖccを基準としているので、歪みが発生し、
前置増幅器の電源電圧変動除去比が低下してしまう。
において、トランジスタＱ１２のベースは、電圧源Ｖ１
を介して接地されている。しかしながら、トランジスタ
Ｑ１２のコレクタに接続された抵抗器Ｒ１１とトランジ
スタＱ１２のエミッタに接続されたトランジスタＱ１３
は、いずれもトランジスタＱ１２に電流を供給するが、
これらの電流値は、電源電圧Ｖccに依存している。電源
電圧Ｖccのレベルが変動すると、抵抗器Ｒ１１の第１の
端子における電位及びトランジスタＱ１３の動作が影響
を受け、トランジスタＱ１２に供給される電流値が変化
する。すなわち、トランジスタＱ１２のベース電位はグ
ランドを基準とし、抵抗器Ｒ１１とトランジスタＱ１３
は電源電圧Ｖccを基準としているので、歪みが発生し、
前置増幅器の電源電圧変動除去比が低下してしまう。
【００１１】図３において、Ａ点からグランド方向に見
た前置増幅器の出力インピーダンス、すなわちトランジ
スタＱ１２のコレクタにおけるインピーダンスは、下記
式により表される。
た前置増幅器の出力インピーダンス、すなわちトランジ
スタＱ１２のコレクタにおけるインピーダンスは、下記
式により表される。
【００１２】ｒout＝ｒo2（１＋ｇｍQ12ｒo1） ここで、ｒo1は、トランジスタＱ１３と並列なトランジ
スタＱ１１の出力インピーダンスである。Ｂ点におい
て、トランジスタＱ１３及び抵抗器Ｒ１２により生じる
直流電流が、トランジスタＱ１２のエミッタからトラン
ジスタＱ１３のコレクタ方向に流れる。すなわち、トラ
ンジスタＱ１２は直流電流のループに入っていない。
スタＱ１１の出力インピーダンスである。Ｂ点におい
て、トランジスタＱ１３及び抵抗器Ｒ１２により生じる
直流電流が、トランジスタＱ１２のエミッタからトラン
ジスタＱ１３のコレクタ方向に流れる。すなわち、トラ
ンジスタＱ１２は直流電流のループに入っていない。
【００１３】本発明は、上述した従来の装置の実情に鑑
みてなされたものであり、本発明の目的は、ジョブ等に
より開示された前置増幅器よりも電源電圧変動除去比が
高い単一電源の前置増幅器を提供することである。さら
に、本発明の目的は、出力インピーダンスがより大きな
前置増幅器を提供することである。
みてなされたものであり、本発明の目的は、ジョブ等に
より開示された前置増幅器よりも電源電圧変動除去比が
高い単一電源の前置増幅器を提供することである。さら
に、本発明の目的は、出力インピーダンスがより大きな
前置増幅器を提供することである。
【００１４】
【課題を解決するための手段】本発明に係る前置増幅器
は、磁気ヘッド装置において用いられる単一電源の前置
増幅器であって、磁気抵抗効果素子をバイアスするとと
もに、磁気抵抗効果素子により生成された信号を増幅す
る回路を有している。この前置増幅器は、単一電圧源か
ら電力が供給される。前置増幅器には、その利得を定
め、磁気抵抗効果素子により生成された信号に対応する
出力信号を出力する第１の抵抗器が設けられている。第
１のフィードバック回路は、第１のバイアス電流を発生
して、磁気抵抗効果素子に供給する。第１のフィードバ
ック回路は、出力信号と基準電圧の差を増幅する第１の
トランスコンダクタンス増幅器を有する。第２のフィー
ドバック回路は、第２のバイアス電流を発生して、磁気
抵抗効果素子に供給する。第２のフィードバック回路
は、基準電圧と２つの抵抗器の接続点における電位との
差を増幅する第２のトランスコンダクタンス増幅器を有
する。受信回路と第１の抵抗器間にはトランジスタが接
続され、このトランジスタは、第１の抵抗器で生成され
る出力信号を制御する。トランジスタは、第２のトラン
スコンダクタンス増幅器の出力及び第１のコンデンサに
より制御される。第１の抵抗器、トランジスタ及び第２
のフィードバック回路の全ては、単一電圧源の電圧を基
準にしており、高い電源電圧変動除去比が得られる。第
２のバイアス電流が２つの抵抗器を介して供給されるこ
とにより、前置増幅器の出力インピーダンスを増加させ
る。
は、磁気ヘッド装置において用いられる単一電源の前置
増幅器であって、磁気抵抗効果素子をバイアスするとと
もに、磁気抵抗効果素子により生成された信号を増幅す
る回路を有している。この前置増幅器は、単一電圧源か
ら電力が供給される。前置増幅器には、その利得を定
め、磁気抵抗効果素子により生成された信号に対応する
出力信号を出力する第１の抵抗器が設けられている。第
１のフィードバック回路は、第１のバイアス電流を発生
して、磁気抵抗効果素子に供給する。第１のフィードバ
ック回路は、出力信号と基準電圧の差を増幅する第１の
トランスコンダクタンス増幅器を有する。第２のフィー
ドバック回路は、第２のバイアス電流を発生して、磁気
抵抗効果素子に供給する。第２のフィードバック回路
は、基準電圧と２つの抵抗器の接続点における電位との
差を増幅する第２のトランスコンダクタンス増幅器を有
する。受信回路と第１の抵抗器間にはトランジスタが接
続され、このトランジスタは、第１の抵抗器で生成され
る出力信号を制御する。トランジスタは、第２のトラン
スコンダクタンス増幅器の出力及び第１のコンデンサに
より制御される。第１の抵抗器、トランジスタ及び第２
のフィードバック回路の全ては、単一電圧源の電圧を基
準にしており、高い電源電圧変動除去比が得られる。第
２のバイアス電流が２つの抵抗器を介して供給されるこ
とにより、前置増幅器の出力インピーダンスを増加させ
る。
【００１５】
【発明の実施の形態】以下、本発明に係る磁気ヘッド装
置及びその前置増幅器の実施例について、図面を参照し
ながら説明する。
置及びその前置増幅器の実施例について、図面を参照し
ながら説明する。
【００１６】図１は、本発明に係る単一電源の前置増幅
器の構成を示す回路図である。
器の構成を示す回路図である。
【００１７】磁気抵抗効果（以下、ＭＲという。）素子
１の第１の端子は接地されている。ＭＲ素子１の第２の
端子は、ｎｐｎトランジスタＱ１のエミッタに接続され
ている。トランジスタＱ１のコレクタは、ｎｐｎトラン
ジスタＱ２のエミッタ及び抵抗器Ｒ３の第１の端子に接
続されている。トランジスタＱ２のコレクタは、抵抗器
Ｒ１の第１の端子及びトランスコンダクタンス増幅器ｇ
１の反転入力端子に接続されている。抵抗器Ｒ１の第２
の端子には、電源電圧Ｖccが印加されている。トランス
コンダクタンス増幅器ｇ１の非反転入力端子は、トラン
スコンダクタンス増幅器ｇ２の非反転入力端子及び基準
電圧源Ｖref の第１の端子に接続されている。基準電圧
源Ｖref の第２の端子には、電源電圧Ｖccが印加されて
いる。トランスコンダクタンス増幅器ｇ１の出力端子
は、トランジスタＱ１のベース及びコンデンサＣext の
第１の端子に接続されている。コンデンサＣext の第２
の端子は接地されている。トランスコンダクタンス増幅
器ｇ２の反転入力端子は、抵抗器Ｒ３の第２の端子及び
抵抗器Ｒ２の第１の端子に接続されている。抵抗器Ｒ２
の第２の端子には、電源電圧Ｖccが印加されている。ト
ランスコンダクタンス増幅器ｇ２の出力端子は、コンデ
ンサＣ１の第１の端子及びトランジスタＱ２のベースに
接続されている。コンデンサＣ１の第２の端子には、電
源電圧Ｖccが印加されている。
１の第１の端子は接地されている。ＭＲ素子１の第２の
端子は、ｎｐｎトランジスタＱ１のエミッタに接続され
ている。トランジスタＱ１のコレクタは、ｎｐｎトラン
ジスタＱ２のエミッタ及び抵抗器Ｒ３の第１の端子に接
続されている。トランジスタＱ２のコレクタは、抵抗器
Ｒ１の第１の端子及びトランスコンダクタンス増幅器ｇ
１の反転入力端子に接続されている。抵抗器Ｒ１の第２
の端子には、電源電圧Ｖccが印加されている。トランス
コンダクタンス増幅器ｇ１の非反転入力端子は、トラン
スコンダクタンス増幅器ｇ２の非反転入力端子及び基準
電圧源Ｖref の第１の端子に接続されている。基準電圧
源Ｖref の第２の端子には、電源電圧Ｖccが印加されて
いる。トランスコンダクタンス増幅器ｇ１の出力端子
は、トランジスタＱ１のベース及びコンデンサＣext の
第１の端子に接続されている。コンデンサＣext の第２
の端子は接地されている。トランスコンダクタンス増幅
器ｇ２の反転入力端子は、抵抗器Ｒ３の第２の端子及び
抵抗器Ｒ２の第１の端子に接続されている。抵抗器Ｒ２
の第２の端子には、電源電圧Ｖccが印加されている。ト
ランスコンダクタンス増幅器ｇ２の出力端子は、コンデ
ンサＣ１の第１の端子及びトランジスタＱ２のベースに
接続されている。コンデンサＣ１の第２の端子には、電
源電圧Ｖccが印加されている。
【００１８】この実施例の前置増幅器においては、図３
に示す前置増幅器に設けられているトランジスタＱ３と
電圧源Ｖ１を削除している。この前置増幅器の利得は、
抵抗器Ｒ１の値によって定まる。トランジスタＱ１のエ
ミッタを介してＭＲ素子１に、バイアス電流が供給され
る。前置増幅器の出力信号の電圧（以下、単に出力電圧
信号という。）Ｖout は、抵抗器Ｒ１の第１の端子と基
準電圧Ｖref の第１の端子間の電圧差で得られる。出力
電圧信号Ｖout は、トランジスタＱ１からのバイアス電
流が流れるＭＲ素子１によって得られる入力電流信号を
増幅したものに対応している。
に示す前置増幅器に設けられているトランジスタＱ３と
電圧源Ｖ１を削除している。この前置増幅器の利得は、
抵抗器Ｒ１の値によって定まる。トランジスタＱ１のエ
ミッタを介してＭＲ素子１に、バイアス電流が供給され
る。前置増幅器の出力信号の電圧（以下、単に出力電圧
信号という。）Ｖout は、抵抗器Ｒ１の第１の端子と基
準電圧Ｖref の第１の端子間の電圧差で得られる。出力
電圧信号Ｖout は、トランジスタＱ１からのバイアス電
流が流れるＭＲ素子１によって得られる入力電流信号を
増幅したものに対応している。
【００１９】基準電圧Ｖref は、フィードバック回路に
より、抵抗器Ｒ１を介して流れる電流を所定の値に設定
するのに用いられる。フィードバック回路は、正帰還の
利得を定める経路と、負帰還の利得を定める経路とを有
している。負帰還利得の経路（以下、第１のフィードバ
ック回路という。）は、トランスコンダクタンス増幅器
ｇ１等からなる。トランスコンダクタンス増幅器ｇ１
は、基準電圧Ｖref と抵抗器Ｒ１の第１の端子における
電位との差で表される出力電圧信号Ｖout を増幅する。
トランスコンダクタンス増幅器ｇ１の出力信号は、コン
デンサＣext の充電電圧を制御するのに用いられる。コ
ンデンサＣext の充電電圧によって、トランジスタＱ１
の動作及びＭＲ素子１に供給される電流量が制御され
る。正帰還利得の経路（以下、第２のフィードバック回
路という。）は、抵抗器Ｒ１、トランジスタＱ１、ＭＲ
素子１等からなる。
より、抵抗器Ｒ１を介して流れる電流を所定の値に設定
するのに用いられる。フィードバック回路は、正帰還の
利得を定める経路と、負帰還の利得を定める経路とを有
している。負帰還利得の経路（以下、第１のフィードバ
ック回路という。）は、トランスコンダクタンス増幅器
ｇ１等からなる。トランスコンダクタンス増幅器ｇ１
は、基準電圧Ｖref と抵抗器Ｒ１の第１の端子における
電位との差で表される出力電圧信号Ｖout を増幅する。
トランスコンダクタンス増幅器ｇ１の出力信号は、コン
デンサＣext の充電電圧を制御するのに用いられる。コ
ンデンサＣext の充電電圧によって、トランジスタＱ１
の動作及びＭＲ素子１に供給される電流量が制御され
る。正帰還利得の経路（以下、第２のフィードバック回
路という。）は、抵抗器Ｒ１、トランジスタＱ１、ＭＲ
素子１等からなる。
【００２０】第２のフィードバック回路は、新たなバイ
アス電流をトランジスタＱ１を介してＭＲ素子１に供給
するのに用いられる。トランスコンダクタンス増幅器ｇ
２は、基準電圧Ｖref と抵抗器Ｒ２の第１の端子におけ
る電位との差を増幅して、トランジスタＱ２の動作を制
御する。トランスコンダクタンス増幅器ｇ２の出力は、
コンデンサＣ１の充電電圧を制御するのに用いられる。
コンデンサＣ１の充電電圧によって、トランジスタＱ２
の動作が制御される。
アス電流をトランジスタＱ１を介してＭＲ素子１に供給
するのに用いられる。トランスコンダクタンス増幅器ｇ
２は、基準電圧Ｖref と抵抗器Ｒ２の第１の端子におけ
る電位との差を増幅して、トランジスタＱ２の動作を制
御する。トランスコンダクタンス増幅器ｇ２の出力は、
コンデンサＣ１の充電電圧を制御するのに用いられる。
コンデンサＣ１の充電電圧によって、トランジスタＱ２
の動作が制御される。
【００２１】この実施例の前置増幅器の直流電流は、抵
抗器Ｒ２、Ｒ３を介して供給される。トランジスタＱ２
も直流電流を制御するフィードバックループ内に設けら
れている。この実施例の前置増幅器において、トランジ
スタＱ２のベース電位は、トランスコンダクタンス増幅
器ｇ２とコンデンサＣ１を介して電源電圧Ｖccを基準と
している。抵抗器Ｒ１の第１の端子はトランジスタＱ２
のコレクタに接続されているが、この抵抗器Ｒ１の第２
の端子には電源電圧Ｖccが印加されている。抵抗器Ｒ３
の第１の端子はトランジスタＱ２のコレクタに接続され
ているが、この抵抗器Ｒ３の第２の端子には抵抗器Ｒ２
を介して電源電圧Ｖccが印加されている。このため、電
源電圧Ｖccのレベルが変動しても、抵抗器Ｒ１により供
給される電流値と、抵抗器Ｒ２、Ｒ３を流れる電流値及
びトランジスタＱ２の動作が全て比例して変動し、歪み
が相殺されて、出力電圧信号Ｖout において一定の応答
が得られる。したがって、この前置増幅器が発生する雑
音は、電源電圧Ｖccのレベルの変動による本来の雑音よ
りも小さくなり、これにより、高い電源電圧変動除去比
を得ることができる。
抗器Ｒ２、Ｒ３を介して供給される。トランジスタＱ２
も直流電流を制御するフィードバックループ内に設けら
れている。この実施例の前置増幅器において、トランジ
スタＱ２のベース電位は、トランスコンダクタンス増幅
器ｇ２とコンデンサＣ１を介して電源電圧Ｖccを基準と
している。抵抗器Ｒ１の第１の端子はトランジスタＱ２
のコレクタに接続されているが、この抵抗器Ｒ１の第２
の端子には電源電圧Ｖccが印加されている。抵抗器Ｒ３
の第１の端子はトランジスタＱ２のコレクタに接続され
ているが、この抵抗器Ｒ３の第２の端子には抵抗器Ｒ２
を介して電源電圧Ｖccが印加されている。このため、電
源電圧Ｖccのレベルが変動しても、抵抗器Ｒ１により供
給される電流値と、抵抗器Ｒ２、Ｒ３を流れる電流値及
びトランジスタＱ２の動作が全て比例して変動し、歪み
が相殺されて、出力電圧信号Ｖout において一定の応答
が得られる。したがって、この前置増幅器が発生する雑
音は、電源電圧Ｖccのレベルの変動による本来の雑音よ
りも小さくなり、これにより、高い電源電圧変動除去比
を得ることができる。
【００２２】この実施例の前置増幅器の出力インピーダ
ンスは、トランスコンダクタンス増幅器ｇ２でトランジ
スタＱ２を制御することによって増大する。この実施例
の前置増幅器において、Ａ点からグランド方向に見た出
力インピーダンスは、下記式により表される。
ンスは、トランスコンダクタンス増幅器ｇ２でトランジ
スタＱ２を制御することによって増大する。この実施例
の前置増幅器において、Ａ点からグランド方向に見た出
力インピーダンスは、下記式により表される。
【００２３】ｒout＝ｒo2（１＋Ａg2ｇｍQ2ｒo1） したがって、出力インピーダンスｒout は、トランスコ
ンダクタンス増幅器ｇ２の直流利得Ａg2により、図３に
示す前置増幅器よりも大きくなる。
ンダクタンス増幅器ｇ２の直流利得Ａg2により、図３に
示す前置増幅器よりも大きくなる。
【００２４】ここで、図１に示す前置増幅器の具体的な
回路構成について説明する。図２は、この前置増幅器の
具体的な構成を示す回路図である。なお、図１と同じ回
路構成部品には、同じ番号を付し、それらの動作につい
ては、図１に示す前置増幅器と同じなので、ここでは説
明を省略する。
回路構成について説明する。図２は、この前置増幅器の
具体的な構成を示す回路図である。なお、図１と同じ回
路構成部品には、同じ番号を付し、それらの動作につい
ては、図１に示す前置増幅器と同じなので、ここでは説
明を省略する。
【００２５】この前置増幅器は、ＭＲ素子１により磁気
記録媒体からデータを読み出す磁気ヘッド装置に用いら
れるように設計されている。前置増幅器は、ＭＲ素子１
によって読み出された信号を増幅し、出力信号Ｖout と
して出力する。前置増幅器は、この出力信号Ｖout を読
出チャンネル回路に供給し、磁気記録媒体から読み出さ
れたディジタルフォーマットのデータを再生する。
記録媒体からデータを読み出す磁気ヘッド装置に用いら
れるように設計されている。前置増幅器は、ＭＲ素子１
によって読み出された信号を増幅し、出力信号Ｖout と
して出力する。前置増幅器は、この出力信号Ｖout を読
出チャンネル回路に供給し、磁気記録媒体から読み出さ
れたディジタルフォーマットのデータを再生する。
【００２６】すなわち、図１に示すトランスコンダクタ
ンス増幅器ｇ１は、抵抗器Ｒ１の第１の端子における電
位、基準電圧Ｖref をレベルシフトするためのトランジ
スタＱ３、Ｑ４と、トランジスタＱ５、Ｑ６からなるエ
ミッタ接地の差動増幅回路と、トランジスタＱ７、Ｑ８
からなるカレントミラー定電流回路とを備え、基準電圧
Ｖref と抵抗器Ｒ１の第１の端子における電位との差で
表される出力電圧信号Ｖout を増幅してトランジスタＱ
１に負帰還をかけ、ＭＲ素子１のバイアス電流を一定に
制御する。
ンス増幅器ｇ１は、抵抗器Ｒ１の第１の端子における電
位、基準電圧Ｖref をレベルシフトするためのトランジ
スタＱ３、Ｑ４と、トランジスタＱ５、Ｑ６からなるエ
ミッタ接地の差動増幅回路と、トランジスタＱ７、Ｑ８
からなるカレントミラー定電流回路とを備え、基準電圧
Ｖref と抵抗器Ｒ１の第１の端子における電位との差で
表される出力電圧信号Ｖout を増幅してトランジスタＱ
１に負帰還をかけ、ＭＲ素子１のバイアス電流を一定に
制御する。
【００２７】また、図１に示すトランスコンダクタンス
増幅器ｇ２は、トランジスタＱ９、Ｑ１０からなる増幅
回路と、トランジスタＱ１１、Ｑ１２からなるカレント
ミラー定電流回路とを備え、基準電圧Ｖref と抵抗器Ｒ
２の第１の端子における電位との差を増幅して、トラン
ジスタＱ２の動作を制御する。
増幅器ｇ２は、トランジスタＱ９、Ｑ１０からなる増幅
回路と、トランジスタＱ１１、Ｑ１２からなるカレント
ミラー定電流回路とを備え、基準電圧Ｖref と抵抗器Ｒ
２の第１の端子における電位との差を増幅して、トラン
ジスタＱ２の動作を制御する。
【００２８】以上のように、上述した実施例では、本発
明に係る前置増幅器をバイポーラトランジスタ集積回路
として説明したが、本発明に係る前置増幅器は、例えば
ＣＭＯＳ、ＭＯＳ、個別部品、ＥＣＬ等の他の部品技術
を用いても実現できることは、当該分野の技術者にとっ
て明らかである。また、上述した論理回路に代えて、異
なる構成の論理回路を用いても、この実施例の機能を達
成できることは、当該分野の技術者にとって明らかであ
る。
明に係る前置増幅器をバイポーラトランジスタ集積回路
として説明したが、本発明に係る前置増幅器は、例えば
ＣＭＯＳ、ＭＯＳ、個別部品、ＥＣＬ等の他の部品技術
を用いても実現できることは、当該分野の技術者にとっ
て明らかである。また、上述した論理回路に代えて、異
なる構成の論理回路を用いても、この実施例の機能を達
成できることは、当該分野の技術者にとって明らかであ
る。
【００２９】本発明の構成及び動作の原理を理解しやす
くするために、本発明を、詳細事項を含めて具体的な実
施例により説明したが、ここでの具体的な実施例やその
詳細な事項は、特許請求の範囲を限定するものではな
い。本発明の趣旨を逸脱しない範囲で、実施例における
変更が可能なことは、当該分野の技術者にとって明らか
である。
くするために、本発明を、詳細事項を含めて具体的な実
施例により説明したが、ここでの具体的な実施例やその
詳細な事項は、特許請求の範囲を限定するものではな
い。本発明の趣旨を逸脱しない範囲で、実施例における
変更が可能なことは、当該分野の技術者にとって明らか
である。
【００３０】
【発明の効果】本発明に係る前置増幅器は、単一電源の
前置増幅器であり、磁気ヘッド装置において用いられ
る。この単一電源の前置増幅器は、磁気抵抗効果素子を
バイアスするとともに、磁気抵抗効果素子により生成さ
れる信号を増幅する回路を有している。この前置増幅器
は、単一電圧源から電力が供給される。前置増幅器に
は、その利得を定め、磁気抵抗効果素子により生成され
た信号に対応する出力信号を出力する第１の抵抗器が設
けられている。第１のフィードバック回路は、第１のバ
イアス電流を発生して、磁気抵抗効果素子に供給する。
第１のフィードバック回路は、出力信号と基準電圧の差
を増幅する第１のトランスコンダクタンス増幅器を有す
る。第２のフィードバック回路は、第２のバイアス電流
を発生して、磁気抵抗効果素子に供給する。第２のフィ
ードバック回路は、基準電圧と２つの抵抗器の接続点に
おける電位との差を増幅する第２のトランスコンダクタ
ンス増幅器を有する。受信回路と第１の抵抗器間にはト
ランジスタが接続され、このトランジスタは、第１の抵
抗器で生成される出力信号を制御する。トランジスタ
は、第２のトランスコンダクタンス増幅器の出力及び第
１のコンデンサにより制御される。第１の抵抗器、トラ
ンジスタ及び第２のフィードバック回路の全ては、単一
電圧源の電圧を基準にしており、高い電源電圧変動除去
比を得ることができる。第２のバイアス電流が２つの抵
抗器を介して供給されることにより、前置増幅器の出力
インピーダンスを増加させることができる。
前置増幅器であり、磁気ヘッド装置において用いられ
る。この単一電源の前置増幅器は、磁気抵抗効果素子を
バイアスするとともに、磁気抵抗効果素子により生成さ
れる信号を増幅する回路を有している。この前置増幅器
は、単一電圧源から電力が供給される。前置増幅器に
は、その利得を定め、磁気抵抗効果素子により生成され
た信号に対応する出力信号を出力する第１の抵抗器が設
けられている。第１のフィードバック回路は、第１のバ
イアス電流を発生して、磁気抵抗効果素子に供給する。
第１のフィードバック回路は、出力信号と基準電圧の差
を増幅する第１のトランスコンダクタンス増幅器を有す
る。第２のフィードバック回路は、第２のバイアス電流
を発生して、磁気抵抗効果素子に供給する。第２のフィ
ードバック回路は、基準電圧と２つの抵抗器の接続点に
おける電位との差を増幅する第２のトランスコンダクタ
ンス増幅器を有する。受信回路と第１の抵抗器間にはト
ランジスタが接続され、このトランジスタは、第１の抵
抗器で生成される出力信号を制御する。トランジスタ
は、第２のトランスコンダクタンス増幅器の出力及び第
１のコンデンサにより制御される。第１の抵抗器、トラ
ンジスタ及び第２のフィードバック回路の全ては、単一
電圧源の電圧を基準にしており、高い電源電圧変動除去
比を得ることができる。第２のバイアス電流が２つの抵
抗器を介して供給されることにより、前置増幅器の出力
インピーダンスを増加させることができる。
【図１】本発明に係る単一電源の前置増幅器の構成を示
す回路図である。
す回路図である。
【図２】図１に示す前置増幅器の具体的な回路構成を示
す図である。
す図である。
【図３】従来の磁気抵抗効果型センサ用の単一電源の前
置増幅器を構成を示す回路図である。
置増幅器を構成を示す回路図である。
１ ＭＲ素子、Ｑ１、Ｑ２、トランジスタ、Ｒ１、Ｒ
２、Ｒ３ 抵抗器、Ｃext、Ｃ１ コンデンサ、ｇ１、
ｇ２ トランスコンダクタンス増幅器、
２、Ｒ３ 抵抗器、Ｃext、Ｃ１ コンデンサ、ｇ１、
ｇ２ トランスコンダクタンス増幅器、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マフムド ムスバ アメリカ合衆国 カリフォルニア州 95051 サンタ クララ ホームステッド ロード ＃38 3335 (72)発明者 小路 法男 神奈川県横浜市都筑区荏田南 ３−12−17
Claims (11)
- 【請求項１】 単一の電圧を出力する単一電圧源から電
力が供給され、磁気記録媒体から読み出されるデータに
対応した磁気抵抗効果素子をバイアスするとともに、上
記磁気抵抗効果素子により生成された信号を増幅する前
置増幅器であって、 上記磁気抵抗効果素子により生成された信号を受信する
受信回路と、 上記増幅回路の利得を定め、上記磁気抵抗効果素子によ
り生成された信号に対応した出力信号を出力する第１の
回路素子と、 上記単一電圧源に接続された基準電圧源と、 上記出力信号と上記基準電圧との第１の電圧差により制
御され、上記磁気抵抗効果素子に第１のバイアス電流を
供給する第１のバイアス回路と、 上記単一電圧源の電圧に基づいた第１の電圧レベルと上
記基準電圧との第２の電圧差により制御され、上記磁気
抵抗効果素子に第２のバイアス電流を供給する第２のバ
イアス回路と、 上記受信回路と上記第１の回路素子間に接続され、上記
第１の回路素子により生成される上記出力信号を制御す
る第１のトランジスタと、 を備え、 上記第１の回路素子、上記第１のトランジスタ及び上記
第２のバイアス回路の全てが、上記単一電圧源の電圧を
基準にし、高い電源電圧変動除去比を有する、 ことを特徴とする前置増幅器。 - 【請求項２】 上記第１の回路素子は、抵抗器である、 ことを特徴とする請求項１記載の前置増幅器。
- 【請求項３】 上記第１のバイアス回路は、第１のトラ
ンスコンダクタンス増幅器と、第１のコンデンサとを有
する、 ことを特徴とする請求項２記載の前置増幅器。 - 【請求項４】 上記第２のバイアス回路は、第２のトラ
ンスコンダクタンス増幅器と、第２のコンデンサとを有
し、 上記第２のトランスコンダクタンス増幅器は、上記第１
のトランジスタの動作を制御する第２の電圧を上記第２
のコンデンサに充電する、 ことを特徴とする請求項３記載の前置増幅器。 - 【請求項５】 上記第１のトランジスタと上記磁気抵抗
効果素子間に接続された第２のトランジスタを有し、 上記第１及び第２のバイアス電流が、上記第２のトラン
ジスタを介して上記磁気抵抗効果素子に供給される、 ことを特徴とする請求項４記載の前置増幅器。 - 【請求項６】 磁気記録媒体と、 上記磁気記録媒体に記録された情報に対応した信号を生
成する磁気抵抗効果素子と、 単一の電圧を出力する単一電圧源と、 上記単一電圧源及び上記磁気抵抗効果素子に接続され、
上記磁気抵抗効果素子をバイアスするとともに、生成さ
れた信号を増幅する増幅回路と、 を備え、 上記増幅回路は、利得を定め、上記磁気抵抗効果素子に
より生成された信号に対応する出力信号を出力する第１
の回路素子と、上記単一電圧源に接続された基準電圧源
と、上記出力信号と上記基準電圧との第１の電圧差によ
り制御され、上記磁気抵抗効果素子に第１のバイアス電
流を供給する第１のバイアス回路と、第１の電圧レベル
と上記基準電圧との第２の電圧差により制御され、上記
磁気抵抗効果素子に第２のバイアス電流を供給する第２
のバイアス回路と、上記磁気抵抗効果素子と上記第１の
回路素子間に接続され、上記第１の回路素子により生成
される上記出力信号を制御する第１のトランジスタとを
有し、 上記第１の回路素子、上記トランジスタ及び上記第２の
バイアス回路の全てが、上記単一電圧源の電圧を基準に
し、高い電源電圧変動除去比を有する、 ことを特徴とする磁気ヘッド装置。 - 【請求項７】 上記第１の回路素子は、抵抗器である、 ことを特徴とする請求項６記載の磁気ヘッド装置。
- 【請求項８】 上記第１のバイアス回路は、第１のトラ
ンスコンダクタンス増幅器と、第１のコンデンサとを有
する、 ことを特徴とする請求項７記載の磁気ヘッド装置。 - 【請求項９】 上記第２のバイアス回路は、第２のトラ
ンスコンダクタンス増幅器と、第２のコンデンサとを有
し、 上記第２のトランスコンダクタンス増幅器は、上記第１
のトランジスタの動作を制御する第２の電圧を上記第２
のコンデンサに充電する、 ことを特徴とする請求項８記載の磁気ヘッド装置。 - 【請求項１０】 上記第１のトランジスタと上記磁気抵
抗効果素子との間に接続された第２のトランジスタを有
し、上記第１及び第２のバイアス電流が、上記第２のト
ランジスタを介して上記磁気抵抗効果素子に供給される
ことを特徴とする請求項９記載の磁気ヘッド装置。 - 【請求項１１】 単一の電圧を出力する単一電圧源から
電力が供給され、磁気記録媒体から読み出されるデータ
に対応した磁気抵抗効果素子をバイアスするとともに、
上記磁気抵抗効果素子により生成された信号を増幅する
前置増幅器であって、 上記磁気抵抗効果素子により生成された信号を受信する
受信回路と、 上記単一電圧源に第１の端子が接続された第１の抵抗器
と、 上記磁気抵抗効果素子にエミッタが接続された第１のト
ランジスタと、 上記第１のトランジスタのコレクタにエミッタが接続さ
れ、上記第１の抵抗器の第２の端子にコレクタが接続さ
れた第２のトランジスタと、 上記第１のトランジスタのベースに第１の端子が接続さ
れ、第２の端子が接地された第１のコンデンサと、 上記単一電圧源に第１の端子が接続され、上記第２のト
ランジスタのベースに第２の端子が接続された第２のコ
ンデンサと、 上記単一電圧源に接続された基準電圧源と、 上記第１の抵抗器の第２の端子及び上記第２のトランジ
スタのコレクタに第１の入力端子が接続され、上記基準
電圧源に第２の入力端子が接続され、上記第１のトラン
ジスタのベース及び上記第１のコンデンサの第１の端子
に出力端子が接続された第１のトランスコンダクタンス
増幅器と、 上記単一電圧源に第１の端子が接続された第２の抵抗器
と、 上記第２の抵抗器の第２の端子に第１の端子が接続さ
れ、上記第２のトランジスタのエミッタ及び上記第１の
トランジスタのコレクタに第２の端子が接続された第３
の抵抗器と、 上記第１のトランスコンダクタンス増幅器の第２の入力
端子及び上記基準電圧源に第１の入力端子が接続され、
上記第２の抵抗器の第２の端子及び上記第３の抵抗器の
第１の端子に第２の入力端子が接続され、上記第２のコ
ンデンサの第２の端子及び上記第２のトランジスタのベ
ースに出力端子が接続された第２のトランスコンダクタ
ンス増幅器と、 を備えることを特徴とする前置増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/621,653 US5691663A (en) | 1996-03-25 | 1996-03-25 | Single-ended supply preamplifier with high power supply rejection ratio |
| US08/621653 | 1996-03-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027308A true JPH1027308A (ja) | 1998-01-27 |
Family
ID=24491055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9072364A Withdrawn JPH1027308A (ja) | 1996-03-25 | 1997-03-25 | 前置増幅器及び磁気ヘッド装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5691663A (ja) |
| JP (1) | JPH1027308A (ja) |
| CN (2) | CN1079560C (ja) |
| SG (1) | SG50789A1 (ja) |
| TW (1) | TW350165B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600224B1 (ko) * | 1998-07-06 | 2006-07-13 | 애질런트 테크놀로지스, 인크. | 자기 저항 헤드 판독 증폭기 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1296030B1 (it) * | 1997-10-14 | 1999-06-04 | Sgs Thomson Microelectronics | Circuito di riferimento a bandgap immune da disturbi sulla linea di alimentazione |
| US6307699B1 (en) * | 1998-11-04 | 2001-10-23 | Stmicroelectronics, Inc. | Bimodal biasing of magneto resistive heads |
| US6429991B1 (en) | 1999-04-15 | 2002-08-06 | Mitsubishi Electric And Electronics U.S.A., Inc. | Reducing bias current settling time in magneto-resistive head pre-amplifiers |
| US6420910B1 (en) * | 1999-04-27 | 2002-07-16 | International Business Machines Corporation | Quasi-current sensing input impedance controlled preamplifier for magnetoresistive elements |
| ATE360280T1 (de) * | 2001-11-19 | 2007-05-15 | Dialog Semiconductor Gmbh | Störunterdrückungsoptimierung der stromversorgung während des prüfens |
| US7187513B2 (en) * | 2002-06-14 | 2007-03-06 | Renesas Technology America, Inc. | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications |
| US6850378B2 (en) * | 2002-11-05 | 2005-02-01 | Hitachi Global Storage Technologies Netherlands Bv | Method and apparatus for providing quadrature biasing for coupled-pair circuits |
| US7202645B2 (en) * | 2003-01-09 | 2007-04-10 | Audio Note Uk Ltd. | Regulated power supply unit |
| US6781468B1 (en) | 2003-04-30 | 2004-08-24 | Agilent Technologies, Inc | Photo-amplifier circuit with improved power supply rejection |
| TWI266166B (en) * | 2004-12-16 | 2006-11-11 | Realtek Semiconductor Corp | Source follower and stabilizing current feedback circuit thereof |
| GB2434047A (en) * | 2006-01-05 | 2007-07-11 | Chi Ming John Lam | A balanced audio valve amplifier with multiple feedback loops |
| US7907003B2 (en) * | 2009-01-14 | 2011-03-15 | Standard Microsystems Corporation | Method for improving power-supply rejection |
| US9672846B1 (en) * | 2016-06-21 | 2017-06-06 | Western Digital Technologies, Inc. | STO bias control for MAMR head reliability |
| JP6661496B2 (ja) * | 2016-09-08 | 2020-03-11 | 株式会社東芝 | 電源回路 |
| US11361786B1 (en) * | 2020-11-20 | 2022-06-14 | Western Digital Technologies, Inc. | Data storage device employing amplifier feedback for impedance matching |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204789A (en) * | 1991-01-31 | 1993-04-20 | International Business Machines Corporation | Low noise voltage-biasing amplifier for magnetoresistive element |
| US5270882A (en) * | 1992-07-15 | 1993-12-14 | International Business Machines Corporation | Low-voltage, low-power amplifier for magnetoresistive sensor |
-
1996
- 1996-03-25 US US08/621,653 patent/US5691663A/en not_active Expired - Lifetime
-
1997
- 1997-02-01 SG SG1997000230A patent/SG50789A1/en unknown
- 1997-02-18 TW TW086101897A patent/TW350165B/zh not_active IP Right Cessation
- 1997-03-25 CN CN97104557A patent/CN1079560C/zh not_active Expired - Fee Related
- 1997-03-25 JP JP9072364A patent/JPH1027308A/ja not_active Withdrawn
-
2001
- 2001-03-09 CN CN01111258A patent/CN1377029A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600224B1 (ko) * | 1998-07-06 | 2006-07-13 | 애질런트 테크놀로지스, 인크. | 자기 저항 헤드 판독 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW350165B (en) | 1999-01-11 |
| SG50789A1 (en) | 1998-07-20 |
| US5691663A (en) | 1997-11-25 |
| CN1164776A (zh) | 1997-11-12 |
| CN1377029A (zh) | 2002-10-30 |
| CN1079560C (zh) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574986B2 (ja) | デイスク記憶システム | |
| US5331478A (en) | Magnetoresistive head amplifier | |
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| JP2572528B2 (ja) | データ記憶装置 | |
| JPS62245503A (ja) | 磁気記録検出回路 | |
| JPH06267002A (ja) | 単極性磁気抵抗前置増幅器 | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| US6331921B1 (en) | Magneto-resistive head read amplifier | |
| US6066987A (en) | Differential cascode magneto-resistance preamplifier with bias bypass | |
| US5831784A (en) | Pseudo differential voltage sense MR preamplifier with improved bandwidth | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JPH11203611A (ja) | 増幅回路 | |
| US7187513B2 (en) | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications | |
| JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
| JPH0610842B2 (ja) | 抵抗変化検出回路 | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| US6473256B2 (en) | Method and apparatus for a 200 NS write to read switch time circuit | |
| US6320466B1 (en) | Amplifier circuit | |
| US20050259344A1 (en) | High output impedance biasing for magnetoresistive elements | |
| JPH0991604A (ja) | リードアンプ | |
| JP2001345650A (ja) | 広帯域ローノイズ差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |