JP3771718B2 - パワーアンプ及びこれを用いたモータ駆動回路 - Google Patents
パワーアンプ及びこれを用いたモータ駆動回路 Download PDFInfo
- Publication number
- JP3771718B2 JP3771718B2 JP16938698A JP16938698A JP3771718B2 JP 3771718 B2 JP3771718 B2 JP 3771718B2 JP 16938698 A JP16938698 A JP 16938698A JP 16938698 A JP16938698 A JP 16938698A JP 3771718 B2 JP3771718 B2 JP 3771718B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- current
- output
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の属する技術分野】
本発明はパワーアンプ及びこれを用いたモータ駆動回路に係り、特に歪が小さく、簡単な回路構成で出力素子の低損失化が可能で、かつ、周波数特性が良好なパワーアンプと、ハードディスクドライブなどに好適な、このパワーアンプを用いたモータ駆動回路に関する。
【0002】
【従来の技術】
近年、エレクトロニクスの発達に伴い、小型モータの応用分野は大幅に広がり、その種類も様々なものとなっている。中でもハードディスクドライブ(以下、HDDと称する)は、パーソナルコンピュータの外部記憶装置として必須なものであり、これに使用されるモータとその駆動用集積回路も重要な構成部品となっている。特に、ディスク上の情報へのアクセスを行うヘッドアクチュエータを駆動するためには、スピーカの原理を利用して直線運動を行うボイスコイルモータ(以下、VCMと称する)が使用される。
【0003】
従来、この種のVCMの駆動回路としては、次のような構成が知られている。Nチャネルの横型二重拡散絶縁ゲート型電界効果トランジスタ(いわゆるLDMOSトランジスタ)をハーフブリッジの上、下(ハイサイドとローサイド)の出力素子に用いたパワーアンプの出力を、VCMの両端に接続し、双方向に電流を流すことによってヘッドアクチュエータの駆動を行う。ここで、パワーアンプは、ローゲインのオペアンプであるパワードライバと、ローサイドのカレントミラーと、ハイサイドのカレントミラーとの3つの要素回路により構成される。
【0004】
パワードライバは、MOSトランジスタからなる差動アンプの出力信号をPNPトランジスタとNPNトランジスタのプッシュプル回路で受ける。このプッシュプル回路を構成するPNPトランジスタによってローサイドカレントミラーを、NPNトランジスタによってハイサイドカレントミラーを、それぞれ駆動する。
【0005】
両者のカレントミラーは、電流源とカレントミラーおよび抵抗により構成されるコンダクタンスアンプ(gmアンプ)と、出力LDMOSトランジスタと、電流検出用のセンスMOSトランジスタとから構成され、この出力LDMOSトランジスタとセンスMOSトランジスタのサイズ比に従った出力電流が流れる。ローサイドの出力LDMOSトランジスタの場合、前記PNPトランジスタからの入力電流の、例えば600倍が出力電流となる。また、ハイサイドの出力LDMOSトランジスタの場合も同様に、前記NPNトランジスタからの入力電流の600倍が出力電流となる。
【0006】
このような構成の従来例は、例えば1993年インターナショナル・ソリッド・ステート・サーキッツ・コンファレンス、ダイジェスト・オブ・テクニカル・ペーパーズ、222頁から223頁(1993 International Solid-State Circuits Conference, Digest of Technical Papers, pp.222-223)に記載されている。
【0007】
一方、他の従来技術としては、'95日立モータドライバICデータブックの205頁から211頁に記載されている。ここに記載されたICは電源電圧12V用のVCM駆動IC(製品名HA13529FP)であり、VCMと出力電流検出用抵抗Rsを直列に接続し、2つのパワーアンプPA1、PA2の出力の一方をVCMに、もう一方をRsに接続すると共に出力電流による抵抗Rsでの電圧降下をパワーアンプPA1の入力に帰還させる構成となっている。これにより、入力電圧に比例した出力電流が得られる。
【0008】
【発明が解決しようとする課題】
しかしながら、前述した前者の従来技術では、カレントミラー回路が複雑となる上に、電流精度を確保するのにバイポーラトランジスタを使わざるを得ないためチップ面積が大きくなり、低コスト化にむかないという問題があった。また、上、下のカレントミラーの構成が異なるため、ゲインを揃えにくく、アンプの歪を抑えにくいという問題があった。
【0009】
また、前述した後者の従来技術では、入力信号が急激に変化した場合、VCMの有するインダクタンス成分のため、入力への帰還ループゲインが2次の周波数特性となり、出力信号が振動を起こしたり、発振するといった問題があった。このため、2つのパワーアンプPA1、PA2を用いて双方向に電流を流すVCM駆動ICの出力端子に、数オームの大電力用抵抗と数百ナノファラッド程度の静電容量を直列につないだ回路(いわゆるスナバ回路)を接続し、振動成分を吸収させていた。この回路は大電流用抵抗と静電容量を必要とするため、基板実装容積が必要であり、コスト高ともなっていた。また、これはHDDの小型、低コスト化の上でも障害となっていた。さらに、2つのパワーアンプにおける帰還抵抗の比率を変えることによっても出力信号の振動を抑制できるが、出力で発生した逆起電圧の影響を受けやすく、出力電流の変動が発生するという問題があった。
【0010】
そこで、本発明の目的は、歪が少なく、集積回路の面積削減に最適な低コストなパワーアンプを提供することである。
【0011】
また、本発明の他の目的は、このパワーアンプを用いて、出力端子にパワー抵抗と大容量からなる外付けのスナバ回路を使用することなく、小型の部品を外付けするだけで低コストで出力電圧、電流の振動が発生しないモータ駆動回路を提供することである。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るパワーアンプは、出力のパワーMOSトランジスタで構成するシンプルなカレントミラーのペアを用いることを特徴とするものである。すなわち、本発明に係るパワーアンプは電界効果トランジスタからなる回路であって、入力電圧信号の極性により、該入力電圧信号を第1及び第2の出力信号に分配する位相弁別回路と、該位相弁別回路の第1及び第2の出力信号をそれぞれ増幅する第1及び第2の増幅回路と、ソース電極が接地端子に接続された第1の出力用電界効果トランジスタと、ドレイン電極が電源電圧端子に接続された第2の出力用電界効果トランジスタと、前記第1及び第2の出力用電界効果トランジスタとそれぞれ一対の第1及び第2のカレントミラーを形成する第3及び第4の電界効果トランジスタと、を具備し、前記第1及び第2のカレントミラーは前記第1及び第2の増幅回路を介した前記第1及び第2の出力信号により駆動されると共に、該第1及び第2のカレントミラーの出力端子を、前記第1の出力用電界効果トランジスタのドレイン電極と前記第2の出力用電界効果トランジスタのソース電極との接続ノードとするように構成したことを特徴とする。
【0013】
前記パワーアンプにおいて、前記第1及び第2の増幅回路と前記第1及び第2のカレントミラーがそれぞれ同じ極性の電界効果トランジスタで構成すれば好適である。すなわち、電界効果トランジスタ構成の位相弁別回路を用いることにより、前記第1及び第2の増幅回路を上、下用カレントミラーで構成した場合に同型の電界効果トランジスタで構成することができる。
【0014】
また、前記第1及び第2のカレントミラーを形成する前記第3及び第4の電界効果トランジスタのドレイン、ゲート電極間に、それぞれ第1及び第2の抵抗を設ければ好適である。これにより、入力電圧信号が零付近では前記第1及び第2のカレントミラーの電流比に従った出力電流が得られ、大入力電圧信号時には前記第1及び第2の抵抗における電圧降下によるゲート電圧に従った第1及び第2の出力用電界効果トランジスタの出力電流を得ることできる。すなわち、第1及び第2の出力パワーMOSトランジスタとカレントミラーペアを構成する第1及び第2のNチャネルトランジスタのドレイン端子に抵抗を接続したことにより、入力電圧信号が大きいときにはカレントミラー比以上の出力電流を流せるように第1及び第2の出力パワーMOSトランジスタのゲートの十分な振り込みを可能にするゲート電圧を得ることができる。
【0015】
本発明に係るモータ駆動回路は、第1及び第2のパワーアンプの出力端子に負荷の両端を接続して駆動するモータ駆動回路において、前記第1及び第2のパワーアンプに上記のいずれかの本発明のパワーアンプを用いたことを特徴とするものである。
【0016】
この場合、前記第1のパワーアンプをマスター用パワーアンプとし、前記第2のパワーアンプをスレーブ用アンプとし、前記マスター用の第1のパワーアンプに設けられた位相補償用容量と並列に、容量と抵抗の直列回路を接続すれば好適である。すなわち、マスター用パワーアンプの位相補償用容量と並列に抵抗と容量を接続し、パワーアンプのゲインの周波数特性を操作することにより、スナバ回路を接続せずにゲインピーキングを抑制することができる。
【0017】
また、このモータ駆動回路は、負荷となるモータの負荷抵抗とインダクタンスで決定される負荷ゲインの周波数特性の極周波数fLと、前記第1のパワーアンプのゲインの極周波数fxとの関係が、fL≦fxである。これにより、ゲインピーキングを抑制することができる。
【0018】
前記いずれかのモータ駆動回路を用いてハードディスクドライブ装置を構成すれば好適である。
【0019】
【発明の実施の形態】
次に、本発明に係るパワーアンプ及びこれを用いたモータ駆動回路の実施の形態につき、添付図面を参照しながら、以下詳細に説明する。
【0020】
<実施の形態1>
図1は、本発明に係るパワーアンプの構成を示すブロック図であり、3.5インチHDD用VCM駆動集積回路に用いるパワーアンプの例である。図1において参照符号M1,M2はパワーアンプの出力段のそれぞれ上、下アームとなるNチャネル型パワーMOSFET(以下、パワーMOSトランジスタと称する)、3は入力信号を受けて動作する初段の差動アンプ、4は差動アンプ3の出力の極性に応じて上、下アームの駆動能力を変える位相弁別回路、5,6はそれぞれ上、下の出力段を駆動するためのカレントミラー回路、M3,M4は出力パワーMOSトランジスタM1,M2とそれぞれカレントミラーを成すNチャネル形MOSトランジスタ、Rg1,Rg2は大電流領域で出力段のそれぞれカレントミラー比を変化させるための抵抗、11は上アームの出力パワーMOSトランジスタM2に十分なゲート電圧を与えて低オン抵抗でオン状態とするための昇圧回路、Ccはパワーアンプの利得周波数特性の位相補償のための静電容量、Vinはパワーアンプの入力電圧、Vccは12Vの電源電圧、VBSTは昇圧回路11により得られた19Vの昇圧電圧(ブースター電圧)、VPSはモータを駆動するための12Vの電源電圧、Voはアンプの出力電圧である。
【0021】
続いて、このパワーアンプのさらに詳細な回路構成を図2に示す。位相弁別回路4は、縦列接続されたPチャネル型MOSトランジスタ(以下、PMOSトランジスタ、或いは単にMOSトランジスタと称する)23とNチャネル型MOSトランジスタ(以下、NMOSトランジスタ、或いは単にMOSトランジスタと称する)24にクロスさせて、縦列接続されたPMOSトランジスタ25とNMOSトランジスタ26を配置し、PMOSトランジスタ23とNMOSトランジスタ26のゲート電極間およびNMOSトランジスタ24とPMOSトランジスタ25のゲート電極間には、ドレイン電極とゲート電極を接続してピンチオフさせた(バイポーラトランジスタの場合のダイオード接続に対応する)PMOSトランジスタ19とNMOSトランジスタ20、および同様にピンチオフさせたPMOSトランジスタ21とNMOSトランジスタ22が、それぞれ縦列に接続されている。
【0022】
また、このMOSトランジスタ19〜22の各トランジスタに流れる電流は、同一電流値の電流源27,28,29により一定となり、さらにPMOSトランジスタ21とNMOSトランジスタ22の間の電位は電源電圧Vccの半分の電圧の6Vに固定されている。一方、次段の上、下アーム用カレントミラー5,6は、PMOSトランジスタ30,31とPMOSトランジスタ32,33によりそれぞれ形成される。
【0023】
次に、本パワーアンプの動作について説明する。まず、初段の差動アンプ3の負入力端子にVcc/2を加え、正負入力間の電圧Vinを0Vとした場合、この差動アンプ3の出力はVcc/2付近となり、NMOSトランジスタ18はわずかにオン状態となる。ピンチオフ状態で接続されているMOSトランジスタ19〜22のドレイン、ソース間電圧によりMOSトランジスタ23〜26のゲート電位は固定される。また、MOSトランジスタ21,22間の電位はVcc/2に固定されているため、位相弁別回路4はバランスの取れた状態が維持される結果、上アーム制御電流IUと下アーム制御電流ILは微小電流で等しい値となる。
【0024】
従って、この電流値と最終的な出力電流IUo,ILoは、次式で与えられる。ここで、Ioは、電流源27〜29の電流値である。
【0025】
IU=Io×(MOSトランジスタ21と25のゲート幅W/ゲート長Lの比)
IL=Io×(MOSトランジスタ22と24のW/Lの比)
IUo=IU×(上アームのカレントミラー比)×(出力段のカレントミラー比)
ILo=IL×(下アームのカレントミラー比)×(出力段のカレントミラー比)
この時の出力電流IUoとILoが、パワーアンプの入力ゼロ時のアイドリング電流となる。
【0026】
次に、パワーアンプの入力電圧Vinが正となった場合、差動アンプ3の出力電圧は十分に大きくなり、NMOSトランジスタ18も十分にオン状態となる。これにより、MOSトランジスタ23と26のゲート電圧は低い方にシフトし、上アーム制御電流IUは遮断され、下アーム制御電流ILは増加される。この下アーム制御電流ILの増加に加え、下アームカレントミラー5でさらに増幅された電流は、NMOSトランジスタM3のドレインに挿入された抵抗Rg1での電圧降下により出力パワーMOSトランジスタM1が駆動される。これにより、出力段においてはカレントミラー比よりも大きな出力電流ILoが得られる。
【0027】
続いて、パワーアンプの入力電圧Vinが負となった場合には、NMOSトランジスタ18が十分にオン状態にならないため、MOSトランジスタ23,26のゲート電圧は高い方にシフトする。従って、入力電圧Vinが正の場合とは反対に、上アーム用カレントミラー6に大きな電流が流れ、抵抗Rg2の効果により、出力にもより大きな出力電流IUoが流れる。
【0028】
次に、図2に示したパワーアンプを構成する各素子の具体的な仕様例を、以下に示す。電源電圧Vcc、モータ電源電圧VPSがそれぞれ12V、昇圧電圧VBSTが19V、パワーMOSトランジスタM1,M2のW(ゲート幅)/L(ゲート長)が20mm/1.2μm、NMOSトランジスタ18が60μm/20μm、PMOSトランジスタ19,21のW/Lが240μm/3μm、NMOSトランジスタ20,22のW/Lが50μm/1.2μm、PMOSトランジスタ23,25のW/Lが48μm/3μm、NMOSトランジスタ24,26のW/Lが10μm/1.2μm、PMOSトランジスタ30,32のW/Lが96μm/6μm、PMOSトランジスタ31,33のW/Lが480μm/6μm、NMOSトランジスタM3,M4のW/Lが1000μm/1.2μm、抵抗Rg1,Rg2が15kΩ、電流源27〜29が50μA、差動アンプ3の相互コンダクタンスgmが125μSである。
【0029】
これらのサイズ比からわかる通り、PMOSトランジスタ19と23,NMOSトランジスタ20と26、PMOSトランジスタ21と25、NMOSトランジスタ22と24の各電流比は、それぞれ5:1であり、上、下アーム用カレントミラー5,6のカレントミラー比は1:5、NMOSトランジスタM4と出力のパワーMOSトランジスタM2、およびNMOSトランジスタM3と出力のパワーMOSトランジスタM1のカレントミラー比は1:20となっている。
【0030】
従って、アイドリング電流IUo,ILoは、以下の通りとなる。
【0031】
IUo=ILo=50μA×(1/5)×(5/1)×(20/1)=1mA
ここで、このパワーアンプの直流特性を、図3に示す。図3は、図2に示したパワーアンプの負入力端子を6V(電源電圧の1/2)に固定し、正負入力端子間に入力電圧Vinを−0.6mV〜0.6mVの範囲で加え、出力端子17に抵抗10Ωとインダクタンス2mHを直列接続し、その終端を6Vに固定した時のパワーアンプの出力電圧Voと、さらに上、下パワーMOSトランジスタM1,M2のゲート電圧Vgs1,Vgs2を示している。ゲート電圧Vgs1,Vgs2については、抵抗Rg1,Rg2が無い場合の特性(点線)も比較として示した。
【0032】
入力電圧Vinがオフセット電圧Voffの時、出力電圧Voは6Vとなり、この時の出力電流IUo(=ILo)がアイドリング電流である。なお、オフセット電圧は電流源の電流値のばらつきや差動アンプのオフセットなどにより生じ、本来ならばVoff=0が望ましい。入力電圧VinがVoff付近では、出力電圧Voの変化は小さい(電圧ゲインが小さい)が、ある入力電圧以上になると急激に出力電圧の変化が大きくなる(電圧ゲインが大きい)。これは、出力段がカレントミラーの状態から、抵抗Rg1,Rg2における電圧降下で出力パワーMOSトランジスタM1,M2が駆動される領域へと移ったことによる。ちなみに、出力段の抵抗Rg1,Rg2が無い場合は、図3に示した点線の特性のように出力電圧の変化は小さなままとなる。これは、抵抗が無い場合にはカレントミラー比の1:20により出力電流IUo,ILoが決定されるためである。逆にいえば、1Aの出力電流を得るには、50mAの電流を入力側に流す必要がある。これが、従来技術のように、出力LDMOSトランジスタとセンスMOSトランジスタを用いた構成では、1Aの出力電流を得るために、1:600のセンスMOSトランジスタであったとしても、1.7mAのセンス電流が必要であった。これに対して、本発明のように20kΩ程度の抵抗Rg1,Rg2を用いることにより、入力側の電流が0.5mAでパワーMOSトランジスタのゲート電圧に10Vを印加できるため、フルオン状態にして1Aの出力電流を得ることができる。
【0033】
このパワーアンプの過渡特性の測定回路と測定結果を、図4及び図5に示す。図4の測定回路において、抵抗Ra,Rcを20kΩ、抵抗Rb,Rdを40kΩ、出力の抵抗Rを14Ω、インダクタンスLを2mHとしている。この回路に正弦波電圧を入力したときのパワーアンプPAの出力電流、電圧の測定結果を図5に示した。特性線aは入力電圧Viであり、周波数1kHz、振幅2Vの正弦波電圧である。特性線bは出力電圧Vo、特性線cは出力電流Ioである。インダクタンス負荷であるため出力電流Ioに位相ずれがあるが、零付近のクロスオーバ歪は発生せず、良好な出力特性が得られている。
【0034】
以上のように、本実施の形態例の特徴は、MOSトランジスタからなる位相弁別回路4を用いて、上、下アーム用の両カレントミラー回路5,6を同じ形にすることにより、簡単な回路構成で歪の小さなパワーアンプとすることができることである。また、パワーアンプに入力電圧がない場合のアイドリング電流がカレントミラー比により確実に決定される一方、入力が大電圧となったときはカレントミラー比ではなく抵抗Rg1,Rg2の電圧降下により生じるゲート電圧で出力電流が決定されるため、小さなバイアス電流で大きな出力電流を得ることが可能であることも特徴である。
【0035】
従って、簡単な回路構成で歪の小さいB級、またはAB級のパワーアンプが得られると同時に、カレントミラー比が小さくても必要とされるバイアス電流は小さくて済み、消費電力の低減に効果がある。
【0036】
また、本実施の形態例で使用した差動アンプ3の構成素子は、バイポーラトランジスタ、MOSトランジスタのどちらでもよいが、MOSトランジスタを用いることでオールMOSトランジスタ構成となり、特にチップ面積を削減する場合に最適である。また、当然のことではあるが、電源電圧12Vの場合を例に示したが、それ以外でも適用可能である。加えて、カレントミラーとして最も単純な形の例を用いたが、ウィルソンなどの高精度なカレントミラーを用いることも可能である。
【0037】
<実施の形態2>
図6は、本発明に係るパワーアンプの他の実施の形態例を示す要部回路図であり、図2示したパワーアンプにおける位相弁別回路の他の構成例である。前記実施の形態1の構成と相違する点は、図2の位相弁別回路4に抵抗53〜56を付加している点である。
【0038】
このように構成することにより、パワーアンプのゲインを調整することができる。パワーアンプのゲインが高すぎると、帰還回路において発振等の不都合が生じやすいため、ある程度低く設定したい場合に好適である。この例では、抵抗53と54を4kΩ、抵抗55と56を20kΩとして電流による抵抗での電圧降下が、互いに等しくなるように設定した。これ以外の設定は、前記実施の形態1で述べた例と同じにした。これにより、安定した入出力特性が得られるようになった。
【0039】
<実施の形態3>
図7は、本発明に係るパワーアンプを用いたモータ駆動回路の一実施の形態を示す回路構成図である。なお、モータ駆動回路は双方向電流源として動作する。以下、3.5インチHDD用モータ駆動回路を例に説明する。
【0040】
図7において、参照符号100は電流源となるマスター用パワーアンプ、101はスレーブ用パワーアンプ、102はボイスコイルモータ(VCM)、RSは出力電流検出用抵抗、R1〜R7は伝達関数を設定する抵抗、Ccは位相補償用容量、Rx,Cxは後で説明する本発明のモータ駆動回路の特徴となるゲインピーキング対策のための抵抗と容量、V-は負の入力電圧、V+は正の入力電圧、Vrefはリファレンス電圧(通常電源電圧の1/2)、Vo1,Vo2はパワーアンプ100,101の出力電圧、VNはVCM102と電流検出抵抗RSとの接続点電圧、Ioutは出力電流、ZLはパワーアンプの負荷となるVCMのインピーダンスである。
【0041】
この図7に示した双方向電流源として動作する3.5インチHDD用モータ駆動回路のブロック線図は、図8のごとく表わされる。なお、このブロック線図は、R2/R1=R4/R3の条件で簡略化したものである。図8において、A1(s),A2(s)は、それぞれ本モータ駆動回路のマスター用パワーアンプ100、スレーブ用パワーアンプ101の周波数fを関数とするゲインである。このブロック線図からわかる通り、本モータ駆動回路は負帰還回路であり、そのループゲインがAloop(s)、トータルゲインがAall(s)である。
【0042】
また、マスター用パワーアンプ100の代表的な構成例を図9に示す。本パワーアンプ100は初段アンプ124、後段アンプ125、ゲイン1倍のバッファアンプ126の3つから構成される。後段アンプ125の入出力間には、位相補償用容量Ccと、直列接続した抵抗Rx及び容量Cxとがそれぞれ並列に接続されている。位相補償用容量Cc、抵抗Rx、及び容量Cxをまとめて、Z(s)として示している。一方、スレーブ用パワーアンプ101は、図9の抵抗Rxと容量Cxを除いた構成である。
【0043】
次に、この両者のパワーアンプ100,101の電圧ゲインの周波数特性を図10(a),(b)にそれぞれ示した。同図(a)がマスター用パワーアンプ100、同図(b)がスレーブ用パワーアンプ101の特性であり、縦軸がアンプの電圧ゲインA(s)の常用対数表示、横軸が入力信号の周波数の常用対数表示、特性線130と131がゲインの周波数特性である。まず、アンプに位相補償用容量Ccのみを付けたスレーブ用アンプ101の場合は、同図(b)に示すように傾き−20dB/decの直線で、遮断周波数fcoにおいてゲインが0dBとなるような特性線131となる。一方、抵抗Rxと容量Cxを接続したマスター用アンプ100の場合は、(a)に示すように、傾き−20dB/decで、遮断周波数がfcoとfxoの二本の直線の組み合わせの特性線130となる。
【0044】
これらの特性をもつパワーアンプを用いたモータ駆動回路のゲインの周波数特性を、図11に示す。図8で示したように、本モータ駆動回路は帰還ループを有しており、ループゲインAloop(s)の特性によりアンプの周波数特性は左右される。また、このループゲインAloop(s)の周波数特性の変化は、マスター用アンプ100のゲインA1(s)とモータ負荷のゲインAz(s)の組み合わせで決定されることが、図8からわかる。
【0045】
このような条件のもとで、モータ駆動回路の周波数特性を見ると、マスター用およびスレーブ用共に、図10(b)に示した特性を有する位相補償用容量Ccのみを付加したアンプを用いた従来技術では、図11(a)に示すように、トータルゲインAall(s)の特性が周波数fpにおいてピーキングが生じる。この理由は、ループゲインAloopが二次の傾き、すなわち−40dB/decで0dBとなっているためである。
【0046】
一方、本発明に係るモータ駆動回路ではマスター用に図10(a)の特性を有するアンプを、スレーブ用に図10(b)の特性を有するアンプを用いた結果、図11(b)に示すように、トータルゲインAallは周波数fpにおいてピーキングを生じることがなくなる。これは、マスター用アンプの周波数特性を図10で述べたように改良することにより、ループゲインAloopの傾きが−20dB/decでゲイン0dBの横軸を切るようになったことによる。すなわち、負荷でのゲインAz(s)が低下する周波数fLの直前の周波数fxでアンプのゲインが一定(零次)となるように付加した抵抗Rxと容量Cxの値を設定することにより、両者の組み合わせのトータルゲインAall(s)の傾きを−20dB/decに維持することができるからである(すなわち、fL≦fx)。
【0047】
具体的な回路構成として、図2のパワーアンプを用いて図7に示したモータ駆動回路を構成した場合の入出力特性を、図12に示す。ここで用いたパワーアンプの構成では、図9に示した代表的構成の初段アンプ124が図2の差動アンプ3に、後段アンプ125が位相弁別回路4以降の回路に対応し、ゲイン1倍のバッファアンプ126は省略されている。位相補償用容量Ccと並列に、抵抗Rxと容量Cxの直列回路を接続することにより、図7のマスター用パワーアンプ100となる。図12の特性は、本モータ駆動回路において、電源電圧12V、インダクタンス2mH、内部抵抗14Ωのボイスコイルモータ(VCM)を方形波入力電圧Vin=6.0±1.0V(周波数1kHz)により駆動したときの入力電圧Vin、出力電流Ioutを示している。ここで、直流におけるモータ駆動回路の伝達関数は、Iout/Vin=0.5となるように、抵抗値を設定してある(Iout/Vin=R2/(R1・Rs),R1=40kΩ,R2=20kΩ,Rs=1Ω)。
【0048】
図12において、特性線200が入力電圧Vin、特性線201が従来技術での出力電流Iout、特性線202が本発明のモータ駆動回路での出力電流Ioutである。従来技術においては、特性線201から分かるようにゲインピーキングの影響から出力電流の切り替わりで振動が現われている。従って、従来のモータ駆動回路では、これを緩和するために、出力端子に数Ωのパワー抵抗、数百nF程度の大容量のスナバ回路を外付けで挿入する必要があった。
【0049】
一方、本発明に係るモータ駆動回路では、マスター用パワーアンプ100の位相補償用容量Cc=15pFと並列に、680kΩの抵抗Rxと220pFの容量Cxといった、スナバ回路に比べて小型の部品を外付けするだけで、特性線202から分かるように振動のない出力電流を得ることができた。
【0050】
<実施の形態4>
図13は、上記実施の形態3で述べた本発明に係るモータ駆動回路を使用したドライバ用集積回路を搭載する3.5インチハードディスクドライブ(HDD)装置の構成を示す図であリ、同図(a)は上面の一部切取り外観斜視図、(b)は下面の一部切取り外観斜視図である。図13において、参照符号300が磁気ディスク、301が磁気ヘッド、302がボイスコイルモータ(VCM)、303がスピンドルモータ、304がデータチャネルプロセッサ、305がキャッシュメモリ、306がハードディスクコントローラ、307がマイクロプロセッサ、308がVCM用のモータ駆動回路を含むモータドライバICである。
【0051】
図1及び図2に示した、MOS構成の位相弁別回路4、上、下アーム用カレントミラー5,6、パワーMOSトランジスタM1,M2とからなるオールMOS構成のパワーアンプを用いることにより、モータドライバIC308のチップ容積が小さくなる。また、図7に示したゲインピーキング抑制用の抵抗Rxと容量Cxは従来のスナバ回路に比べて非常に小さい容積で済むため、実装容積の削減と、部品コストの低減が図れた。
【0052】
以上、本発明の好適な実施の形態について説明したが、本発明は前記実施の形態例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。
【0053】
【発明の効果】
前述した実施の形態から明らかなように、本発明によれば、出力飽和電圧が十分に低く、低消費電力で歪が小さいパワーアンプが低コストで実現できるようになった。
【0054】
また、このパワーアンプを用いて構成したモータ駆動回路は、マスタ用パワーアンプの位相補償用容量と並列に小型の抵抗と容量の直列回路を付加するだけで、ゲインピーキング抑制のために外付けの従来のスナバ回路を使用する必要がないので、システムの低コスト化と、実装ボードにおける実装容積を削減することができた。
【図面の簡単な説明】
【図1】本発明に係るパワーアンプの構成を示すブロック図である。
【図2】図1に示したパワーアンプの一実施の形態を示す詳細な回路構成図である。
【図3】図2に示したパワーアンプの直流特性を示す図である。
【図4】図2に示したパワーアンプの過渡特性の測定回路図である。
【図5】図2に示したパワーアンプの過渡特性を示す図である。
【図6】本発明に係るパワーアンプの他の実施の形態を示す要部回路図である。
【図7】図2に示したパワーアンプを用いたモータ駆動回路の一実施の形態を示す回路構成図である。
【図8】図7に示したモータ駆動回路のブロック線図である。
【図9】図7に示したモータ駆動回路のマスター用パワーアンプの回路構成を示すブロック図である。
【図10】図7に示したモータ駆動回路のマスター用パワーアンプとスレーブ用パワーアンプのゲインの周波数特性を示す図である。
【図11】本発明に係るパワーアンプを用いたモータ駆動回路のゲインの周波数特性を示す図である。
【図12】本発明に係るパワーアンプを用いたモータ駆動回路の入出力特性を示す図である。
【図13】本発明に係るパワーアンプを用いたモータ駆動回路を使用したモータドライバICを搭載するハードディスクドライブ装置の外観図である。
【符号の説明】
3…初段差動アンプ、4…位相弁別回路、5…下アーム駆動用カレントミラー回路、6…上アーム駆動用カレントミラー回路、11…昇圧回路、19,21,23,25…PMOSトランジスタ、18,20,22,24,26…NMOSトランジスタ、27〜29…電流源、30〜33…カレントミラー用PMOSトランジスタ、53〜56…抵抗、100…マスター用パワーアンプ、101…スレーブ用パワーアンプ、102…ボイスコイルモータ(VCM)、124…初段アンプ、125…後段アンプ、126…バッファアンプ、308…モータドライバIC、M1,M2…パワーMOSトランジスタ、M3,M4…パワーMOSトランジスタとのカレントミラーとして一対を成すNMOSトランジスタ、Rg1,Rg2…大電流領域で出力段のカレントミラー比を変化させるための抵抗、Cc…位相補償用静電容量、Vgs1…下アームパワーMOSトランジスタのゲート電圧、Vgs2…上アームパワーMOSトランジスタのゲート電圧、Voff…オフセット電圧、IU…上アーム制御電流、IL…下アーム制御電流、IUo…上アームの出力電流、ILo…下アームの出力電流、R…負荷抵抗、L…負荷インダクタンス、PA…パワーアンプ、RS…出力電流検出用抵抗、Rx…ピーキング対策用抵抗、Cx…ピーキング対策用容量、Vref…リファレンス電圧(通常電源電圧の1/2)、A1(s)…マスター用パワーアンプの電圧ゲイン、A2(s)…スレーブ用パワーアンプの電圧ゲイン、Aloop(s)…ループゲイン、Aall(s)…トータルゲイン、Az(s)…モータ負荷のゲイン。
Claims (3)
- 入力電圧信号の極性により、該入力電圧信号を第1及び第2の出力電流信号に分配する位相弁別回路と、
該位相弁別回路からの上記第1及び第2の出力電流信号をそれぞれ増幅する第1及び第2の電流増幅回路と、
ソース電極が接地端子に接続された第1の出力用電界効果トランジスタと、
ドレイン電極が電源電圧端子に接続された第2の出力用電界効果トランジスタと、
前記第1及び第2の出力用電界効果トランジスタとそれぞれ一対の第1及び第2のカレントミラーを形成する第3及び第4の電界効果トランジスタとを具備してなり、
前記第1及び第2のカレントミラーは前記第1及び第2の電流増幅回路を介した前記第1及び第2の出力電流信号により駆動されると共に、該第1及び第2のカレントミラーの出力端子を、前記第1の出力用電界効果トランジスタのドレイン電極と前記第2の出力用電界効果トランジスタのソース電極との接続ノードとするように構成されており、
前記第1及び第2のカレントミラーを形成する前記第3及び第4の電界効果トランジスタのドレイン、ゲート電極間に、それぞれ第1及び第2の抵抗を具備し、
前記第1のカレントミラーの入力端子が前記第3の電界効果トランジスタのゲート電極となっておりかつ前記第1の電流増幅回路を介した前記第1の出力電流信号を受け、
前記第2のカレントミラーの入力端子が前記第4の電界効果トランジスタのゲート電極となっておりかつ前記第2の電流増幅回路を介した前記第2の出力電流信号を受け、
前記第1の出力用電界効果トランジスタのゲート電極と前記第1の出力用電界効果トランジスタのソース電極と前記第3の電界効果トランジスタのゲート電極と前記第3の電界効果トランジスタのソース電極とは互いに接続されており、
前記第2の出力用電界効果トランジスタのゲート電極と記第2の出力用電界効果トランジスタのソース電極と前記第4の電界効果トランジスタのゲート電極と前記第4の電界効果トランジスタのソース電極とは互いに接続されており、
前記第1又は第2の抵抗に所定以下の電流が流れるようなアイドリング時には前記第1及び第2のカレントミラーがカレントミラー動作を行い、
前記第1又は第2の抵抗に所定以上の電流が流れた際には前記第1又は第2の出力用電界効果トランジスタのゲート、ソース電極間電圧が所定以上となってゲインを向上したことを特徴とするパワーアンプ。 - 前記第1及び第2の増幅回路と前記第1及び第2のカレントミラーがそれぞれ同じ極性の電界効果トランジスタを有する請求項1に記載のパワーアンプ。
- 第1及び第2のパワーアンプを有するモータ駆動回路であって、
上記モータ駆動回路は前記第1及び第2のパワーアンプの出力端子にモータのコイルの両端が接続されて駆動するよう構成され、
前記第1及び第2のパワーアンプはそれぞれ、
入力電圧信号の極性により、該入力電圧信号を第1及び第2の出力電流信号に分配する位相弁別回路と、
該位相弁別回路からの上記第1及び第2の出力電流信号をそれぞれ増幅する第1及び第2の電流増幅回路と、
ソース電極が接地端子に接続された第1の出力用電界効果トランジスタと、
ドレイン電極が電源電圧端子に接続された第2の出力用電界効果トランジスタと、
前記第1及び第2の出力用電界効果トランジスタとそれぞれ一対の第1及び第2のカレントミラーを形成する第3及び第4の電界効果トランジスタとを具備してなり、
前記第1及び第2のカレントミラーは前記第1及び第2の電流増幅回路を介した前記第1及び第2の出力電流信号により駆動されると共に、該第1及び第2のカレントミラーの出力端子を、前記第1の出力用電界効果トランジスタのドレイン電極と前記第2の出力用電界効果トランジスタのソース電極との接続ノードとするように構成されており、
前記第1及び第2のカレントミラーを形成する前記第3及び第4の電界効果トランジスタのドレイン、ゲート電極間に、それぞれ第1及び第2の抵抗を具備し、
前記第1のカレントミラーの入力端子が前記第3の電界効果トランジスタのゲート電極となっておりかつ前記第1の電流増幅回路を介した前記第1の出力電流信号を受け、
前記第2のカレントミラーの入力端子が前記第4の電界効果トランジスタのゲート電極となっておりかつ前記第2の電流増幅回路を介した前記第2の出力電流信号を受け、
前記第1の出力用電界効果トランジスタのゲート電極と前記第1の出力用電界効果トランジスタのソース電極と前記第3の電界効果トランジスタのゲート電極と前記第3の電界効果トランジスタのソース電極とは互いに接続されており、
前記第2の出力用電界効果トランジスタのゲート電極と前記第2の出力用電界効果トランジスタのソース電極と前記第4の電界効果トランジスタのゲート電極と前記第4の電界効果トランジスタのソース電極とは互いに接続されており、
前記第1又は第2の抵抗に所定以下の電流が流れるようなアイドリング時には前記第1及び第2のカレントミラーがカレントミラー動作を行い、
前記第1又は第2の抵抗に所定以上の電流が流れた際には前記第1又は第2の出力用電界効果トランジスタのゲート、ソース電極間電圧が所定以上となってゲインを向上したことを特徴とするモータ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16938698A JP3771718B2 (ja) | 1998-06-17 | 1998-06-17 | パワーアンプ及びこれを用いたモータ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16938698A JP3771718B2 (ja) | 1998-06-17 | 1998-06-17 | パワーアンプ及びこれを用いたモータ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000004128A JP2000004128A (ja) | 2000-01-07 |
JP3771718B2 true JP3771718B2 (ja) | 2006-04-26 |
Family
ID=15885641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16938698A Expired - Fee Related JP3771718B2 (ja) | 1998-06-17 | 1998-06-17 | パワーアンプ及びこれを用いたモータ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3771718B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007074835A (ja) * | 2005-09-08 | 2007-03-22 | Renesas Technology Corp | ボイスコイルモータ駆動回路および磁気ディスク記憶装置 |
-
1998
- 1998-06-17 JP JP16938698A patent/JP3771718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000004128A (ja) | 2000-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8390379B2 (en) | Amplifier input stage and slew boost circuit | |
JP2665025B2 (ja) | 増幅器回路 | |
US6359427B1 (en) | Linear regulators with low dropout and high line regulation | |
US7279942B2 (en) | Differential current output unit | |
JP2000166279A (ja) | 電流検出回路 | |
JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
JP4295109B2 (ja) | 電力増幅器モジュール | |
KR987001154A (ko) | 증폭기 | |
US6731165B1 (en) | Electronic amplifier | |
US5621353A (en) | Operational amplifier switchable to different configurations | |
JP2001237655A (ja) | Fetバイアス回路 | |
JP3771718B2 (ja) | パワーアンプ及びこれを用いたモータ駆動回路 | |
US7042256B2 (en) | Voice coil motor power amplifier | |
US6434243B1 (en) | Power amplifier | |
JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
JP2001068951A (ja) | 小型の相互コンダクタンス差動増幅器及びその駆動方法 | |
JP2003046347A (ja) | 高出力増幅器 | |
US6424210B1 (en) | Isolator circuit | |
JP4026048B2 (ja) | 可変インピーダンス・レファレンス回路及び方法 | |
JP2002344258A (ja) | レベルシフト回路 | |
JPH0519323B2 (ja) | ||
JP2001273042A (ja) | Mosレギュレータ回路 | |
JP2985835B2 (ja) | オペアンプおよびボルテージフォロア | |
JP2002164748A (ja) | 増幅回路 | |
JPH03154508A (ja) | 増幅器回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |