JPH07244807A - 半導体集積回路、及び磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、磁気ヘッドの書込み電流切
換え時における過渡応答の制動比を容易に最適化するた
めの技術を提供することにある。 【構成】 ダンピングのための可変抵抗素子Ｒ１，Ｒ２
を設け、制動比制御信号ＶＣの電圧レベル変化によっ
て、上記可変抵抗素子Ｒ１，Ｒ２の抵抗値を変化させ
せ、磁気ヘッド５１−１の過渡応答の制動比の外部制御
を可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気ヘッドを駆動する
ためのライトアンプを備えた半導体集積回路、さらには
それにおける過渡応答制動技術に関し、例えば磁気ディ
スク装置のヘッド部に搭載されるリード・ライトＩＣに
適用して有効な技術に関する。

【０００２】

【従来の技術】ハードディスク装置（固定ディスク装置
とも称される）は、外部記憶装置として用いられている
磁気ディスク装置のうち、記憶媒体であるディスク部と
ヘッドアセンブリとの組合せが固定されたタイプの装置
である。上記ディスク部とディスクのアセンブリは、外
気から密封されることにより、ほこりの侵入を防いでい
る。ディスクの静止時はシェッピングゾーンと呼ばれる
専用トラックにヘッドが接触され、ディスクの回転が上
がるにしたがって磁気ヘッドが浮上する、所謂コンタク
トストップスタート動作が行われる。

【０００３】ところで、記憶媒体である磁気ディスクへ
の情報書込みや、磁気ディスクからの情報読出しは、磁
気ヘッドを介して行われる。この磁気ヘッドには、書込
みのためのライトアンプと、読出しのためのリードアン
プとを含むリード・ライトＩＣが結合されている。磁気
ディスクへの情報書込みは、ライトアンプによって磁気
ヘッドに書込み電流が供給される。書込み電流の方向
は、磁気ディスクに、”１”の情報を書込む場合と、”
０”の情報を書込む場合とで異なる。つまり、”１”の
情報を書込んだ直後に、”０”の情報を書込む場合、磁
気ヘッドのコイルに流れる電流の方向を切換える必要が
ある。そのような電流切換えによって、磁気ヘッドに
は、過渡応答による振動電流が流れる。そのような過渡
応答を抑えるため、ダンピング抵抗素子が設けられる。
ダンピング抵抗素子は、磁気ヘッドの代表的なインダク
タンス値に対して最適設計された値とされる。

【０００４】尚、磁気ディスク装置のライトアンプにつ
いて記載された文献の例としては、特開昭６０−２０１
５０５号公報がある。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
磁気ディスク装置のライトアンプと、それに設けられた
ダンピング抵抗素子について本発明者が検討したとこ
ろ、電流切換えの際の電流は、磁気ヘッドのインダクタ
ンス、その周辺の寄生容量、及びダンピング抵抗素子に
よって決定される制動比で過渡応答するため、従来のよ
うに磁気ヘッドの代表的なインダクタンス値に対して予
め最適設計されたダンピング抵抗素子をライトアンプに
設けたとしても、磁気ディスク装置あるいは磁気ヘッド
の仕様により、例えば磁気ヘッド周辺の寄生容量が変っ
た場合には、過渡応答の制動が不適切となることが見い
だされた。つまり、磁気ディスク装置あるいは磁気ヘッ
ドの仕様変更により、磁気ヘッドのインダクタンスや、
その周辺の寄生容量が変った場合、ダンピング抵抗素子
の値も、それに応じて変更しなければ、制動比の最適化
が困難である。このことは、ダンピング抵抗素子を備え
たリード・ライトＩＣの汎用性を阻害する要因とされ
る。ダンピング抵抗素子をリード・ライトＩＣの外付け
タイプとすれば、磁気ヘッドのインダクタンスや、その
周辺の寄生容量に応じて、適切な値のダンピング抵抗素
子を選択することが可能であるが、特にバッテリを電源
とする携帯用コンピュータシステムに搭載される磁気デ
ィスク装置などのように小型化が要求されるものにおい
て、ダンピング抵抗素子を外付けすることは、その分、
ライトアンプを搭載するボードが必然的に大きくなって
しまうから、磁気ヘッド部の小型化を阻害することにな
り、現実的ではない。

【０００６】本発明の目的は、磁気ヘッドの書込み電流
切換え時における過渡応答の制動比を容易に最適化する
ための技術を提供することにある。また、本発明の別の
目的は、過渡応答の制動比の最適化調整を可能とするこ
とによってリード・ライトＩＣの汎用性の向上を図るこ
とにある。さらに、本発明の別の目的は、そのようなリ
ード・ライトＩＣを備えた磁気ディスク装置を提供する
ことにある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、半導体集積回路において、磁気
ヘッドの書込み電流切換えに起因する過渡応答の制動比
を、外部から与える電気信号によって調整可能な制動比
調整手段を設けるものである。また、書込み電流の切換
えに起因する過渡応答の制動比調整のための電気信号
を、上記制動比調整手段に供給するための外部端子を設
けるものである。このとき、上記半導体集積回路にリー
ドアンプを含めることができる。さらに、そのような半
導体集積回路を含んで磁気ディスク装置を構成するもの
である。

【００１０】

【作用】上記した手段によれば、上記制動比調整手段
は、磁気ヘッドの書込み電流切換えに起因する過渡応答
の制動比の外部制御を可能とし、このことが、磁気ヘッ
ドのインダクタンスや、その周辺の寄生容量に応じた制
動比調整の容易化を達成する。

【００１１】また、上記外部端子は、過渡応答の制動比
調整のための電気信号について、半導体集積回路の外部
からの供給の容易化を達成する。

【００１２】そして、上記半導体集積回路にリードアン
プを含めることは、ライトアンプ、制動比調整手段、及
びリードアンプの１チップ化により、それを搭載するボ
ードの小型化を達成し、さらには、そのような半導体集
積回路を含む磁気ディスク装置の小型化を達成する。

【００１３】

【実施例】図５には本発明の一実施例である磁気ディス
ク装置が示される。

【００１４】図５では省略されているが、情報の記録面
を有する１又は複数の磁気ディスクから成る記憶媒体が
設けられ、そのような記憶媒体への情報のリード・ライ
トが、磁気ヘッド５１−１〜５１−ｎを介して行われる
ようになっている。この磁気ヘッド５１−１〜５１−ｎ
には、特に制限されないが、ＭｎＺｎフェライト製コア
のものが適用される。ヘッドディスク面に磁気ヘッドが
コンタクトされた状態でスタート／ストップが行われ
る。ディスクが定速回転に達すると空気流により磁気ヘ
ッドが０．４〜１．５μｍディスク面より浮上され、デ
ィスク面との間にギャップが形成される。そのようなギ
ャップに微細なゴミが入るとヘッドクラッシュの原因と
なるため、ヘッドアッセンブリは厳重に密封されてい
る。上記磁気ヘッド５１−１〜５１−ｎにはリード・ラ
イトＩＣ５７が結合される。このリード・ライトＩＣ５
７は以下のように構成される。

【００１５】上記磁気ヘッド５１−１〜５１−ｎに対応
してリード・ライトアンプ５２−１〜５２−ｎが設けら
れている。このリード・ライトアンプ５２−１〜５２−
ｎは、全て同一構成であり、そのうちの一つについての
構成が代表的に示されるように、対応する磁気ヘッド５
１−１〜５１−ｎからの読出し情報を増幅するためのリ
ードアンプＲ−ＡＭＰと、書込み用の入力信号に応じ
て、対応する磁気ヘッド５１−１〜５１−ｎに書込み電
流を供給することによって当該磁気ヘッドを駆動するた
めのライトアンプＷ−ＡＭＰとを含み、特に制限されな
いが、公知の半導体集積回路製造技術により単結晶シリ
コン基板などの一つの半導体基板に形成されている。リ
ード・ライトアンプ５２−１〜５２−ｎ内のリードアン
プＲ−ＡＭＰの出力信号は、後段に配置された増幅回路
５３によって、さらに増幅された後に、図示されないイ
ンタフェース・ボードなどに伝達される。また、このイ
ンタフェース・ボードなどを介して入力された書込み用
情報は、フリップフロップ５４を介して、上記リード・
ライトアンプ５２−１〜５２−ｎ内のライトアンプＷ−
ＡＭＰに伝達される。さらに、本実施例ではチップ選択
のためのチップセレクト信号や、磁気ヘッド選択のため
のヘッドセレクト信号、さらにはリード・ライト動作選
択のためのリードライト信号などに基づいて、各部の動
作制御を行うためのコントローラ５５や、内部動作異常
を検出するための異常検出回路５６などが設けられてい
る。

【００１６】図１には上記ライトアンプＷ−ＡＭＰの構
成例が示される。

【００１７】特に制限されないが、リード・ライトアン
プ５２−１〜５２−ｎには、磁気ヘッドの書込み電流切
換えに起因する過渡応答の制動比を調整するための制動
比制御信号ＶＣを取込むための制動比制御端子１１や、
情報書込みのためのＥＣＬ（エミッタ結合論理）差動入
力信号ＷＤＸ，ＷＤＹを取込むための情報入力端子１
２，１３が設けられている。そしてライトアンプＷ−Ａ
ＭＰは、特に制限されないが、上記差動入力信号ＷＤ
Ｘ，ＷＤＹを取込む差動アンプ１、及びその出力信号を
取込む差動アンプ２、この差動アンプ１，２の出力信号
によって駆動される４個のｎｐｎ形バイポーラトランジ
スタＱ１〜Ｑ４を含む。この４個のバイポーラトランジ
スタＱ１〜Ｑ４はブリッジ状に結合される。バイポーラ
トランジスタＱ１、バイポーラトランジスタＱ２のコレ
クタ電極は高電位側電源Ｖｃｃに結合され、バイポーラ
トランジスタＱ３、バイポーラトランジスタＱ４のエミ
ッタ電極は定電流源４を介して低電位側電源Ｖｅｅに結
合される。バイポーラトランジスタＱ１、バイポーラト
ランジスタＱ２のベース電極に、上記差動アンプ２から
の相補レベルの出力信号が入力されるようになっている
ため、バイポーラトランジスタＱ１、バイポーラトラン
ジスタＱ２は差動アンプ２によって相補的に駆動され
る。また、バイポーラトランジスタＱ３、バイポーラト
ランジスタＱ４のベース電極に、上記差動アンプ１から
の相補レベルの出力信号が入力されるようになっている
ため、このバイポーラトランジスタＱ３、バイポーラト
ランジスタＱ４は差動アンプ１によって相補的に駆動さ
れる。バイポーラトランジスタＱ１と、バイポーラトラ
ンジスタＱ３との結合箇所をノードＡとし、バイポーラ
トランジスタＱ２と、バイポーラトランジスタＱ４との
結合箇所をノードＢとし場合、ノードＡとノードＢとに
磁気ヘッド５１−１が結合される。

【００１８】磁気ディスクに”１”の情報書込みを行う
場合、差動アンプ１，２の出力信号によって、バイポー
ラトランジスタＱ１、バイポーラトランジスタＱ４のみ
がオンされる。それにより、磁気ヘッド５１−１には、
破線矢印１６で示される方向に書込み電流が流れる。ま
た、磁気ディスクに”０”の情報書込みを行う場合、差
動アンプ１，２の出力信号によって、バイポーラトラン
ジスタＱ２、バイポーラトランジスタＱ３のみがオンさ
れる。それにより、磁気ヘッド５１−１には、上記の場
合とは逆に、実線矢印１５で示される方向に書込み電流
が流れる。このように磁気ヘッド５１−１の書込み電流
切換えに起因して過渡応答を生ずる。そこで本実施例で
は、ノードＡ、ノードＢと高電位側電源Ｖｃｃとの間
に、それぞれダンピング用の可変抵抗素子Ｒ１，Ｒ２が
接続されている。この抵抗素子Ｒ１，Ｒ２は、互いに別
抵抗とされるが、それらが互いに直列接続されることに
よって、この直列合成抵抗が、磁気ヘッド５１−１に対
して並列的に結合された形となる。

【００１９】ここで、従来技術に従えば、過渡応答を制
動するためのダンピング抵抗素子の値は、磁気ヘッドの
代表的なインダクタンス値に対して最適設計されていた
ため、もし、磁気ディスク装置あるいは磁気ヘッドの仕
様が変り、磁気ヘッド周辺の寄生容量が変った場合に
は、過渡応答の制動が不適切となり、不所望な減衰振動
を生ずる虞がある。そのような不所望な減衰振動は、磁
気ディスクへの情報書込み特性を劣化させる。そこで、
本実施例では、上記抵抗素子Ｒ１，Ｒ２として、電圧依
存性を有する可変抵抗素子を適用し、制動比制御端子１
１を介して入力される制動比制御信号ＶＣによって、抵
抗素子Ｒ１，Ｒ２の抵抗値調整ができるようになってい
る。つまり、磁気ヘッド５１−１に流れる電流波形を、
カレントトランス等を介して観測しながら、制動比制御
信号ＶＣの電圧レベルを、リード・ライトアンプ５２−
１の外部から調整することによって、上記過渡応答の制
動の最適化することができる。そのような電圧依存性を
有する抵抗素子Ｒ１，Ｒ２は、特に制限されないが、図
３に示されるように、ＰＮ接合における拡散抵抗を適用
することができる。つまり、ｎ⁺層に結合された金属端
子３４に印加される電圧レベルに応じて空乏層の大きさ
が変化されるため、Ｐ層に結合された金属層３５，３６
間の抵抗値が変化される。そこで、この金属端子３５，
３６を抵抗素子の端子とし、金属端子３４に制動比制御
信号ＶＣを供給するようにすれば、図１に示されるよう
な可変抵抗素子Ｒ１，Ｒ２を形成することができる。ま
た、可変抵抗素子Ｒ１，Ｒ２として、図４に示されるよ
うに、ピンチ抵抗を用いることができる。つまり、ｎ層
に結合された金属端子４５に印加される電圧レベルに応
じて空乏層の大きさが変化されるため、Ｐ層に結合され
た金属端子４４，４６間の抵抗値が変化される。金属端
子４４，４５を抵抗素子の端子とし、金属端子４５に制
動比制御信号ＶＣを供給するようにすれば、図１に示さ
れるような可変抵抗素子Ｒ１，Ｒ２を形成することがで
きる。

【００２０】以上、磁気ヘッド５１−１とそれに対応す
るライトアンプＷ−ＡＭＰについて説明したが、他の磁
気ヘッド５１−２〜５１−ｎと、それに対応するライト
アンプＷ−ＡＭＰについても、上記と同様である。つま
り、本実施例では、個々のライトアンプＷ−ＡＭＰ内に
可変抵抗素子Ｒ１，Ｒ２が設けられ、各可変抵抗素子Ｒ
１，Ｒ２から、共通の制動比制御端子１１が引出され
る。そしてこのとき、選択されたヘッドに対応する制動
比制御端子１１を介して制動比調整のための最適な制動
比制御信号ＶＣを与えることができる。

【００２１】上記実施例によれば、以下の作用効果を得
ることができる。

【００２２】（１）ダンピングのための可変抵抗素子Ｒ
１，Ｒ２を設け、制動比制御信号ＶＣの電圧レベルを変
化させることによって、上記可変抵抗素子Ｒ１，Ｒ２の
抵抗値を変化させることができるので、磁気ヘッド５１
−１の書込み電流切換えに起因する過渡応答の制動比の
外部制御が可能とされ、磁気ヘッドのインダクタンス
や、その周辺の寄生容量に応じて制動比の最適設定を容
易に行うことができる。そのような意味で、上記実施例
においては、可変抵抗素子Ｒ１，Ｒ２によって制動比調
整手段が実現されている。

【００２３】（２）上記可変抵抗素子Ｒ１，Ｒ２の抵抗
値を制御するための制動比制御信号ＶＣの入力専用とし
て制動比制御端子１１が、リード・ライトＩＣ に設け
られているので、この制動比制御端子１１を利用するこ
とによって、過渡応答の制動比調整のための電気信号
を、半導体集積回路の外部から容易に供給することがで
きる。このことは、磁気ディスク装置や磁気ヘッドの仕
様が変ったとしても、過渡応答の制動比の最適化が可能
であることを意味し、リード・ライトＩＣの汎用性の向
上、さらにはコスト低下を達成する。

【００２４】（３）ライトアンプＷ−ＡＭＰ、リードア
ンプＲ−ＡＭＰ、さらに制動比調整手段としての可変抵
抗素子Ｒ１，Ｒ２を一つの半導体集積回路として形成す
ることにより、それを搭載するボードの小型化、さら
に、そのような半導体集積回路を含む磁気ディスク装置
の小型化を図ることができる。

【００２５】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００２６】例えば、上記実施例では制動比調整手段を
可変抵抗素子Ｒ１，Ｒ２により形成したが、この可変抵
抗素子Ｒ１，Ｒ２に代えて、電圧依存性を有する容量素
子を適用することができる。すなわち、図２に示される
ように、容量素子Ｃ１，Ｃ２を磁気ヘッド５１−１の両
端、つまりノードＡ，Ｂに設け、この容量素子Ｃ１，Ｃ
２の他端を、制動比制御端子１１に結合させる。容量素
子Ｃ１，Ｃ２は電圧依存性を有するため、制動比制御端
子１１を介して印加される制動比制御信号ＶＣの電圧レ
ベルによって、その静電容量が変化する。そのように容
量素子Ｃ１，Ｃ２の静電容量が変化されるため、磁気ヘ
ッドのインダクタンスや、その周辺の寄生容量に応じて
制動比の最適設定を容易に行うことができる。上記のよ
うに電圧依存性を有する容量素子Ｃ１，Ｃ２には、ＰＮ
接合のダイオードを利用することができる。つまり、ダ
イオードのアノード側がノードＡ，Ｂに結合され、カソ
ード側が制動比制御端子１１に結合されることによっ
て、当該ダイオードが逆バイアス状態とされ、カソード
・アノード間に、電圧依存性を有する静電容量が形成さ
れる。尚、制動比制御信号ＶＣの電圧レベルの調整は、
ライトアンプＷ−ＡＭＰの外部に設けられた半固定形抵
抗器などによって行うように構成することができる。

【００２７】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である磁気デ
ィスク装置のヘッド部に搭載されるリード・ライトＩＣ
に適用した場合について説明したが、本発明はそれに限
定されるものではなく、リードアンプとライトアンプと
が別チップによってそれぞれ形成される場合にも、本発
明を適用することができる。

【００２８】本発明は、少なくともライトアンプを含む
ことを条件に適用することができる。

【００２９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３０】すなわち、制動比調整手段が設けられるこ
とにより、磁気ヘッドの書込み電流切換えに起因する過
渡応答の制動比の外部制御が可能とされ、それによっ
て、磁気ヘッドのインダクタンスや、その周辺の寄生容
量にかかわらず、磁気ヘッドの書込み電流切換え時にお
ける過渡応答の制動比の最適設定を容易に行うことがで
きる。

【００３１】また、可変抵抗素子の抵抗値を制御するた
めの制動比制御信号の入力専用として制動比制御端子
が、リード・ライトＩＣ に設けられているので、この
制動比制御端子を利用することによって、過渡応答の制
動比調整のための電気信号を、半導体集積回路の外部か
ら容易に供給することができる。

【００３２】そして、ライトアンプ、制動比調整手段、
及びリードアンプの１チップ化により、それを搭載する
ボードの小型化が達成されるので、そのような半導体集
積回路を含む磁気ディスク装置の小型化を達成すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例である磁気ディスク装置に含
まれるライトアンプの構成例回路図である。

【図２】上記ライトアンプの他の構成例回路図である。

【図３】上記ライトアンプに含まれる抵抗素子の構成例
断面図である。

【図４】上記ライトアンプに含まれる抵抗素子の他の構
成例断面図である。

【図５】上記磁気ディスク装置の全体的な構成例ブロッ
ク図である。

【符号の説明】

１ 差動アンプ ２ 差動アンプ １１ 制動比制御端子 １２ 情報入力端子 １３ 情報入力端子 Ｑ１ バイポーラトランジスタ Ｑ２ バイポーラトランジスタ Ｑ３ バイポーラトランジスタ Ｑ４ バイポーラトランジスタ Ｒ−ＡＭＰ リードアンプ Ｗ−ＡＭＰ ライトアンプ ＶＣ 制動比制御信号 ５１−１〜５１−ｎ 磁気ヘッド ５２−１〜５１−ｎ リード・ライトアンプ ５３ 増幅回路 ５４ フリップフロップ ５５ コントローラ ５６ 異常検出回路 ５７ リード・ライトＩＣ Ｃ１ 容量素子 Ｃ２ 容量素子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力信号に応じて磁気ヘッドに書込み電
   流を供給することによって当該磁気ヘッドを駆動するた
   めのライトアンプを含む半導体集積回路において、上記
   磁気ヘッドの書込み電流切換えに起因する過渡応答の制
   動比を、外部から与える電気信号によって調整可能な制
   動比調整手段を含むことを特徴とする半導体集積回路。
2. 【請求項２】 書込み電流の切換えに起因する過渡応答
   の制動比調整のための電気信号を、上記制動比調整手段
   に供給するための外部端子を含む請求項１記載の半導体
   集積回路。
3. 【請求項３】 上記磁気ヘッドに誘起された電気信号を
   増幅するためのリードアンプを含み、一つの半導体基板
   に形成された請求項１又は２記載の半導体集積回路。
4. 【請求項４】 記憶媒体からの情報読出し、及び当該記
   憶媒体への情報書込みを可能とする磁気ヘッドと、この
   磁気ヘッドを駆動するためのライトアンプと、上記磁気
   ヘッドに誘起された電気信号を増幅するためのリードア
   ンプとを含む磁気ディスク装置において、上記ライトア
   ンプ、及び上記リードアンプとして、請求項３記載の半
   導体集積回路を具備して成ることを特徴とする磁気ディ
   スク装置。