JP2000048313A - 磁気再生装置 - Google Patents
磁気再生装置Info
- Publication number
- JP2000048313A JP2000048313A JP10215539A JP21553998A JP2000048313A JP 2000048313 A JP2000048313 A JP 2000048313A JP 10215539 A JP10215539 A JP 10215539A JP 21553998 A JP21553998 A JP 21553998A JP 2000048313 A JP2000048313 A JP 2000048313A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- magnetic
- voltage
- transistor
- magnetic head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/03—Biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 磁気ヘッドで読み出された再生信号の差動増
幅の増幅度の切り換えと同時に検出電圧を切り換えるこ
とのできる磁気再生装置を提供する。 【解決手段】 磁気再生装置は磁気ヘッド２で磁気ディ
スクに記録されているデータを読み出す。磁気ヘッド２
で再生された再生信号は読み出し回路１１において増幅
回路２４、３８で増幅される。補正回路３９は磁気ヘッ
ド２のバイアス電圧を検出電圧と比較することにより前
記バイアス電圧の変動を検出し、その検出結果に基づい
て前記変動を補正する。このような磁気再生装置におい
て、さらに、磁気再生装置は１つの切り換え端子３７に
入力される制御信号によって前記増幅回路の増幅度が設
定されるとともに、これと連動して前記検出電圧が設定
されるようになっている。
幅の増幅度の切り換えと同時に検出電圧を切り換えるこ
とのできる磁気再生装置を提供する。 【解決手段】 磁気再生装置は磁気ヘッド２で磁気ディ
スクに記録されているデータを読み出す。磁気ヘッド２
で再生された再生信号は読み出し回路１１において増幅
回路２４、３８で増幅される。補正回路３９は磁気ヘッ
ド２のバイアス電圧を検出電圧と比較することにより前
記バイアス電圧の変動を検出し、その検出結果に基づい
て前記変動を補正する。このような磁気再生装置におい
て、さらに、磁気再生装置は１つの切り換え端子３７に
入力される制御信号によって前記増幅回路の増幅度が設
定されるとともに、これと連動して前記検出電圧が設定
されるようになっている。
Description
【０００１】
【発明の属する技術分野】本発明はフロッピーディスク
ドライブやハードディスクドライブ等の磁気再生装置に
関する。
ドライブやハードディスクドライブ等の磁気再生装置に
関する。
【０００２】
【従来の技術】従来の磁気再生装置について説明する。
図３は従来の磁気再生装置における読み出し回路４０の
回路図である。図３において、磁気ヘッド２はフロッピ
ーディスクやハードディスク等の磁気ディスクに記録さ
れているデータを読み出す。磁気ヘッド２の両端は読み
出し回路４０の端子２２と２３に接続されており、磁気
ヘッド２で再生された再生信号が読み出し回路４０に入
力される。端子２２と２３はプリアンプ２４及び入力バ
イアス設定回路３４にそれぞれ接続されている。プリア
ンプ２４は端子２２、２３に入力された再生信号を差動
増幅する。
図３は従来の磁気再生装置における読み出し回路４０の
回路図である。図３において、磁気ヘッド２はフロッピ
ーディスクやハードディスク等の磁気ディスクに記録さ
れているデータを読み出す。磁気ヘッド２の両端は読み
出し回路４０の端子２２と２３に接続されており、磁気
ヘッド２で再生された再生信号が読み出し回路４０に入
力される。端子２２と２３はプリアンプ２４及び入力バ
イアス設定回路３４にそれぞれ接続されている。プリア
ンプ２４は端子２２、２３に入力された再生信号を差動
増幅する。
【０００３】プリアンプ２４で増幅された再生信号の一
方はＮＰＮ型トランジスタＱ１のベースに入力され、該
再生信号の他方はＮＰＮ型トランジスタＱ２のベースに
入力される。トランジスタＱ１のコレクタと電源電圧Ｖ
ｃｃの間には抵抗Ｒ１が接続されている。トランジスタ
Ｑ２のコレクタと電源電圧Ｖｃｃの間には抵抗Ｒ２が接
続されている。
方はＮＰＮ型トランジスタＱ１のベースに入力され、該
再生信号の他方はＮＰＮ型トランジスタＱ２のベースに
入力される。トランジスタＱ１のコレクタと電源電圧Ｖ
ｃｃの間には抵抗Ｒ１が接続されている。トランジスタ
Ｑ２のコレクタと電源電圧Ｖｃｃの間には抵抗Ｒ２が接
続されている。
【０００４】トランジスタＱ１のエミッタとトランジス
タＱ２のエミッタの間には抵抗Ｒ３が接続されている。
さらに、抵抗Ｒ３と並列に抵抗Ｒ４とスイッチＳＷ１が
直列に接続された回路が接続されている。スイッチＳＷ
１は端子４３より入力される制御信号によってスイッチ
制御される。トランジスタＱ１のエミッタとグランドの
間には定電流源回路２５が接続されている。トランジス
タＱ２のエミッタとグランドの間には定電流源回路２６
が接続されている。トランジスタＱ１、Ｑ２と抵抗Ｒ
１、Ｒ２、Ｒ３と、抵抗Ｒ４とスイッチＳＷ１から成る
直列回路と、定電流源回路２５、２６は差動増幅回路３
８を構成している。
タＱ２のエミッタの間には抵抗Ｒ３が接続されている。
さらに、抵抗Ｒ３と並列に抵抗Ｒ４とスイッチＳＷ１が
直列に接続された回路が接続されている。スイッチＳＷ
１は端子４３より入力される制御信号によってスイッチ
制御される。トランジスタＱ１のエミッタとグランドの
間には定電流源回路２５が接続されている。トランジス
タＱ２のエミッタとグランドの間には定電流源回路２６
が接続されている。トランジスタＱ１、Ｑ２と抵抗Ｒ
１、Ｒ２、Ｒ３と、抵抗Ｒ４とスイッチＳＷ１から成る
直列回路と、定電流源回路２５、２６は差動増幅回路３
８を構成している。
【０００５】トランジスタＱ１のコレクタ側はＮＰＮ型
トランジスタＱ３のベースに接続されている。トランジ
スタＱ２のコレクタ側はＮＰＮ型トランジスタＱ４のベ
ースに接続されている。トランジスタＱ３のコレクタは
電源電圧Ｖｃｃに接続されている。トランジスタＱ４の
コレクタは電源電圧Ｖｃｃに接続されている。トランジ
スタＱ３のエミッタとグランドの間には定電流源回路２
７が接続されている。トランジスタＱ４のエミッタとグ
ランドの間には定電流源回路２８が接続されている。ト
ランジスタＱ３のエミッタ側は出力端子３５に接続され
ている。トランジスタＱ４のエミッタ側は出力端子３６
に接続されている。
トランジスタＱ３のベースに接続されている。トランジ
スタＱ２のコレクタ側はＮＰＮ型トランジスタＱ４のベ
ースに接続されている。トランジスタＱ３のコレクタは
電源電圧Ｖｃｃに接続されている。トランジスタＱ４の
コレクタは電源電圧Ｖｃｃに接続されている。トランジ
スタＱ３のエミッタとグランドの間には定電流源回路２
７が接続されている。トランジスタＱ４のエミッタとグ
ランドの間には定電流源回路２８が接続されている。ト
ランジスタＱ３のエミッタ側は出力端子３５に接続され
ている。トランジスタＱ４のエミッタ側は出力端子３６
に接続されている。
【０００６】プリアンプ２４で増幅された再生信号は単
一出力の差動増幅回路４１で差動増幅される。この差動
増幅回路４１の出力は比較器４２の一方の入力端子に入
力される。比較器４２の他方の入力端子には基準電圧Ｖ
ａが入力される。比較器４２は差動増幅回路４１の出力
と基準電圧Ｖａを比較し、その比較結果を入力バイアス
設定回路３４に与える。４１と４２と３４はサーマルア
スピリティ回路５０を構成している。
一出力の差動増幅回路４１で差動増幅される。この差動
増幅回路４１の出力は比較器４２の一方の入力端子に入
力される。比較器４２の他方の入力端子には基準電圧Ｖ
ａが入力される。比較器４２は差動増幅回路４１の出力
と基準電圧Ｖａを比較し、その比較結果を入力バイアス
設定回路３４に与える。４１と４２と３４はサーマルア
スピリティ回路５０を構成している。
【０００７】この従来の磁気再生装置の動作について説
明すると、磁気ヘッド２で再生された再生信号はプリア
ンプ２４で増幅された後、差動増幅回路３８へ入力され
る。差動増幅回路３８の増幅度はスイッチＳＷ１のスイ
ッチ状態によって変わる。即ち、スイッチＳＷ１がＯＮ
しているときには抵抗Ｒ３とＲ４が並列に接続された状
態となるので、抵抗Ｒ３と抵抗Ｒ４の合成抵抗は小さく
なる。これにより、トランジスタＱ１、Ｑ２のエミッタ
側の抵抗が小さくなるので差動増幅回路３８の増幅度は
高くなり、逆にスイッチＳＷ１がＯＦＦしているときに
は抵抗Ｒ４が回路的に切り離された状態となるので、ト
ランジスタＱ１、Ｑ２のエミッタ側の抵抗値が大きくな
り、差動増幅回路３８の増幅度が低くなる。尚、ＳＷ１
の切換はヘッド２の抵抗や読出信号のレベル等に応じて
行われる。
明すると、磁気ヘッド２で再生された再生信号はプリア
ンプ２４で増幅された後、差動増幅回路３８へ入力され
る。差動増幅回路３８の増幅度はスイッチＳＷ１のスイ
ッチ状態によって変わる。即ち、スイッチＳＷ１がＯＮ
しているときには抵抗Ｒ３とＲ４が並列に接続された状
態となるので、抵抗Ｒ３と抵抗Ｒ４の合成抵抗は小さく
なる。これにより、トランジスタＱ１、Ｑ２のエミッタ
側の抵抗が小さくなるので差動増幅回路３８の増幅度は
高くなり、逆にスイッチＳＷ１がＯＦＦしているときに
は抵抗Ｒ４が回路的に切り離された状態となるので、ト
ランジスタＱ１、Ｑ２のエミッタ側の抵抗値が大きくな
り、差動増幅回路３８の増幅度が低くなる。尚、ＳＷ１
の切換はヘッド２の抵抗や読出信号のレベル等に応じて
行われる。
【０００８】したがって、差動増幅回路３８は端子４３
より入力される制御信号によって増幅度が切り換えられ
る。そして、トランジスタＱ１、Ｑ２のコレクタ側から
それぞれ出力段として設けられているトランジスタＱ
３、Ｑ４を介して出力端子３５、３６より増幅した再生
信号が出力される。
より入力される制御信号によって増幅度が切り換えられ
る。そして、トランジスタＱ１、Ｑ２のコレクタ側から
それぞれ出力段として設けられているトランジスタＱ
３、Ｑ４を介して出力端子３５、３６より増幅した再生
信号が出力される。
【０００９】磁気ヘッド２が例えば磁気抵抗型素子を搭
載した磁気ヘッド（以下「ＭＲヘッド」という）である
場合、ＭＲヘッド２には磁気ディスクとの接触によって
発熱すると等価抵抗が高くなる性質がある。ＭＲヘッド
２の抵抗が高くなると、入力バイアス設定回路３４より
出力される電流ｉによってその抵抗の両端間に生じるバ
イアス電圧が高くなってしまう。
載した磁気ヘッド（以下「ＭＲヘッド」という）である
場合、ＭＲヘッド２には磁気ディスクとの接触によって
発熱すると等価抵抗が高くなる性質がある。ＭＲヘッド
２の抵抗が高くなると、入力バイアス設定回路３４より
出力される電流ｉによってその抵抗の両端間に生じるバ
イアス電圧が高くなってしまう。
【００１０】サーマルアスピリティ回路（補正回路）５
０はこのバイアス電圧を検出することによりこのバイア
ス電圧の変動の補正を行い、バイアス電圧を巨視的にみ
ると一定の電圧に安定に保つものである。サーマルアス
ピリティ回路５０において、プリアンプ２４より出力さ
れる信号を差動増幅回路４１で増幅し、その出力を比較
器４２で基準電圧Ｖａと比較する。比較器４２はハイレ
ベル又はローレベルの比較結果を入力バイアス設定回路
３４に出力する。入力バイアス設定回路３４は比較器４
２の出力によって制御され、磁気ヘッド２のバイアス電
圧が基準電圧Ｖａで特定される基準電圧より高くなる
と、磁気ヘッド２に供給する電流ｉを小さくしてバイア
ス電圧を低くする制御を行う。
０はこのバイアス電圧を検出することによりこのバイア
ス電圧の変動の補正を行い、バイアス電圧を巨視的にみ
ると一定の電圧に安定に保つものである。サーマルアス
ピリティ回路５０において、プリアンプ２４より出力さ
れる信号を差動増幅回路４１で増幅し、その出力を比較
器４２で基準電圧Ｖａと比較する。比較器４２はハイレ
ベル又はローレベルの比較結果を入力バイアス設定回路
３４に出力する。入力バイアス設定回路３４は比較器４
２の出力によって制御され、磁気ヘッド２のバイアス電
圧が基準電圧Ｖａで特定される基準電圧より高くなる
と、磁気ヘッド２に供給する電流ｉを小さくしてバイア
ス電圧を低くする制御を行う。
【００１１】差動増幅回路３８において、トランジスタ
Ｑ１のベースバイアスは図４（ａ）に示すＢ１であり、
トランジスタＱ２のベースバイアスは図４（ａ）に示す
Ｂ２である。磁気ヘッド２の抵抗値が大きくなってバイ
アス電圧が高くなるということは、例えば前記Ｂ２が上
方にシフトし、Ｂ１が下方にシフトして（又はＢ２は固
定で）、それらの電位差Ｗ（バイアス）が大きくなるこ
とである。しかし、上述したサーマルアスピリティ回路
５０の働きによって、バイアスは一定になるように制御
されるので、Ｂ１、Ｂ２は略固定であると考えてよい。
Ｑ１のベースバイアスは図４（ａ）に示すＢ１であり、
トランジスタＱ２のベースバイアスは図４（ａ）に示す
Ｂ２である。磁気ヘッド２の抵抗値が大きくなってバイ
アス電圧が高くなるということは、例えば前記Ｂ２が上
方にシフトし、Ｂ１が下方にシフトして（又はＢ２は固
定で）、それらの電位差Ｗ（バイアス）が大きくなるこ
とである。しかし、上述したサーマルアスピリティ回路
５０の働きによって、バイアスは一定になるように制御
されるので、Ｂ１、Ｂ２は略固定であると考えてよい。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来の磁気再生装置では、スイッチＳＷ１をＯＮして差動
増幅回路３８の増幅度を上げたとき、出力信号が歪むこ
とがあった。それは、図４（ａ）に示すように再生信号
Ｓ１、Ｓ２が小さいときは問題ないが、ある程度大きな
信号部分では、差動増幅回路３８の増幅度を上げると、
図４（ｂ）に示す如く、信号Ｓ１、Ｓ２がダイナミック
レンジＤＲを外れて飽和領域に及ぶことになるからであ
り、そうなると、信号に歪みが生じてしまうのである。
来の磁気再生装置では、スイッチＳＷ１をＯＮして差動
増幅回路３８の増幅度を上げたとき、出力信号が歪むこ
とがあった。それは、図４（ａ）に示すように再生信号
Ｓ１、Ｓ２が小さいときは問題ないが、ある程度大きな
信号部分では、差動増幅回路３８の増幅度を上げると、
図４（ｂ）に示す如く、信号Ｓ１、Ｓ２がダイナミック
レンジＤＲを外れて飽和領域に及ぶことになるからであ
り、そうなると、信号に歪みが生じてしまうのである。
【００１３】本発明は差動増幅回路の増幅度を上げても
信号が歪まないようにした磁気再生装置を提供すること
を目的とする。
信号が歪まないようにした磁気再生装置を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、磁気記録媒体に記録されているデータ
を読み出す磁気ヘッドと、前記磁気ヘッドで再生された
再生信号を増幅する増幅回路と、前記磁気ヘッドのバイ
アス電圧を基準電圧と比較することにより前記バイアス
電圧の変動を検出し、その検出結果に基づいて前記変動
を補正する補正回路と、前記増幅回路の増幅度を切り換
える手段とを備えた磁気再生装置において、前記増幅回
路の増幅度を上げたとき前記バイアス電圧を小さい方向
へシフトする手段を設けるようにしている。
に、本発明では、磁気記録媒体に記録されているデータ
を読み出す磁気ヘッドと、前記磁気ヘッドで再生された
再生信号を増幅する増幅回路と、前記磁気ヘッドのバイ
アス電圧を基準電圧と比較することにより前記バイアス
電圧の変動を検出し、その検出結果に基づいて前記変動
を補正する補正回路と、前記増幅回路の増幅度を切り換
える手段とを備えた磁気再生装置において、前記増幅回
路の増幅度を上げたとき前記バイアス電圧を小さい方向
へシフトする手段を設けるようにしている。
【００１５】増幅回路の増幅度を上げると、信号が増幅
回路のダイナミックレンジから外れて、例えば飽和領域
に及んで歪みが生じるが、上記構成によればバイアス電
圧を下げるので、増幅回路の動作点がシフトし、飽和領
域にかからないので、信号の歪みは生じない。
回路のダイナミックレンジから外れて、例えば飽和領域
に及んで歪みが生じるが、上記構成によればバイアス電
圧を下げるので、増幅回路の動作点がシフトし、飽和領
域にかからないので、信号の歪みは生じない。
【００１６】また、本発明では上記構成において、さら
に、前記バイアス電圧のシフトは前記基準電圧を切り換
えることによって行うようにしている。また、本発明で
は上記構成において、さらに、１つの端子に入力される
制御信号によって前記増幅回路の増幅度と前記基準電圧
の切り換えを行うようにしている。また、本発明では上
記構成において、さらに、前記制御信号によって前記増
幅度が高くなるときには前記基準電圧が低くなるように
設定され、逆に前記増幅度が低くなるときには前記基準
電圧が高くなるにように設定されるようにしている。
に、前記バイアス電圧のシフトは前記基準電圧を切り換
えることによって行うようにしている。また、本発明で
は上記構成において、さらに、１つの端子に入力される
制御信号によって前記増幅回路の増幅度と前記基準電圧
の切り換えを行うようにしている。また、本発明では上
記構成において、さらに、前記制御信号によって前記増
幅度が高くなるときには前記基準電圧が低くなるように
設定され、逆に前記増幅度が低くなるときには前記基準
電圧が高くなるにように設定されるようにしている。
【００１７】また、本発明では上記構成において、さら
に、前記磁気ヘッドはＭＲヘッドとしている。このよう
な構成によると、ＭＲヘッドは磁気ディスクとの接触に
より発熱し、等価抵抗が高くなるので、バイアス電圧が
変動することがあるが、補正回路によりバイアス電圧の
補正が行われてバイアス電圧の変動を補正することがで
きる。
に、前記磁気ヘッドはＭＲヘッドとしている。このよう
な構成によると、ＭＲヘッドは磁気ディスクとの接触に
より発熱し、等価抵抗が高くなるので、バイアス電圧が
変動することがあるが、補正回路によりバイアス電圧の
補正が行われてバイアス電圧の変動を補正することがで
きる。
【００１８】
【発明の実施の形態】以下、本発明の一実施形態につい
て説明する。図１は本発明の一実施形態である磁気再生
装置のブロック図である。磁気ディスク１はハードディ
スクやフロッピーディスク等である。磁気ヘッド２は磁
気ディスク１に記録されているデータの読み出しとリー
ドライトプリアンプ５から与えられる電流によって磁気
ディスク１にデータの書き込みを行う。本実施形態で
は、磁気ヘッド２はＭＲヘッドである。
て説明する。図１は本発明の一実施形態である磁気再生
装置のブロック図である。磁気ディスク１はハードディ
スクやフロッピーディスク等である。磁気ヘッド２は磁
気ディスク１に記録されているデータの読み出しとリー
ドライトプリアンプ５から与えられる電流によって磁気
ディスク１にデータの書き込みを行う。本実施形態で
は、磁気ヘッド２はＭＲヘッドである。
【００１９】スピンドルモータ３は磁気ディスク１を回
転させるためのモータである。ボイスコントロールモー
タ４は磁気ヘッド２のトラッキングを調整するためのモ
ータである。リードライトプリアンプ５は磁気ヘッド２
に接続されており、磁気ヘッド２で再生された再生信号
を増幅する読み出し回路１１と、磁気ヘッド２に供給す
る書き込み信号を増幅する書き込み回路１２から成る。
転させるためのモータである。ボイスコントロールモー
タ４は磁気ヘッド２のトラッキングを調整するためのモ
ータである。リードライトプリアンプ５は磁気ヘッド２
に接続されており、磁気ヘッド２で再生された再生信号
を増幅する読み出し回路１１と、磁気ヘッド２に供給す
る書き込み信号を増幅する書き込み回路１２から成る。
【００２０】リードライトチャンネル回路６はリードラ
イトプリアンプ５からの再生信号を誤り訂正する等の処
理と、リードライトプリアンプ５への書き込み信号を出
力する。さらに、リードライトチャンネル回路６はＰＲ
ＭＬ（Partial Response Maximum Likelihood）信号処
理を行う。
イトプリアンプ５からの再生信号を誤り訂正する等の処
理と、リードライトプリアンプ５への書き込み信号を出
力する。さらに、リードライトチャンネル回路６はＰＲ
ＭＬ（Partial Response Maximum Likelihood）信号処
理を行う。
【００２１】コントローラ７はデジタル信号処理プロセ
ッサ１３とフラッシュメモリ１４とサーボコントローラ
１５とから成る。デジタル信号処理プロセッサ１３は磁
気再生装置の読み出しや書き込みの動作の制御を行う。
フラッシュメモリ１４は必ずしも磁気再生装置に設けら
れているものではないが、デジタル信号処理プロセッサ
１３の制御により磁気ディスク１の欠陥アドレスを格納
して磁気再生装置がそのアドレスにアクセスしないよう
にするために設けられている。
ッサ１３とフラッシュメモリ１４とサーボコントローラ
１５とから成る。デジタル信号処理プロセッサ１３は磁
気再生装置の読み出しや書き込みの動作の制御を行う。
フラッシュメモリ１４は必ずしも磁気再生装置に設けら
れているものではないが、デジタル信号処理プロセッサ
１３の制御により磁気ディスク１の欠陥アドレスを格納
して磁気再生装置がそのアドレスにアクセスしないよう
にするために設けられている。
【００２２】サーボコントローラ１５はあらかじめデジ
タル信号処理プロセッサ１３によって設定された内容で
ドライバ８を自動制御するもので、その制御信号をドラ
イバ８に出力する。ドライバ８はスピンドルモータ３を
駆動するドライバと、ボイスコントロールモータ４を駆
動するドライバが設けられている。コントローラ７はイ
ンターフェース９を介してパーソナルコンピュータ１０
に接続されている。
タル信号処理プロセッサ１３によって設定された内容で
ドライバ８を自動制御するもので、その制御信号をドラ
イバ８に出力する。ドライバ８はスピンドルモータ３を
駆動するドライバと、ボイスコントロールモータ４を駆
動するドライバが設けられている。コントローラ７はイ
ンターフェース９を介してパーソナルコンピュータ１０
に接続されている。
【００２３】次に、その磁気再生装置の読み出し回路１
１について詳しく説明する。図２は読み出し回路１１の
内部の構成を示す回路図である。磁気ヘッド２はＭＲヘ
ッドであり、その両端が読み出し回路１１の端子２２、
２３に接続されている。これにより、磁気ヘッド２で再
生された再生信号が読み出し回路１１に入力される。
（従来参照）プリアンプ２４はその再生信号を差動増幅
する。
１について詳しく説明する。図２は読み出し回路１１の
内部の構成を示す回路図である。磁気ヘッド２はＭＲヘ
ッドであり、その両端が読み出し回路１１の端子２２、
２３に接続されている。これにより、磁気ヘッド２で再
生された再生信号が読み出し回路１１に入力される。
（従来参照）プリアンプ２４はその再生信号を差動増幅
する。
【００２４】プリアンプ２４で増幅された再生信号は更
に次段の差動増幅回路３８で増幅される。差動増幅回路
３８は上記従来の磁気再生装置（図３）における差動増
幅回路３８と同一構成となっている。差動増幅回路３８
に設けられているスイッチＳＷ１は切り換え端子３７よ
り入力される制御信号によって切り換え制御される。先
に述べたように差動増幅回路３８の増幅度はスイッチＳ
Ｗ１がＯＮしたときに高くなり、ＯＦＦしたときに低く
なる。
に次段の差動増幅回路３８で増幅される。差動増幅回路
３８は上記従来の磁気再生装置（図３）における差動増
幅回路３８と同一構成となっている。差動増幅回路３８
に設けられているスイッチＳＷ１は切り換え端子３７よ
り入力される制御信号によって切り換え制御される。先
に述べたように差動増幅回路３８の増幅度はスイッチＳ
Ｗ１がＯＮしたときに高くなり、ＯＦＦしたときに低く
なる。
【００２５】差動増幅回路３８より出力される再生信号
の一方は出力用に設けられているＮＰＮ型トランジスタ
Ｑ３のベースに入力される。その再生信号の他方は出力
用に設けられているＮＰＮ型トランジスタＱ４のベース
に入力される。上記従来の磁気再生装置と同じくトラン
ジスタＱ３のコレクタは電源電圧Ｖｃｃに接続されてい
る。トランジスタＱ３のエミッタとグランドの間には定
電流源回路２７が接続されている。
の一方は出力用に設けられているＮＰＮ型トランジスタ
Ｑ３のベースに入力される。その再生信号の他方は出力
用に設けられているＮＰＮ型トランジスタＱ４のベース
に入力される。上記従来の磁気再生装置と同じくトラン
ジスタＱ３のコレクタは電源電圧Ｖｃｃに接続されてい
る。トランジスタＱ３のエミッタとグランドの間には定
電流源回路２７が接続されている。
【００２６】一方、トランジスタＱ４のコレクタも電源
電圧Ｖｃｃに接続されている。トランジスタＱ４のエミ
ッタとグランドの間には定電流源回路２８が接続されて
いる。トランジスタＱ３のエミッタ側が出力端子３５に
接続されている。また、トランジスタＱ４のエミッタ側
が出力端子３６に接続されている。
電圧Ｖｃｃに接続されている。トランジスタＱ４のエミ
ッタとグランドの間には定電流源回路２８が接続されて
いる。トランジスタＱ３のエミッタ側が出力端子３５に
接続されている。また、トランジスタＱ４のエミッタ側
が出力端子３６に接続されている。
【００２７】読み出し回路１１には磁気ヘッド２に印加
されるバイアス電圧の変動を補正するためのサーマルア
スピリティ回路（補正回路）３９が設けられている。プ
リアンプ２４の出力はサーマルアスピリティ回路３９の
単一出力のバイアス検出回路６０にも入力される。この
バイアス検出回路６０は磁気ヘッド２の両端間のバイア
ス電圧が所定電圧（検出電圧）以上になると、バイアス
を小さくするようになすためのバイアス制御信号を出力
するものであり、そのバイアス制御信号は入力バイアス
設定回路３４へ与えられる。尚、後述するように差動増
幅回路３８には検出電圧を切り換える構成が付加されて
いる。この切り換えは差動増幅回路３８のゲイン切り換
えに連動して行われる。
されるバイアス電圧の変動を補正するためのサーマルア
スピリティ回路（補正回路）３９が設けられている。プ
リアンプ２４の出力はサーマルアスピリティ回路３９の
単一出力のバイアス検出回路６０にも入力される。この
バイアス検出回路６０は磁気ヘッド２の両端間のバイア
ス電圧が所定電圧（検出電圧）以上になると、バイアス
を小さくするようになすためのバイアス制御信号を出力
するものであり、そのバイアス制御信号は入力バイアス
設定回路３４へ与えられる。尚、後述するように差動増
幅回路３８には検出電圧を切り換える構成が付加されて
いる。この切り換えは差動増幅回路３８のゲイン切り換
えに連動して行われる。
【００２８】バイアス検出回路６０はプリアンプ２４よ
り出力される２つの信号Ｂ１、Ｂ２の電位差を後述する
検出電圧Ｖａと比較する。信号Ｂ１はＮＰＮ型トランジ
スタＱ５のベースに入力され、信号Ｂ２はＮＰＮ型トラ
ンジスタＱ６のベースに入力される。尚、バイアス検出
回路６０で必要な信号Ｂ１、Ｂ２は主としてバイアス電
圧（直流成分）であり、そのバイアス電圧に再生信号
（交流成分）が乗っているが、バイアス検出回路６０に
関しては入力信号Ｂ１、Ｂ２は直流として説明する。
尚、Ｂ１＜Ｂ２である。
り出力される２つの信号Ｂ１、Ｂ２の電位差を後述する
検出電圧Ｖａと比較する。信号Ｂ１はＮＰＮ型トランジ
スタＱ５のベースに入力され、信号Ｂ２はＮＰＮ型トラ
ンジスタＱ６のベースに入力される。尚、バイアス検出
回路６０で必要な信号Ｂ１、Ｂ２は主としてバイアス電
圧（直流成分）であり、そのバイアス電圧に再生信号
（交流成分）が乗っているが、バイアス検出回路６０に
関しては入力信号Ｂ１、Ｂ２は直流として説明する。
尚、Ｂ１＜Ｂ２である。
【００２９】トランジスタＱ５のコレクタはＰチャネル
型ＭＯＳトランジスタＱ７のドレイン及びベースに接続
されている。トランジスタＱ７のソースは電源電圧Ｖｃ
ｃに接続されている。トランジスタＱ７のベースはＰチ
ャネル型ＭＯＳトランジスタＱ８のベースに接続されて
いる。トランジスタＱ８のソースは電源電圧Ｖｃｃに接
続されている。トランジスタＱ８のドレインとトランジ
スタＱ６のコレクタは接続されている。トランジスタＱ
７、Ｑ８はカレントミラー回路を構成している。
型ＭＯＳトランジスタＱ７のドレイン及びベースに接続
されている。トランジスタＱ７のソースは電源電圧Ｖｃ
ｃに接続されている。トランジスタＱ７のベースはＰチ
ャネル型ＭＯＳトランジスタＱ８のベースに接続されて
いる。トランジスタＱ８のソースは電源電圧Ｖｃｃに接
続されている。トランジスタＱ８のドレインとトランジ
スタＱ６のコレクタは接続されている。トランジスタＱ
７、Ｑ８はカレントミラー回路を構成している。
【００３０】トランジスタＱ５のエミッタとトランジス
タＱ６のエミッタの間には検出電圧を発生させるための
抵抗Ｒ５が接続されている。トランジスタＱ５のエミッ
タとグランドの間には定電流源回路３０が接続されてい
る。定電流源回路３０と並列にスイッチＳＷ２と定電流
源回路３１の直列回路が接続されている。定電流源回路
３０、３１はそれぞれ定電流Ｉを出力する。
タＱ６のエミッタの間には検出電圧を発生させるための
抵抗Ｒ５が接続されている。トランジスタＱ５のエミッ
タとグランドの間には定電流源回路３０が接続されてい
る。定電流源回路３０と並列にスイッチＳＷ２と定電流
源回路３１の直列回路が接続されている。定電流源回路
３０、３１はそれぞれ定電流Ｉを出力する。
【００３１】スイッチＳＷ２は切り換え端子３７より入
力される切り換え信号をインバータ２９で反転した信号
でスイッチ制御される。トランジスタＱ６のコレクタ側
はＰチャネル型ＭＯＳトランジスタＱ９のゲートに接続
されている。トランジスタＱ９のソースは電源電圧Ｖｃ
ｃに接続されている。トランジスタＱ９のドレインとグ
ランドの間には定電流源回路３２が接続されている。
力される切り換え信号をインバータ２９で反転した信号
でスイッチ制御される。トランジスタＱ６のコレクタ側
はＰチャネル型ＭＯＳトランジスタＱ９のゲートに接続
されている。トランジスタＱ９のソースは電源電圧Ｖｃ
ｃに接続されている。トランジスタＱ９のドレインとグ
ランドの間には定電流源回路３２が接続されている。
【００３２】トランジスタＱ９のドレイン側がインバー
タ３３を介して入力バイアス設定回路３４に接続されて
いる。入力バイアス設定回路３４はバイアス検出回路６
０での検出結果により磁気ヘッド２のバイアス電圧が検
出電圧より高くなると、磁気ヘッド２に供給する電流ｉ
を小さくしてバイアス電圧を低くする制御を行う。
タ３３を介して入力バイアス設定回路３４に接続されて
いる。入力バイアス設定回路３４はバイアス検出回路６
０での検出結果により磁気ヘッド２のバイアス電圧が検
出電圧より高くなると、磁気ヘッド２に供給する電流ｉ
を小さくしてバイアス電圧を低くする制御を行う。
【００３３】切り換え端子３７にはハイレベル又はロー
レベルの切り換え信号（制御信号）が入力される。その
切り換え信号がハイレベルであるときには、スイッチＳ
Ｗ１がＯＮする。このとき、スイッチＳＷ２はインバー
タ２９を介してローレベルの信号が与えられるのでＯＦ
Ｆする。逆に切り換え端子３７に与えられる切り換え信
号がローレベルであるときには、スイッチＳＷ１がＯＦ
Ｆし、スイッチＳＷ２がＯＮする。
レベルの切り換え信号（制御信号）が入力される。その
切り換え信号がハイレベルであるときには、スイッチＳ
Ｗ１がＯＮする。このとき、スイッチＳＷ２はインバー
タ２９を介してローレベルの信号が与えられるのでＯＦ
Ｆする。逆に切り換え端子３７に与えられる切り換え信
号がローレベルであるときには、スイッチＳＷ１がＯＦ
Ｆし、スイッチＳＷ２がＯＮする。
【００３４】バイアス検出回路６０は信号Ｂ１、Ｂ２の
差を検出電圧と比較して比較結果を出力するものであ
る。検出電圧は後述のように、定電流源回路３０、３１
と抵抗Ｒ５で与えられる。上記検出電圧は次のようにし
て求められる。トランジスタＱ７、Ｑ８はカレントミラ
ー回路を構成しており、等しい電流Ｉ0を出力する。ス
イッチＳＷ２がＯＦＦしているとき、電流について次の
式が成り立つ。 Ｉ0＋Ｉ1＝Ｉ ・・・（１） Ｉ0＝Ｉｓ・ｅｘｐ（ｑＶBE1／ｋＴ） ・・・（２） Ｉ1＝Ｉｓ・ｅｘｐ（ｑＶBE2／ｋＴ） ・・・（３） ただし、ＩｓはトランジスタＱ５、Ｑ６のベース・エミ
ッタ間の飽和電流でＱ５、Ｑ６で等しいと仮定する。ｑ
は電子の素電荷、ｋはボルツマン定数、Ｔは絶対温度で
ある。ＶBE1はトランジスタＱ５のベース・エミッタ間
の電圧、ＶBE2はトランジスタＱ６のベース・エミッタ
間の電圧である。電圧について次の式が成り立つ。 Ｂ１＝ＶBE1＋Ｖｓ ・・・（４） Ｂ２＝ＶBE2＋Ｖａ＋Ｖｓ ・・・（５） ただし、ＶｓはトランジスタＱ５のコレクタの電圧であ
る。ＭＯＳトランジスタＱ９のゲートに向かって電流Ｉ
2が流れると仮定すると、式（１）〜（５）より、電流
Ｉ2が次のように求められる。 Ｉ2＝Ｉ0−Ｉ1＝Ｉｓ・ｅｘｐ（−ｑＶｓ／ｋＴ）・（ｅｘｐ（ｑ・Ｂ１／ ｋＴ）−ｅｘｐ（ｑ（Ｂ2−（Ｉ−Ｉ0）Ｒ５）／ｋＴ）） ・・・（６） 電流Ｉ2の正負はＢ１−Ｂ２＋（Ｉ−Ｉ0）Ｒ５の符号で
定まる。電流Ｉ2の正負は信号Ｂ２とＢ１の差Ｂ２−Ｂ
１と検出電圧Ｖａ＝（Ｉ−Ｉ0）Ｒ５を比較した結果を
示している。Ｂ２−Ｂ１が検出電圧Ｖａよりも小さい場
合、電流Ｉ2は正となる。実際の回路ではＭＯＳトラン
ジスタＱ９のゲートに接続されているので電流が流れ
ず、ＭＯＳトランジスタＱ９のゲートはハイレベルとな
る。そのため、ＭＯＳトランジスタＱ９はＯＮする。一
方、Ｂ２−Ｂ１が検出電圧Ｖａよりも大きい場合、電流
Ｉ2は負となるが、実際には電流Ｉ2が流れずＭＯＳトラ
ンジスタＱ９のゲートはローレベルとなる。そのため、
ＭＯＳトランジスタＱ９はＯＦＦする。スイッチＳＷ２
がＯＮしたときには、定電流源回路３１によって式
（６）において電流Ｉを２Ｉと置き換えたものとなるの
で、検出電圧Ｖａ＝（２Ｉ−Ｉ0）となる。したがっ
て、スイッチＳＷ２がＯＮしたときには検出電圧Ｖａが
高くなる。
差を検出電圧と比較して比較結果を出力するものであ
る。検出電圧は後述のように、定電流源回路３０、３１
と抵抗Ｒ５で与えられる。上記検出電圧は次のようにし
て求められる。トランジスタＱ７、Ｑ８はカレントミラ
ー回路を構成しており、等しい電流Ｉ0を出力する。ス
イッチＳＷ２がＯＦＦしているとき、電流について次の
式が成り立つ。 Ｉ0＋Ｉ1＝Ｉ ・・・（１） Ｉ0＝Ｉｓ・ｅｘｐ（ｑＶBE1／ｋＴ） ・・・（２） Ｉ1＝Ｉｓ・ｅｘｐ（ｑＶBE2／ｋＴ） ・・・（３） ただし、ＩｓはトランジスタＱ５、Ｑ６のベース・エミ
ッタ間の飽和電流でＱ５、Ｑ６で等しいと仮定する。ｑ
は電子の素電荷、ｋはボルツマン定数、Ｔは絶対温度で
ある。ＶBE1はトランジスタＱ５のベース・エミッタ間
の電圧、ＶBE2はトランジスタＱ６のベース・エミッタ
間の電圧である。電圧について次の式が成り立つ。 Ｂ１＝ＶBE1＋Ｖｓ ・・・（４） Ｂ２＝ＶBE2＋Ｖａ＋Ｖｓ ・・・（５） ただし、ＶｓはトランジスタＱ５のコレクタの電圧であ
る。ＭＯＳトランジスタＱ９のゲートに向かって電流Ｉ
2が流れると仮定すると、式（１）〜（５）より、電流
Ｉ2が次のように求められる。 Ｉ2＝Ｉ0−Ｉ1＝Ｉｓ・ｅｘｐ（−ｑＶｓ／ｋＴ）・（ｅｘｐ（ｑ・Ｂ１／ ｋＴ）−ｅｘｐ（ｑ（Ｂ2−（Ｉ−Ｉ0）Ｒ５）／ｋＴ）） ・・・（６） 電流Ｉ2の正負はＢ１−Ｂ２＋（Ｉ−Ｉ0）Ｒ５の符号で
定まる。電流Ｉ2の正負は信号Ｂ２とＢ１の差Ｂ２−Ｂ
１と検出電圧Ｖａ＝（Ｉ−Ｉ0）Ｒ５を比較した結果を
示している。Ｂ２−Ｂ１が検出電圧Ｖａよりも小さい場
合、電流Ｉ2は正となる。実際の回路ではＭＯＳトラン
ジスタＱ９のゲートに接続されているので電流が流れ
ず、ＭＯＳトランジスタＱ９のゲートはハイレベルとな
る。そのため、ＭＯＳトランジスタＱ９はＯＮする。一
方、Ｂ２−Ｂ１が検出電圧Ｖａよりも大きい場合、電流
Ｉ2は負となるが、実際には電流Ｉ2が流れずＭＯＳトラ
ンジスタＱ９のゲートはローレベルとなる。そのため、
ＭＯＳトランジスタＱ９はＯＦＦする。スイッチＳＷ２
がＯＮしたときには、定電流源回路３１によって式
（６）において電流Ｉを２Ｉと置き換えたものとなるの
で、検出電圧Ｖａ＝（２Ｉ−Ｉ0）となる。したがっ
て、スイッチＳＷ２がＯＮしたときには検出電圧Ｖａが
高くなる。
【００３５】したがって、信号Ｂ１とＢ２の差が検出電
圧より小さいときにはＭＯＳトランジスタＱ９がＯＮす
る。これにより、インバータ３３にはハイレベルの信号
が入力される。そのため、インバータ３３よりローレベ
ルの信号が出力される。バイアス電圧が上昇して信号Ｂ
１とＢ２の差が検出電圧より大きくなったときにはＭＯ
ＳトランジスタＱ９のゲートはローレベルとなる。これ
により、ＭＯＳトランジスタＱ９はＯＦＦするので、イ
ンバータ３３の入力側はローレベルとなり、インバータ
３３の出力はハイレベルとなる。
圧より小さいときにはＭＯＳトランジスタＱ９がＯＮす
る。これにより、インバータ３３にはハイレベルの信号
が入力される。そのため、インバータ３３よりローレベ
ルの信号が出力される。バイアス電圧が上昇して信号Ｂ
１とＢ２の差が検出電圧より大きくなったときにはＭＯ
ＳトランジスタＱ９のゲートはローレベルとなる。これ
により、ＭＯＳトランジスタＱ９はＯＦＦするので、イ
ンバータ３３の入力側はローレベルとなり、インバータ
３３の出力はハイレベルとなる。
【００３６】入力バイアス設定回路３４はインバータ３
３の出力がローレベルのときには入力バイアス設定回路
３４の出力する電流ｉを大きくしバイアス電圧を大きく
する。一方、インバータ３３の出力がハイレベルのとき
には入力バイアス設定回路３４の出力する電流ｉを小さ
くしてバイアス電圧を小さくする。
３の出力がローレベルのときには入力バイアス設定回路
３４の出力する電流ｉを大きくしバイアス電圧を大きく
する。一方、インバータ３３の出力がハイレベルのとき
には入力バイアス設定回路３４の出力する電流ｉを小さ
くしてバイアス電圧を小さくする。
【００３７】切り換え信号がハイレベルであるとき、切
り換え信号がハイレベルのときスイッチＳＷ１がＯＮ
し、差動増幅回路３８において増幅度が高くなる。この
とき、スイッチＳＷ２がＯＦＦするので検出電圧Ｖａは
低くなる。検出電圧が低くなると、バイアス電圧も低く
なる。一方、切り換え信号がローレベルであるとき、ス
イッチＳＷ１がＯＦＦし、差動増幅回路３８において増
幅度は低くなる。このとき、スイッチＳＷ２がＯＮする
ので検出電圧Ｖａが高くなり、バイアス電圧は高くな
り、バイアス電圧は高くなる。
り換え信号がハイレベルのときスイッチＳＷ１がＯＮ
し、差動増幅回路３８において増幅度が高くなる。この
とき、スイッチＳＷ２がＯＦＦするので検出電圧Ｖａは
低くなる。検出電圧が低くなると、バイアス電圧も低く
なる。一方、切り換え信号がローレベルであるとき、ス
イッチＳＷ１がＯＦＦし、差動増幅回路３８において増
幅度は低くなる。このとき、スイッチＳＷ２がＯＮする
ので検出電圧Ｖａが高くなり、バイアス電圧は高くな
り、バイアス電圧は高くなる。
【００３８】このように、本実施形態では差動増幅回路
３８の増幅度が高く設定されたときには検出電圧が低く
なる。つまり、図４（ｃ）に示すように、Ｂ１とＢ２の
差、即ちバイアス電圧Ｗが小さくなる。そのため、トラ
ンジスタＱ１、Ｑ２の動作点がダイナミックレンジの中
心側へシフトすることになり、その分、信号Ｓ１、Ｓ２
がダイナミックレンジから外れる可能性が少なくなる。
そのため、再生信号に歪みが生じにくくなる。尚、差動
増幅回路３８の増幅度が低く設定されたときにはバイア
スは図４（ａ）のようになる。
３８の増幅度が高く設定されたときには検出電圧が低く
なる。つまり、図４（ｃ）に示すように、Ｂ１とＢ２の
差、即ちバイアス電圧Ｗが小さくなる。そのため、トラ
ンジスタＱ１、Ｑ２の動作点がダイナミックレンジの中
心側へシフトすることになり、その分、信号Ｓ１、Ｓ２
がダイナミックレンジから外れる可能性が少なくなる。
そのため、再生信号に歪みが生じにくくなる。尚、差動
増幅回路３８の増幅度が低く設定されたときにはバイア
スは図４（ａ）のようになる。
【００３９】また、本実施形態によれば１つの切り換え
端子３７に入力される制御信号によって差動増幅回路３
８の増幅度とサーマルアスピリティ回路３９での検出電
圧を連動して切り換えることができる。したがって、差
動増幅回路３８の増幅度の切り換え用とバイアス検出回
路６０の検出電圧切り換え用にそれぞれ独立した切り換
え端子を設けて制御する場合は、例えば増幅度と検出電
圧の両者を高くするような不適当な設定をしてしまう可
能性があるが、本実施形態ではスイッチＳＷ１、ＳＷ２
の制御を連動させているので、このような不具合は生じ
ない。また、このように差動増幅回路３８の増幅度の設
定とサーマルアスピリティ回路３９での検出電圧の設定
を行うための制御信号を１つの切り換え端子３７より入
力するようになっていることにより読み出し回路１１の
入力端子が増加せず回路規模の拡大が抑制される。
端子３７に入力される制御信号によって差動増幅回路３
８の増幅度とサーマルアスピリティ回路３９での検出電
圧を連動して切り換えることができる。したがって、差
動増幅回路３８の増幅度の切り換え用とバイアス検出回
路６０の検出電圧切り換え用にそれぞれ独立した切り換
え端子を設けて制御する場合は、例えば増幅度と検出電
圧の両者を高くするような不適当な設定をしてしまう可
能性があるが、本実施形態ではスイッチＳＷ１、ＳＷ２
の制御を連動させているので、このような不具合は生じ
ない。また、このように差動増幅回路３８の増幅度の設
定とサーマルアスピリティ回路３９での検出電圧の設定
を行うための制御信号を１つの切り換え端子３７より入
力するようになっていることにより読み出し回路１１の
入力端子が増加せず回路規模の拡大が抑制される。
【００４０】尚、本実施形態ではバイアス検出回路６０
及びインバータ３３によってバイアス電圧が検出電圧と
比較した結果、ハイレベル又はローレベルの２値的信号
によって入力バイアス設定回路３４ではバイアス電圧の
補正を行っているが、連続的な検出信号（アナログ信
号）によってバイアス電圧の設定を行うようにしてもよ
い。尚、本実施形態ではトランジスタＱ５、Ｑ６は精度
向上のためにバイポーラトランジスタを用いていたがＭ
ＯＳトランジスタを用いてもよい。
及びインバータ３３によってバイアス電圧が検出電圧と
比較した結果、ハイレベル又はローレベルの２値的信号
によって入力バイアス設定回路３４ではバイアス電圧の
補正を行っているが、連続的な検出信号（アナログ信
号）によってバイアス電圧の設定を行うようにしてもよ
い。尚、本実施形態ではトランジスタＱ５、Ｑ６は精度
向上のためにバイポーラトランジスタを用いていたがＭ
ＯＳトランジスタを用いてもよい。
【００４１】
【発明の効果】以上説明したように、請求項１に記載の
磁気再生装置によれば、再生信号を増幅する増幅回路で
の増幅度の切り換えと連動して磁気ヘッドのバイアス電
圧の変動の切り換えを行うので、増幅回路の増幅度が高
くなってもバイアス電圧を下げて動作点を例えば飽和領
域に対し遠ざけることができる。そのため信号に歪が生
じるのを防止できる。
磁気再生装置によれば、再生信号を増幅する増幅回路で
の増幅度の切り換えと連動して磁気ヘッドのバイアス電
圧の変動の切り換えを行うので、増幅回路の増幅度が高
くなってもバイアス電圧を下げて動作点を例えば飽和領
域に対し遠ざけることができる。そのため信号に歪が生
じるのを防止できる。
【００４２】また、請求項２及び請求項３、請求項４に
記載の磁気再生装置によれば、制御信号によって増幅度
を高くするときには基準電圧が低くなるように設定が行
われる。つまり、磁気ヘッドのバイアス補正回路を利用
して信号波形の歪を防止できるので、回路的なコスト増
大を避けることができる。
記載の磁気再生装置によれば、制御信号によって増幅度
を高くするときには基準電圧が低くなるように設定が行
われる。つまり、磁気ヘッドのバイアス補正回路を利用
して信号波形の歪を防止できるので、回路的なコスト増
大を避けることができる。
【００４３】また、請求項３に記載の磁気再生装置によ
れば、この制御を行う制御信号を入力するための入力端
子は１つだけであるので磁気再生装置の端子数が増大せ
ず回路規模の大幅な増大をもたらすことがない。また、
増幅度の設定と基準電圧の設定が制御信号によって連動
して行われるので増幅度と基準電圧の設定の不適切な組
み合わせが選択されることがない。
れば、この制御を行う制御信号を入力するための入力端
子は１つだけであるので磁気再生装置の端子数が増大せ
ず回路規模の大幅な増大をもたらすことがない。また、
増幅度の設定と基準電圧の設定が制御信号によって連動
して行われるので増幅度と基準電圧の設定の不適切な組
み合わせが選択されることがない。
【００４４】また、請求項５に記載の磁気再生装置によ
れば、磁気ディスクとＭＲヘッドの接触により発熱する
とＭＲヘッドの等価抵抗が高くなりバイアス電圧が変動
する原因となるが、補正回路によってバイアス電圧の変
動を補正することができる。そして、その補正回路を利
用して増幅回路の出力信号にノイズが生じないようにす
ることができる。
れば、磁気ディスクとＭＲヘッドの接触により発熱する
とＭＲヘッドの等価抵抗が高くなりバイアス電圧が変動
する原因となるが、補正回路によってバイアス電圧の変
動を補正することができる。そして、その補正回路を利
用して増幅回路の出力信号にノイズが生じないようにす
ることができる。
【図１】 本発明の一実施形態の磁気再生装置のブロッ
ク図。
ク図。
【図２】 その磁気再生装置の読み出し回路の回路図。
【図３】 従来の磁気再生装置の読み出し回路の回路
図。
図。
【図４】 従来例及び本実施形態における磁気再生装置
の差動増幅回路３８の動作を説明するための図。
の差動増幅回路３８の動作を説明するための図。
１ 磁気ディスク ２ 磁気ヘッド ３ スピンドルモータ ４ ボイスコントロールモータ ５ リードライトプリアンプ ６ リードライトチャンネル回路 ７ コントローラ ８ ドライバ ９ インターフェース １０ パーソナルコンピュータ １１ 読み出し回路 １２ 書き込み回路 １３ デジタル信号処理プロセッサ １４ フラッシュメモリ １５ サーボコントローラ ２２、２３ 端子 ２４ 差動増幅回路 ２５〜２８ 定電流源回路 ２９ インバータ ３０〜３２ 定電流源回路 ３３ インバータ ３４ 入力バイアス設定回路 ３５、３６ 出力端子 ３７ 入力端子 ３８ 差動増幅回路 ３９ サーマルアスピリティ回路（補正回路） ６０ 単一出力の差動増幅回路（バイアス検出回路） Ｑ１〜Ｑ６ ＮＰＮ型トランジスタ Ｑ７、Ｑ８、Ｑ９ Ｐチャネル型ＭＯＳトランジスタ Ｒ１〜Ｒ５ 抵抗 ＳＷ１、ＳＷ２ スイッチ Ｖｃｃ 電源電圧
Claims (5)
- 【請求項１】 磁気記録媒体に記録されているデータを
読み出す磁気ヘッドと、前記磁気ヘッドで再生された再
生信号を増幅する増幅回路と、前記磁気ヘッドのバイア
ス電圧を基準電圧と比較することにより前記バイアス電
圧の変動を検出し、その検出結果に基づいて前記変動を
補正する補正回路と、前記増幅回路の増幅度を切り換え
る手段とを備えた磁気再生装置において、 前記増幅回路の増幅度を上げたとき前記バイアス電圧を
小さい方向へシフトする手段を設けたことを特徴とする
磁気再生装置。 - 【請求項２】 前記バイアス電圧のシフトは前記基準電
圧を切り換えることによって行うことを特徴とする請求
項１に記載の磁気再生装置。 - 【請求項３】 １つの端子に入力される制御信号によっ
て前記増幅回路の増幅度と前記基準電圧の切り換えを行
うことを特徴とする請求項２に記載の磁気再生装置。 - 【請求項４】 前記制御信号によって前記増幅度が高く
なるときには前記基準電圧が低くなるように設定され、
逆に前記増幅度が低くなるときには前記基準電圧が高く
なるにように設定されることを特徴とする請求項３に記
載の磁気再生装置。 - 【請求項５】 前記磁気ヘッドはＭＲヘッドであること
を特徴とする請求項１乃至請求項４のいずれかに記載の
磁気再生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215539A JP2000048313A (ja) | 1998-07-30 | 1998-07-30 | 磁気再生装置 |
| TW088108503A TW428167B (en) | 1998-07-30 | 1999-05-25 | Magnetic data reproducing device |
| KR1019990021288A KR100552446B1 (ko) | 1998-07-30 | 1999-06-09 | 자기재생장치 |
| US09/359,794 US6304401B1 (en) | 1998-07-30 | 1999-07-26 | Magnetic reproducing apparatus that limits distortion of an output signal with increased amplification |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10215539A JP2000048313A (ja) | 1998-07-30 | 1998-07-30 | 磁気再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000048313A true JP2000048313A (ja) | 2000-02-18 |
Family
ID=16674114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10215539A Pending JP2000048313A (ja) | 1998-07-30 | 1998-07-30 | 磁気再生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6304401B1 (ja) |
| JP (1) | JP2000048313A (ja) |
| KR (1) | KR100552446B1 (ja) |
| TW (1) | TW428167B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7626777B2 (en) * | 2005-09-23 | 2009-12-01 | Agere Systems Inc. | Variable threshold bipolar signal peak detector |
| US8982489B1 (en) * | 2013-10-08 | 2015-03-17 | Marvell World Trade Ltd. | Pseudo-differential magnetic recording system and method incorporating a dummy read element and a dummy transmission line |
| CN113050184B (zh) * | 2019-12-27 | 2022-06-03 | 欧姆龙(上海)有限公司 | 光电传感器及其控制方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2845411B2 (ja) * | 1991-08-30 | 1999-01-13 | 日本電気ホームエレクトロニクス株式会社 | 記録磁界発生方法及びその装置 |
| KR0144870B1 (ko) * | 1994-09-30 | 1998-07-15 | 김광호 | 노이즈 제거장치 |
| US5986839A (en) * | 1996-09-17 | 1999-11-16 | International Business Machines Corporation | Electronic magnetoresistive sensor biasing using a transducer equivalent circuit and current sources |
| US6111711A (en) * | 1998-08-24 | 2000-08-29 | International Business Machines Corp. | Fast charge and thermal asperity compensation circuit |
-
1998
- 1998-07-30 JP JP10215539A patent/JP2000048313A/ja active Pending
-
1999
- 1999-05-25 TW TW088108503A patent/TW428167B/zh not_active IP Right Cessation
- 1999-06-09 KR KR1019990021288A patent/KR100552446B1/ko not_active IP Right Cessation
- 1999-07-26 US US09/359,794 patent/US6304401B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6304401B1 (en) | 2001-10-16 |
| TW428167B (en) | 2001-04-01 |
| KR100552446B1 (ko) | 2006-02-20 |
| KR20000011281A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US5434717A (en) | Read and/or write integrated circuit having an operation timing adjusting circuit and constant current elements | |
| JPH06267002A (ja) | 単極性磁気抵抗前置増幅器 | |
| JPS5851324B2 (ja) | テイコウソクテイカイロハイチ | |
| JP2000048313A (ja) | 磁気再生装置 | |
| JP2003234623A (ja) | 受光アンプ回路及びこれを用いた光ピックアップ | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US6633446B1 (en) | Magnetic reproducing apparatus and reproducing circuit to be applied to the apparatus | |
| JP2002543551A (ja) | プログラム可能な帯域幅制御を備える読み出しチャネル | |
| JP3778700B2 (ja) | 磁気記録装置 | |
| US7085088B2 (en) | Method of controlling reader amplifier gain variations of a HDD preamplifier, or the like | |
| JP2806669B2 (ja) | 磁気記録駆動回路 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JPH0755681Y2 (ja) | 磁気記録装置のコモン電源回路 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JP2969146B2 (ja) | 磁気抵抗素子の出力検出回路 | |
| JPH07307627A (ja) | 電子スイッチ回路 | |
| JP4377046B2 (ja) | ミラー検出回路 | |
| JP2907776B2 (ja) | 再生信号増幅装置及び中心値信号生成回路 | |
| JP2002056504A (ja) | 磁気抵抗素子増幅回路およびこれを用いたディスク装置 | |
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JPS6239498B2 (ja) | ||
| JPH0280972A (ja) | 検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |