JPS5851324B2 - テイコウソクテイカイロハイチ - Google Patents

Description

【発明の詳細な説明】 本発明は、抵抗群特にマグネト抵抗群中の１個の抵抗値
を随意に測定する回路配置に関するものである。

斯る回路配置は例えば磁気ディスク又はテープ記録担体
上の情報の読取りに用いることができる。

斯る記録担体に記録されている情報は読取ヘッドのマグ
ネト抵抗の抵抗値を変化させる。

読取ヘッドには複数個のマグネト抵抗を設けて記録担体
の複数個の情報トラックのどれでも随意に読取れるよう
にすることができる。

本発明の目的はマグネト抵抗群のどれか１個を随意に選
択して関連する情報トラックを読取ることにある。

斯る選択は一般に記録担体に記録されている制御情報の
下で行なわれる。

この制御情報は、以下の説明を簡単とするため、ｎから
１を取る復号回路の入力端子に制御電圧の形態で与えら
れるものとする。

一般に、これら制御電圧は論理値１及びＯの形で与えら
れ、ｎから１を取る復号回路は前記論理値１及び０の各
組合わせにおいてそのｎ個の出力端子の１個のみを附勢
する。

これがため復号回路の出力端子を（電子）選択スイッチ
に接続することによりこのスイッチで前記論理値の組み
合わせに応じて１つの接続のみを遠戚することができる
。

本発明の目的は、前記電子選択スイッチにより抵抗群の
任意の１個を選択し、次いでその抵抗値を測定せんとす
るにある。

一般に、抵抗値は電流をその抵抗に流し、発生する電圧
を測定して決定する。

従って抵抗値の精密な決定には精密に定めた電流源が必
要となる。

集積回路技術では電流ミラー原理を用いて複数個の精密
に等しい電流源を簡単に製造することができる。

従って抵抗値を決定すべき各抵抗を各別の電流源と関連
させることができ、選択スイッチを抵抗に接続して１度
に１個の抵抗の両端間電圧のみを出力増幅器に供給する
ようにすることができる。

本発明は更に魅力的な解決法を提供するもので、本発明
は上述した抵抗測定回路配置において（ａ）高内部抵抗
値を有する電流源と、（ｂ）測定すべき各抵抗と関連し
、前記抵抗群から抵抗値を測定すべき１個の抵抗を選択
する電子選択スイッチと、（Ｃ）出力増幅器とを設け、
（ｄ）前記測定すべき各抵抗及びこれと関連する電子選
択スイッチを直列に接続し、前記電流源をこれら直列接
続に共通に接続して、前記選択スイッチにより前記電流
源からの電流を１個の選択した抵抗のみに流すと同時に
、この抵抗の両端間の電圧のみを前記出力増幅器に供給
するようにしたことを特徴とする。

本発明によれば、選択されてない抵抗を流れる不必要な
電流が不要になるのみならず、上述した選択のために選
択された抵抗を除く測定すべき抵抗、特にこれら抵抗に
続く電子スイッチに接続された全ての電流通路には電流
が供給されないためにエネルギー的に著しく有利な回路
配置が得られる。

本発明では、電子選択スイッチを出力増幅器内の各測定
すべき抵抗と関連する増幅トランジスタとはコンプリメ
ンタリ型のトランジスタで構成し、各測定すべき抵抗を
関連する増幅トランジスタのベース入力回路内に接続す
る。

この構成によれば、必要とされるトランジスタの数が最
低になり、集積回路の半導体素子が占める面積が小さく
て済み、且つ使用する抵抗及び電流源が雑音を有する場
合でも良好な信号対雑音比が保証され、更に出力増幅ト
ランジスタが追加の利得を与えて信号対雑音比に好結果
を与え、且つ選択スイッチのトランジスタを電流スイッ
チとして接続するために測定すべき抵抗を流れる電流が
前記電流源の電流に精密に一致する利点を有する。

以下図面につき本発明を説明する。

第１図において図示の回路配置は抵抗値を随意に測定す
べきマグネト抵抗Ｒ１，Ｒ２，・・・・・・Ｒｎを具え
る。

これら抵抗をトランジスタＴ１．Ｔ２．・・・・・・Ｔ
ｎより成る電子選択スイッチの出力回路に接続スる。

これらトランジスタは、トランジスタＴ１に接続したト
ランジスタゲート回路１１゜２１．３１ ；）ランジ
スタＴ２に接続したトランジスタゲート回路１２，２２
，３２；及びトランジスタＴｎに接続したトランジスタ
ゲート回路１ｎ、２ｎ、３ｎを具える復号回路で制御す
る。

この復号回路には論理入力電圧（本例では３つの電圧）
を供給する。

３個のトランジスタ１１゜２１．３１ ；１２，２２，
３２ ；等の各ゲート回路は各別の論理入力の組み合わ
せ、例えば順に１１１；１１０；１００；等を有し、従
って本例では全部で８個の論理組み合わせを有する（ｎ
＝８）。

これらの条件の下ではゲート回路１１゜２１．３１ ；
１２，２２，３２；等の１個を除く全てが電流を流し、
従ってトランジスタＴ１〜Ｔｎの１個を除く全てが遮断
される。

（論理入力電圧の数を増加することができること勿論で
あり、この場合にはこれに従ってゲート回路の数及び各
ゲート回路内のトランジスタの数を増加する必要がある
）。

前記トランジスタＴ１〜Ｔｎをそれぞれ抵抗値を決定す
べき抵抗Ｒ１〜Ｒｎ及び共通の電流源１１を具える直列
接続回路内に接続する。

この場合電子スイッチＴ１〜Ｔｎは電流源１１からの電
流を抵抗Ｒ１〜Ｒｎの内の１個のみに流すと同時にこれ
ら抵抗に接続した増幅素子Ａ１〜Ａｎの内の１個のみを
駆動する。

増幅素子Ａ１〜Ａｎもトランジスタで、共通電流源Ｉ２
と直列に電源に接続する。

トランジスタ１１．２１．３１ ；１２，２２，３２；
等及びトランジスタＡ１２ Ａ２２・・・・・・Ａｎは
１導電型（本例ではｎｐｎ型）トランジスタとし、電子
選択スイッチＴ１．Ｔ２．・・・・・・Ｔｎのトランジ
スタをこれらトランジスタとはコンプリメンタリ型とす
る。

もう１つの電流源■。

を設げ、その電流を測定すべき抵抗Ｒ１〜Ｒｎに近接配
置されて任意の妨害磁界により影響されるが測定すべき
磁界情報により殆んど影響されない同様にマグネト抵抗
とし得る別の抵抗Ｒ６に供給して不所望な測定誤差を補
償し得るようにする。

この目的のために、抵抗Ｒ８の両端間の電圧を、増端器
Ａ、〜Ａｎの各々と相俟って出力端子４及び５を有する
差動増幅器を形成する増幅器Ａ。

に供給し、これら全てのトランジスタＡ。

−Ａｎの共通エミッタ回路に電流源■２を接続する。

通常、抵抗Ｒ８−Ｒｎの公称値は等しく、この場合には
電流源■。

及び１１は等しい電流を供給する必要がある。

上記の回路配置は、集積回路形態に簡単に製造すること
ができる。

この場合復号回路の全てのトランジスタ１１〜３ｎは共
通のコレクタ領域を有するバーチカル（縦型）トランジ
スタとして形成することができる。

同様に、トランジスタＡ。〜Ａｎも共通コレクタ領域を
有するバーチカルトランジスタとして形成することがで
きる。

トランジスタＴ１〜Ｔｎは通常ラテラル（横型）トラン
ジスタで実現する。

この場合、これらトランジスタは比較的低いコレクター
ベース電流利得率を有し、電流源■１からの電流と測定
すべき抵抗Ｒ１〜Ｒｎを流れる電流との差を無視するこ
とができるために小さな測定誤差が発生するだけである
利点が得られる。

第２図は本発明の参考例で、本例では電流源を除く回路
配置を全てバーチカルトランジスタ（ｎｐｎ型トランジ
スタ）で構成することができる。

ここでも測定すべき抵抗をＲ１，Ｒ２，、・・・・・・
で示し、補償抵抗をＲ８で示す。

本例ではこれら抵抗をバーチカルトランジスタ（本例で
はｎｐｎ ）ランジスタ）であるトランジスタＴ１’、
Ｔ２’・・・・・−Ｔｏ′のコレクタ回路に接続する。

本例でも第１図の回路配置と同様にトランジスタＴ１′
、Ｔ２′、・・・・・・をトランジスタゲート回路１１
．２１．３１ ；１２ 。

２２．３２ ；等を具えるｎから１を取る復号回路で制
御する。

トランジスタＴ、’、Ｔ２’、・・・・・・も第１図に
おいてトランジスタＴ１．Ｔ２、等について説明したよ
うに電子選択スイッチどして作動する。

トランジスタＴ。

′はこの電子選択スイッチの１部を構成しないで、後述
するように固定バイアスする。

電流源■と、ダイオード１５及びトランジスタ１６及び
１Ｔを具える電流ミラーとによって前記トランジスタの
コレクタに等しいバイアス電流を発生させる。

トランジスタ１８（その機能は後に詳述する）が無いも
のとすると、電子選択スイッチのトランジスタＴ１’、
Ｔ２’、等の任意の１個の選択により測定すべき抵抗Ｒ
，，Ｒ２、等の１個と出力リード線４との間の接続が設
定されると共に、トランジスタＴ。

′により同様に補償抵抗Ｒ８と出力リード線５との間の
接続が設定されるため、差動増幅器６により抵抗Ｒ１，
Ｒ２，・・・・・・の１個の両端間に発生する電圧と抵
抗Ｒ８の両端間に発生する電圧との差が増幅される。

トランジスタＴ１′、Ｔ２′、等のベース電流の供給は
一般に電源導線に接続した抵抗により行なうことができ
る。

本例ではこれらのベースバイアス電流をラテラル型（本
例ではｐｎｐ型）のマルチコレクタトランジスタ７から
成るマルチ型電流源により発生させ、このトランジスタ
の各別のコレクタＣＩ 、Ｃ２ｔ・・・・・・をトラン
ジスタＴ１’、Ｔ２’、・・・・・・のベースにそれぞ
れ接続する。

トランジスタのコレクタにより供給されるベースバイア
ス電流はトランジスタＴ１′、Ｔ２′、等を略々電流飽
和状態に駆動する値を有する。

選択されたトランジスタＴ１′。Ｔ２′、等のコレクタ
及びエミッタ間の残留電圧降下による測定誤差を補償す
るために、トランジスタＴ。

′を設け、そのベースにトランジスタ７のコレクタＣ８
によりバイアス電流を供給する。

前記測定誤差を無視できる場合は、トランジスタＴ。

′を省略できること勿論である。

トランジスタ７のコレクタＣ１，Ｃ２，・・・・・・か
らトランジスタＴ１１．Ｔ２１．・・・・・・のベース
に供給する必要のあるバイアス電流は電流源■のバイア
ス電流に密接に関連する。

その理由は、この電流（これに比例する電流）は電流ミ
ラー１５，１６で複写された後にトランジスタＴ１′、
Ｔ２′、・・・・・・の選択された１個を経て流れ、こ
の場合このトランジスタを略々電流飽和状態に駆動する
のに必要なベース電流は選択されたトランジスタのコレ
クターエミッタバイアス電流をこのトランジスタの直線
動作状態でのコレクターベース電流利得率で割算した値
より僅かに大きいためである。

トランジスタ７の電流調整を選択されたトランジスタを
流れるバイアス電流から導出する種々の方法がある。

図示の例では、トランジスタ１６のコレクタ電流を出力
リード線４に達する前に補助トランジスタ１８に通し、
トランジスタ１８がその直線領域においてトランジスタ
Ｔ１′、Ｔ２′、等と等しいコレクターベース電流増幅
率を有するものとして、トランジスタ１８のベース回路
がコレクタｅ１．ｅ２、等で供給される所要電流より一
定割合だけ低い電流を流すようにする。

この目的のためにトランジスタ１８のベースをレベルシ
フトトランジスタ１９を経てトランジスタ７の補助コレ
クタＣに接続し、このコレクタをこのトランジスタのベ
ースに直接接続する。

トランジスタ７をラテラルトランジスタとして形成し、
コレクタＣのコレクタ表面積をコレクタｃ１．ｃ２、等
のコレク夕表面積より前記割合だけ小さくすることによ
って、トランジスタＴ、’、Ｔ２’、等に供給されるベ
ース電流をトランジスタ１８を流れるベース電流に対し
それらのコレクタＣ１，ｃ２、等のコレクタ面積とコレ
クタＣのコレクタ面積との比に精密に増大させる。

この所望の比を設定する他の方法は、例えばトランジス
タをトランジスタ１８と同様に電流源Ｉと直列に接続し
、このトランジスタのベース電流からトランジスタ７の
駆動電流を導出する。

更に他の例では回路素子１５，１８及び１９を省略し、
電流源をトランジスタ７の電極Ｃ及びｂの相互接続点と
トランジスタ１６０ベースとの間に直接接続する。

しかし、この場合トランジスタ１６の電流増幅率の変化
により測定すべき抵抗Ｒ１，Ｒ２、等の選択された１個
を流れるバイアス電流も変化する。

第３図に示す参考例では、（バーチカル）トランジスタ
１８′及び１９′によって電流源Ｉの電流を写し取って
トランジスタ１６及び１７に等しい電流■を発生させる
と共に、トランジスタ１９′によりトランジスタ１８’
、１６及び１７の共通ベース電流３Ｉ／βを（ラテラル
）トランジスタ７の電極ｃ−ｂに供給する（ここでβは
これらトランジスタのコレクターベース電流増幅率を表
わす）。

本例ではトランジスタ７の補助コレクタＣのコレクタ面
積をこれに応じて第２図につき述べた場合より大きくす
る。

上述の回路配置を、基板内に基板と反対導電型の第１の
領域を形成し、この領域内に基板と同一導電型の第２の
領域を形成すると共に、この後者の領域内に反対導電型
の第３の領域を形成し、これら順次の領域をそれぞれバ
ーチカルトランジスタのコレクタ、ベース及びエミッタ
としてバーチカルトランジスタを得る集積回路技術によ
って実現するとき、トランジスタＴ１′、Ｔ２′、等を
斯るトランジスタのコレクターベース領域が順方向にな
る程度に電流飽和状態に駆動すると、基板、コレクタ領
域及びベース領域が寄生（ｐｎｐ ） ）ランジスタを
構成し、有効電流の１部を流出する問題がある。

斯る構成ではトランジスタ７のコレクタＣ４，ｃ２等に
より供給される余分のベース電流が流出するが、選択さ
れたトランジスタＴ１’、Ｔ２’、等は適正にバイアス
されてこの現象は不利益にならず逆に有益となる。

【図面の簡単な説明】

第１図は本発明抵抗測定回路配置の回路図、第２図は本
発明抵抗測定回路配置の参考例の回路図、第３図は第２
図に示す回路配置の細部の変形例を示す回路図である。 Ｒ１，Ｒ２，・・・・・・Ｒｎ・・・・・・測定すべき
マグネト抵抗、Ｔ１．Ｔ２．・・・・・−Ｔｎ；Ｔ１′
、Ｔ２１．・・・・・・’ｌ” ｎｔ ・・・・・・電
子選択スイッチ、１１．２１．３１ ；１２，２２゜３
２；・・・・・・１ｎ、２ｎ、３ｎ；；・曲トランジス
タゲート回路、■１．■２．Ｉｏ、■・・・・・・電流
源、Ａ１゜Ａ２ 、・・・・・・Ａ（１・・・・・・増
幅素子、Ｉｏ、Ａｏ、Ｒｏ ：Ｒｏ、Ｔ♂、 １７−・
−・−補償回路、１５，１６，１７；１８’、 １９’
、 １６ 、１７・・・・・・電流ミラー回路、６・・
・・・・差動増幅器、４，５・・・・・・出力リード線
、７・・・・・・マルチ型電流源。

Claims (1)

【特許請求の範囲】
1. １ 抵抗群中の任意の１個の抵抗値を随意に測定する回
   路配置において、高内部抵抗値を有する電流源と、測定
   すべき各抵抗と関連し、前記抵抗群から測定すべき１個
   の抵抗を選択する複数個の電子選択スイッチトランジス
   タと、前記抵抗群に結合された出力増幅器とを設け、前
   記測定すべき各抵抗及びこれと関連する電子選択スイッ
   チトランジスタを直列に接続すると共に前記電流源をこ
   れら直列接続に共通に接続して前記選択スイッチトラン
   ジスタにより前記電流源からの電流を１個の選択した抵
   抗のみに流すと同時に、この抵抗の両端間の電圧のみが
   前記出力増幅器に供給されるようにし、前記出力増幅器
   には前記各抵抗と関連する複数個の増幅トランジスタを
   設け、前記各抵抗を関連する増幅トランジスタのベース
   入力回路内に接続すると共に前記増幅トランジスタを前
   記スイッチトランジスタに対しコンプリメンタリ型のト
   ランジスタとしたことを特徴とする抵抗測定回路配置。