JPS596081B2 - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPS596081B2 JPS596081B2 JP52053347A JP5334777A JPS596081B2 JP S596081 B2 JPS596081 B2 JP S596081B2 JP 52053347 A JP52053347 A JP 52053347A JP 5334777 A JP5334777 A JP 5334777A JP S596081 B2 JPS596081 B2 JP S596081B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- bias
- constant
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
Description
【発明の詳細な説明】
この発明はクロスオーバ歪の発生を防止して特にオーデ
ィオ用の集積回路化に好適する電力増幅器に関する。
ィオ用の集積回路化に好適する電力増幅器に関する。
従来、電力増幅器における出力段のバイアスはＡＢ級（
通常Ｂ級とも呼ばれている）動作するように構成するの
が一般的であった。
通常Ｂ級とも呼ばれている）動作するように構成するの
が一般的であった。
また、最近では特にオーディオ用としてクロスオーバ歪
を可及的に軽減するために、第１図に示す如く出力段の
駆動に能動負荷を用いた定電流駆動方式が採用されてい
る。
を可及的に軽減するために、第１図に示す如く出力段の
駆動に能動負荷を用いた定電流駆動方式が採用されてい
る。
しかしながら、この場合にも出力段のバイアスが信号に
よって変化し、出力段の電流が完全にカットオフになっ
てしまう半サイクルを生じるので、クロスオーバー歪（
ノツチング歪）の発生を避けることができず、音質劣化
の原因となっていた。
よって変化し、出力段の電流が完全にカットオフになっ
てしまう半サイクルを生じるので、クロスオーバー歪（
ノツチング歪）の発生を避けることができず、音質劣化
の原因となっていた。
すなわち第１図において無信号時はＩＤ＝Ｉであり、こ
れに対応したアイドル電流Ｉｉが相補形プッシュプル出
力トランジスタＱｔ 、Ｑ２に流れている。
れに対応したアイドル電流Ｉｉが相補形プッシュプル出
力トランジスタＱｔ 、Ｑ２に流れている。
ところが入力端ＩＮから駆動トランジスタＱ３を介して
信号が供給されて、例えば出力端ＯＵＴにおける電位が
＋ＶｃＣ電源側に振られた場合には、Ｑｌから負荷ＲＬ
に電流が供給されるようになるので、これに伴なってＱ
ｏに流れるベース電流ＩＢだけ前述のＩＤが■Ｄ−■−
■Ｂとなって減少する。
信号が供給されて、例えば出力端ＯＵＴにおける電位が
＋ＶｃＣ電源側に振られた場合には、Ｑｌから負荷ＲＬ
に電流が供給されるようになるので、これに伴なってＱ
ｏに流れるベース電流ＩＢだけ前述のＩＤが■Ｄ−■−
■Ｂとなって減少する。
従ってＱ２のベース−エミッタ間ｋＴ ＩＤ
Ｉ 電圧は−（ｌｎ ＋１ｎ−）だけ減少ｑＩｉＩ−Ｉ
Ｂ し、ＩＤが一定のときに比べてげ ■ （□）だけ余分に減少することになるので、−ＩＢ Ｑ２のカットオフ条件がそれだけ厳しくなるからである
。
Ｉ 電圧は−（ｌｎ ＋１ｎ−）だけ減少ｑＩｉＩ−Ｉ
Ｂ し、ＩＤが一定のときに比べてげ ■ （□）だけ余分に減少することになるので、−ＩＢ Ｑ２のカットオフ条件がそれだけ厳しくなるからである
。
そこでこの発明は以上のような点に鑑みてなされたもの
で、出力段トランジスタのバイアス電圧の減少を軽減す
ると共にその最小動作電流をアイドル電流と等しく一定
に保つことによってクロスオーバー歪を防止し得、併せ
て集積回路化を容易にし得る極めて良好な電力増幅器を
提供することを目的としている。
で、出力段トランジスタのバイアス電圧の減少を軽減す
ると共にその最小動作電流をアイドル電流と等しく一定
に保つことによってクロスオーバー歪を防止し得、併せ
て集積回路化を容易にし得る極めて良好な電力増幅器を
提供することを目的としている。
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち第２図に示すように入力端ＩＮにベースが接続
された駆動トランジスタＱｌｌはそのエミッタが接地さ
れると共に、そのコレクタが図示極性の如く直列に接続
されたダイオードＤ１１ｊＤ１２１Ｄ１３およびマルチ
コレクタのラテラルＰＮＰ トランジスタＱ１２を介し
て電源＋Ｖｃｃに接続される。
された駆動トランジスタＱｌｌはそのエミッタが接地さ
れると共に、そのコレクタが図示極性の如く直列に接続
されたダイオードＤ１１ｊＤ１２１Ｄ１３およびマルチ
コレクタのラテラルＰＮＰ トランジスタＱ１２を介し
て電源＋Ｖｃｃに接続される。
そしてダイオードＩ）ｔｔ ｔ ＤＩ□、Ｄ１３の両端
に後述する第１および第２のカレントミラー回路１１゜
１２を介して各ベースが対応して接続された相補形プッ
シュプル出力トランジスタＱ１３ ｔ Ｑ１４は、その
共通エミッタがコンデンサＣ１、を介して負荷ＲＬｌｌ
の接続された出力端ＯＵＴに接続されると共に、Ｑ１３
側のコレクタが電源＋Ｖｃｃに且つＱ１４側のコレクタ
が接地される。
に後述する第１および第２のカレントミラー回路１１゜
１２を介して各ベースが対応して接続された相補形プッ
シュプル出力トランジスタＱ１３ ｔ Ｑ１４は、その
共通エミッタがコンデンサＣ１、を介して負荷ＲＬｌｌ
の接続された出力端ＯＵＴに接続されると共に、Ｑ１３
側のコレクタが電源＋Ｖｃｃに且つＱ１４側のコレクタ
が接地される。
ここで第１のカレントミラー回路１１はＤｌｌのアノー
ドとＱ１３のベース間に図示極性で介挿されたダイオー
ドＤ１４と、同じくエミッタとベースとが対応して接続
されたトランジスタＱ１５とでなる。
ドとＱ１３のベース間に図示極性で介挿されたダイオー
ドＤ１４と、同じくエミッタとベースとが対応して接続
されたトランジスタＱ１５とでなる。
また第２のカレントミラー回路１２はＩ）ｔａのカソー
ドとＱ１４のベースとの接続点と接地との間にコレクタ
とエミッタが対応して接続されたトランジスタＱ１６と
、このＱ１６のベースおよび前記第１のカレントミラー
回路１１のＱ１５のコレクタにアノードが接続されると
共にカソードが接地されたダイオードＤ１５と、このＤ
１５のアノードにベースが接続されると共にコレクタが
前記ラテラルＰＮＰ ｌ−ランジメタＱ１２の他の一つ
のコレクタとベースとの共通点に接続され且つエミッタ
が接地されたトランジスタＱ１□とでなる。
ドとＱ１４のベースとの接続点と接地との間にコレクタ
とエミッタが対応して接続されたトランジスタＱ１６と
、このＱ１６のベースおよび前記第１のカレントミラー
回路１１のＱ１５のコレクタにアノードが接続されると
共にカソードが接地されたダイオードＤ１５と、このＤ
１５のアノードにベースが接続されると共にコレクタが
前記ラテラルＰＮＰ ｌ−ランジメタＱ１２の他の一つ
のコレクタとベースとの共通点に接続され且つエミッタ
が接地されたトランジスタＱ１□とでなる。
なおこのＱ１７のコレクタと接地間には定電流源１３が
接続されている。
接続されている。
しかして以上の構成において９、相補形プッシュプル出
力トランジスタＱ１ｓ ｔ Ｑ１４のうち＋Ｖｃｃ電源
側のＱ１３のベース電流を第１のカレントミラー回路１
１を構成するトランジスタＱ１５で検出し、該第１およ
び第２のカレントミラー回路１１，１２によってバイア
ス用ダイオードＤ１１〜Ｄ１３に流れる電流を一定に保
つようにした点にこの発明の特徴がある。
力トランジスタＱ１ｓ ｔ Ｑ１４のうち＋Ｖｃｃ電源
側のＱ１３のベース電流を第１のカレントミラー回路１
１を構成するトランジスタＱ１５で検出し、該第１およ
び第２のカレントミラー回路１１，１２によってバイア
ス用ダイオードＤ１１〜Ｄ１３に流れる電流を一定に保
つようにした点にこの発明の特徴がある。
すなわち今、１駆動段トランジスタＱ１、の動作電流が
入力信号によって前述したように１から■−１Ｂに変化
すると、出力トランジスタＱ１３のベースに流れる電流
がＩＢとなり、バイアス用ダイオードＩ）ｔｔ〜Ｄ１３
に流れる電流もＩ−ＩＢとなされる。
入力信号によって前述したように１から■−１Ｂに変化
すると、出力トランジスタＱ１３のベースに流れる電流
がＩＢとなり、バイアス用ダイオードＩ）ｔｔ〜Ｄ１３
に流れる電流もＩ−ＩＢとなされる。
しかし、この際Ｑ１３のベース電流を検出してバイアス
用ダイオードＤｌｌ〜Ｄ１３から接地に対してＩＢだけ
の電流を流し、これと同時に定電流源となっている能動
負荷（ラテラルＰＮＰトランジスタＱ１２が相当）の電
流をＩＢだけ増加してやれば、全体としてバイアス用ダ
イオード１）ｔｔ〜Ｄ１３に流れる電流Ｉ−Ｉ Ｂ十Ｉ
Ｂ−Ｉ （一定）とし得るものである。
用ダイオードＤｌｌ〜Ｄ１３から接地に対してＩＢだけ
の電流を流し、これと同時に定電流源となっている能動
負荷（ラテラルＰＮＰトランジスタＱ１２が相当）の電
流をＩＢだけ増加してやれば、全体としてバイアス用ダ
イオード１）ｔｔ〜Ｄ１３に流れる電流Ｉ−Ｉ Ｂ十Ｉ
Ｂ−Ｉ （一定）とし得るものである。
これによって出力段Ｑ１３のベースにはＩＢだけの電流
を流し込め、理想的な増幅器として動作し得ることも明
らかである。
を流し込め、理想的な増幅器として動作し得ることも明
らかである。
一般に出力における下側半サイクルではバイアス用ダイ
オード電流は■なる一定値にあるから、上述したように
して上側半サイクルを相当する。
オード電流は■なる一定値にあるから、上述したように
して上側半サイクルを相当する。
Ｑ１３のベース電流のみを検出して、そのときのバイア
ス用ダイオード電流を一定にし得るようにしでやればよ
いものである。
ス用ダイオード電流を一定にし得るようにしでやればよ
いものである。
そして以上において、バイアス電圧が一定のとき出力段
Ｑｔａ ｔ Ｑ１４の電流Ｉ、 、 Ｉ２の関係はそれ
らのベース−エミッタ間電圧の和（■Ｂ Ｅ１３ ＋■
ＢＥ１４）−一定であるから、■、・■２−一定、とな
る。
Ｑｔａ ｔ Ｑ１４の電流Ｉ、 、 Ｉ２の関係はそれ
らのベース−エミッタ間電圧の和（■Ｂ Ｅ１３ ＋■
ＢＥ１４）−一定であるから、■、・■２−一定、とな
る。
信号が供給されて負荷ＲＬｔｔにＩＬなる電流が流れる
と上側半サイクル時では■、キーＬ（下側半サイクル時
には■２＝＝■Ｌ）となり、無信号時Ｌ のいわゆるアイドル電流Ｉｉに比べてＨ倍とな、■ｉ る。
と上側半サイクル時では■、キーＬ（下側半サイクル時
には■２＝＝■Ｌ）となり、無信号時Ｌ のいわゆるアイドル電流Ｉｉに比べてＨ倍とな、■ｉ る。
従って１２は■ビ■となって、従来のような零になるこ
とはなくそれだけカットオフ条件が緩和されるので、ク
ロスオーバー歪（ノツチング歪）を軽減し得るようにな
る。
とはなくそれだけカットオフ条件が緩和されるので、ク
ロスオーバー歪（ノツチング歪）を軽減し得るようにな
る。
ところで以上の構成よりもさらにバイアス用ダイオード
電流の減少を抑制し、可及的にアイドル電流に近づける
ようにし得れば望ましいことは言う迄もない。
電流の減少を抑制し、可及的にアイドル電流に近づける
ようにし得れば望ましいことは言う迄もない。
すなわちそのためには、１１またはＩ２がＩＬ／Ｉｉ倍
されたときの出力段におけるべｋＴ ＩＬ −スエミツタ間電圧の増加分（−・ｌｎ −ｒ ＝ ）
だけバイアス電圧を増加してやればよい。
されたときの出力段におけるべｋＴ ＩＬ −スエミツタ間電圧の増加分（−・ｌｎ −ｒ ＝ ）
だけバイアス電圧を増加してやればよい。
この場合、前例に準じてバイアス用ダイオード電流を同
じ比率で増加するようにしてもよいが、それでは単に消
費電流が増加することにもなるので余り得策ではない。
じ比率で増加するようにしてもよいが、それでは単に消
費電流が増加することにもなるので余り得策ではない。
そこで、バイアス回路を構成するダイオード（トランジ
スタであってもよい）と直列に抵抗を挿入して、該バイ
アス回路における電位降下をＩＬ σ（１１ｎ ｒ ＝ ）だけ増加させてやればよい
。
スタであってもよい）と直列に抵抗を挿入して、該バイ
アス回路における電位降下をＩＬ σ（１１ｎ ｒ ＝ ）だけ増加させてやればよい
。
例えば第３図に示すようにエミッタ抵抗ＲＥを有するト
ランジスタＱＡとトランジスタＱＢを並列に接続した場
合、ＱＡにはＲＥ Ｉ Ａ −に−！′ｌｎＢ （Ｕ、）で定まる電流が流れるよう番）ヒる。
ランジスタＱＡとトランジスタＱＢを並列に接続した場
合、ＱＡにはＲＥ Ｉ Ａ −に−！′ｌｎＢ （Ｕ、）で定まる電流が流れるよう番）ヒる。
ここでＱＡとＱＢとのエミツタ面積比がｋであればｋＴ
ＩＢ ＲＥＩＡ ＝ｌ ｎ ｘ Ｉ Ａとなる。
ＩＢ ＲＥＩＡ ＝ｌ ｎ ｘ Ｉ Ａとなる。
そしてＱＢが出力トランジスタであれば大電流用として
必然的にエミッタ面積が大きくなされており、例えばに
−２００〜５００の値をとる。
必然的にエミッタ面積が大きくなされており、例えばに
−２００〜５００の値をとる。
またアイドル電流Ｉｉは１〜５０ｍ程度であって、上式
より無信号時にＩＡを略零に設定できること明らかであ
り、且つ信号が供給されてＩＢが１〜２Ａの大電流であ
るときにはＩＡは０．１〜１ｍＡ程度である。
より無信号時にＩＡを略零に設定できること明らかであ
り、且つ信号が供給されてＩＢが１〜２Ａの大電流であ
るときにはＩＡは０．１〜１ｍＡ程度である。
第４図はかかるＩＡなる電流をバイアス回路に流すよう
にした他の実施例を示すもので、第３図の思想を前記第
２図に採り入れたものである。
にした他の実施例を示すもので、第３図の思想を前記第
２図に採り入れたものである。
この場合、同一部品には単に同一符号および組合せた符
号で示すと、第１のカレントミラー回路１１′がマルチ
コレクタのラテラルＰＮＰ ｌ−ランジメタＱ１５′と
ダイオードＤ１４′で構成され、第２のカレントミラー
回路１２′がそのトランジスタＱ１７のベースと接地間
にダイオードＩ）ｉａを付設して構成され、ダイオード
Ｉ）１ａが抵抗ＲＢで置換された点が異なっている。
号で示すと、第１のカレントミラー回路１１′がマルチ
コレクタのラテラルＰＮＰ ｌ−ランジメタＱ１５′と
ダイオードＤ１４′で構成され、第２のカレントミラー
回路１２′がそのトランジスタＱ１７のベースと接地間
にダイオードＩ）ｉａを付設して構成され、ダイオード
Ｉ）１ａが抵抗ＲＢで置換された点が異なっている。
そして第２図の動作に第３図の動作を付加した動作がな
さえるものであるが、かかる構成によればバイアス電圧
を適当な値だけ任意に増加させ得ることは明らかである
。
さえるものであるが、かかる構成によればバイアス電圧
を適当な値だけ任意に増加させ得ることは明らかである
。
例えばＩｉ＝１０ｍＡ、ＩＬ＝２Ａ、に＝２００、ＲＦ
Ｊ−１００Ω、Ｔ＝３００°にとすれば無信号時のＩＡ
（ＩＡＯとする）はＩＡｏ中４０μＡが得られ、信号が
供給されたときにはＩ ｐ、 ＝ ０．７３ ｍＡとな
る。
Ｊ−１００Ω、Ｔ＝３００°にとすれば無信号時のＩＡ
（ＩＡＯとする）はＩＡｏ中４０μＡが得られ、信号が
供給されたときにはＩ ｐ、 ＝ ０．７３ ｍＡとな
る。
一方、ＩＢが１０ｍＡから２人になると、べｋＴ
２Ａ −スーエミツタ間電圧ＶＢＥは一１０１０ｍＡすなわち
１４８ｍＶ増加する。
２Ａ −スーエミツタ間電圧ＶＢＥは一１０１０ｍＡすなわち
１４８ｍＶ増加する。
従ってこの場合はＲＢ （０，７３ｍＡ−０，０４ｍＡ
） −１４８ｍＶなる関係からＲＢ＝２１４Ωに設定
してやれば、バイアス電圧が１４８ｍＶ増加し、負荷電
流の増加によっても非導通側出力段トランジスタの動作
電流をアイドル電流（Ｉｉ）に維持できるものである。
） −１４８ｍＶなる関係からＲＢ＝２１４Ωに設定
してやれば、バイアス電圧が１４８ｍＶ増加し、負荷電
流の増加によっても非導通側出力段トランジスタの動作
電流をアイドル電流（Ｉｉ）に維持できるものである。
従って以上詳述したようにこの発明によれば、出力段ト
ランジスタのバイアス電圧の減少を軽減すると共にその
最小動作電流をアイドル電流と略等しく一定に保つこと
によってクロスオーバー歪を防止し得、併せて集積回路
化が容易なので安価にしてしかも高性能のハイファイア
ンプとし得る極めて良好な電力増幅器を提供することが
可能となる。
ランジスタのバイアス電圧の減少を軽減すると共にその
最小動作電流をアイドル電流と略等しく一定に保つこと
によってクロスオーバー歪を防止し得、併せて集積回路
化が容易なので安価にしてしかも高性能のハイファイア
ンプとし得る極めて良好な電力増幅器を提供することが
可能となる。
また大電力出力時には定電流源が増加するため、出力段
の１駆動が容易になる。
の１駆動が容易になる。
なお以上において第３図の出力段電流変検出用の抵抗Ｒ
Ｅを零としてもよい（この場合バイアス回路中の抵抗Ｒ
Ｂも零でよいが全体の電流が増加することになる。
Ｅを零としてもよい（この場合バイアス回路中の抵抗Ｒ
Ｂも零でよいが全体の電流が増加することになる。
）他、この発明の要旨を逸脱しない範囲で種々の変形や
適用が可能であることは言う迄もない。
適用が可能であることは言う迄もない。
第１図は従来の電力強幅器を示す回路結線図、□ 第２
図はこの発明に係る電力増幅器の一実施例を示す回路結
線図、第３図は他の実施例の原理を説明するための要部
の回路結線図、第４図は第３図の原理に基く他の実施例
を示す同筒結線図である。 ＩＮ・・・・・・入力端、Ｑｌｌ・・・・・・駆動トラ
ンジスタ、ＤＩｌ〜Ｄ１３・・・・・・（バイアス用）
ダイオード、Ｑ１□・・・・・・ラテラルＰＮＰトラン
ジスタ、＋Ｖｃｃ・・・・・・電源、１１，１２・・・
・・・カレントミラー回路、Ｃ１、・・・・・・コンデ
ンサ、Ｑｌｓ ｔ Ｃ１４・・・・・・相補形出力トラ
ンジスタ、ＲＬＩ□・・・・・・負荷。
図はこの発明に係る電力増幅器の一実施例を示す回路結
線図、第３図は他の実施例の原理を説明するための要部
の回路結線図、第４図は第３図の原理に基く他の実施例
を示す同筒結線図である。 ＩＮ・・・・・・入力端、Ｑｌｌ・・・・・・駆動トラ
ンジスタ、ＤＩｌ〜Ｄ１３・・・・・・（バイアス用）
ダイオード、Ｑ１□・・・・・・ラテラルＰＮＰトラン
ジスタ、＋Ｖｃｃ・・・・・・電源、１１，１２・・・
・・・カレントミラー回路、Ｃ１、・・・・・・コンデ
ンサ、Ｑｌｓ ｔ Ｃ１４・・・・・・相補形出力トラ
ンジスタ、ＲＬＩ□・・・・・・負荷。
Claims (1)
- １ 定電流負荷を有する駆動トランジスタによって駆動
されると共に定電圧素子でなるバイアス回路によってバ
イアスされる相補形プッシュプル出力トランジスタを有
してなる電力増幅器において、前記相補形プッシュプル
出力トランジスタのうち前記定電流負荷と対応する側の
トランジスタのベース電流成分を検出する検出回路と、
この検出回路の検出電流に応じた電流を前記定電流負荷
から前記バイアス回路を介して基準電位点に流入せしめ
るように制御する制御回路とを具備してなることを特徴
とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52053347A JPS596081B2 (ja) | 1977-05-10 | 1977-05-10 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52053347A JPS596081B2 (ja) | 1977-05-10 | 1977-05-10 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53138260A JPS53138260A (en) | 1978-12-02 |
| JPS596081B2 true JPS596081B2 (ja) | 1984-02-09 |
Family
ID=12940232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52053347A Expired JPS596081B2 (ja) | 1977-05-10 | 1977-05-10 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596081B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56160112A (en) * | 1980-04-30 | 1981-12-09 | Sony Corp | Biasing circuit of electric power amplifier |
| JPS59221109A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 電力増幅器 |
| JPH0557921U (ja) * | 1991-12-27 | 1993-07-30 | 東光株式会社 | 出力回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881456A (ja) * | 1972-02-02 | 1973-10-31 |
-
1977
- 1977-05-10 JP JP52053347A patent/JPS596081B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4881456A (ja) * | 1972-02-02 | 1973-10-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53138260A (en) | 1978-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE29700E (en) | Voltage-current converter | |
| US4636743A (en) | Front end stage of an operational amplifier | |
| JPH0322723B2 (ja) | ||
| US4045694A (en) | Current divider | |
| KR920009548B1 (ko) | 전류원 장치 | |
| US3974456A (en) | Amplifier output stage | |
| JPS596081B2 (ja) | 電力増幅器 | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPH0321927B2 (ja) | ||
| US4004161A (en) | Rectifying circuits | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH05235658A (ja) | 増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH0348683B2 (ja) | ||
| US3857105A (en) | Cascade amplifier using complementary conductivity transistors | |
| JPH018027Y2 (ja) | ||
| JP2806684B2 (ja) | 電圧制御型利得可変増幅回路 | |
| JPH0212049B2 (ja) | ||
| JP3484922B2 (ja) | アーリー効果補正回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JP3290264B2 (ja) | ガンマ補正回路 |