JPH06105070B2 - 半導体スイッチング回路 - Google Patents
半導体スイッチング回路Info
- Publication number
- JPH06105070B2 JPH06105070B2 JP63288957A JP28895788A JPH06105070B2 JP H06105070 B2 JPH06105070 B2 JP H06105070B2 JP 63288957 A JP63288957 A JP 63288957A JP 28895788 A JP28895788 A JP 28895788A JP H06105070 B2 JPH06105070 B2 JP H06105070B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- transistor
- reference example
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ignition Installations For Internal Combustion Engines (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電流制限機能を備えた半導体スイツチング回
路に係り、特にガソリンエンジンの点火制御用に好適な
半導体スイッチング回路に関する。
路に係り、特にガソリンエンジンの点火制御用に好適な
半導体スイッチング回路に関する。
［従来の技術］ 例えば、自動車用ガソリンエンジンの電子点火装置に
は、導通時での負荷電流を所定値に制限する機能を備え
た、半導体パワースイツチング回路が用いられている
が、このような電流制限機能付の半導体スイツチング回
路の従来例としては、例えば、 「日立情報産業用リニアICデータブツク」の63ページに
記載のものが知られているが、この回路は、第２図に示
すように構成されており、点火コイル１に流れる電流Ic
はダーリントントランジスタ２によつてオン・オフ制御
され、かつ、オン時での電流値も、このダーリントント
ランジスタ２により制限されるようになつている。な
お、この第２図で、３は電流検出用の抵抗、４は電流制
御用のトランジスタ、5,6は抵抗、７はオン・オフ制御
用のトランジスタ、８は点火信号の入力端子、９は電源
端子、10はアースなどの共通電位点である。
は、導通時での負荷電流を所定値に制限する機能を備え
た、半導体パワースイツチング回路が用いられている
が、このような電流制限機能付の半導体スイツチング回
路の従来例としては、例えば、 「日立情報産業用リニアICデータブツク」の63ページに
記載のものが知られているが、この回路は、第２図に示
すように構成されており、点火コイル１に流れる電流Ic
はダーリントントランジスタ２によつてオン・オフ制御
され、かつ、オン時での電流値も、このダーリントント
ランジスタ２により制限されるようになつている。な
お、この第２図で、３は電流検出用の抵抗、４は電流制
御用のトランジスタ、5,6は抵抗、７はオン・オフ制御
用のトランジスタ、８は点火信号の入力端子、９は電源
端子、10はアースなどの共通電位点である。
第３図は、この第２図に示した回路の動作説明用の波形
図で、入力端子８の点火信号Igが図示のように変化した
とき、各部の電圧，電流がどのように変化するのかを時
間的に表わしたもので、入力信号Igが時刻t1で立ち下が
つたとすると、これによりトランジスタ７が遮断し、こ
れにより抵抗5,6を介してダーリントントランジスタ２
にベース電流IB0が供給されるようになり、この結果、
このトランジスタ２はオンに制御され、点火コイル１に
コレクタ電流Icが流れ始める。なお、この電流Icは、点
火コイル１のインダクタンスのため、比較的緩やかに立
ち上がる。
図で、入力端子８の点火信号Igが図示のように変化した
とき、各部の電圧，電流がどのように変化するのかを時
間的に表わしたもので、入力信号Igが時刻t1で立ち下が
つたとすると、これによりトランジスタ７が遮断し、こ
れにより抵抗5,6を介してダーリントントランジスタ２
にベース電流IB0が供給されるようになり、この結果、
このトランジスタ２はオンに制御され、点火コイル１に
コレクタ電流Icが流れ始める。なお、この電流Icは、点
火コイル１のインダクタンスのため、比較的緩やかに立
ち上がる。
このとき、同時に、抵抗３には、コレクタ電流Icによる
電圧降下が現われるが、この電圧がトランジスタ４のベ
ース・エミツタ接合での導通電圧（約0.65V）に達した
時刻t2において、トランジスタ４は活性状態、すなわち
導通状態になり、トランジスタ２のベース電流をそれま
での電流値IB0から所定値IB（IB0≧IB）に減少させるよ
うに機能する。
電圧降下が現われるが、この電圧がトランジスタ４のベ
ース・エミツタ接合での導通電圧（約0.65V）に達した
時刻t2において、トランジスタ４は活性状態、すなわち
導通状態になり、トランジスタ２のベース電流をそれま
での電流値IB0から所定値IB（IB0≧IB）に減少させるよ
うに機能する。
従つて、この時刻t2以降、点火コイル１に流れる電流Ic
は、この所定値のベース電流IBに対応したほぼ一定の電
流値に制限されることになり、電流制限機能が得られる
ことになる。
は、この所定値のベース電流IBに対応したほぼ一定の電
流値に制限されることになり、電流制限機能が得られる
ことになる。
そして、このときの電流Icの制限値は、抵抗３の抵抗値
により任意に決定することができる。
により任意に決定することができる。
なお、この第３図で、時刻t3は点火時期を表わし、ここ
で、磁気エネルギーにより点火コイル１の１次巻線には
高い電圧が発生し、点火が行われることになるのである
が、このときのトランジスタ２のコレクタ電圧がVcとし
て図示されている。
で、磁気エネルギーにより点火コイル１の１次巻線には
高い電圧が発生し、点火が行われることになるのである
が、このときのトランジスタ２のコレクタ電圧がVcとし
て図示されている。
［発明が解決しようとする課題］ 上記従来技術は、点火コイルなどの負荷に流れる電流の
大きさを、この負荷電流の通路に直接挿入した電流検出
用の抵抗で検出するようになつているため、オン・オフ
制御すべき負荷電流が大きくなるにつれ、この電流検出
用の抵抗による損失が増大し、発熱量が増して放熱につ
いての考慮が必要になる上、温度上昇に伴う信頼性の低
下の問題があつた。
大きさを、この負荷電流の通路に直接挿入した電流検出
用の抵抗で検出するようになつているため、オン・オフ
制御すべき負荷電流が大きくなるにつれ、この電流検出
用の抵抗による損失が増大し、発熱量が増して放熱につ
いての考慮が必要になる上、温度上昇に伴う信頼性の低
下の問題があつた。
また、この従来技術では、負荷電流の流路に直接、電流
検出用の抵抗３が挿入されており、さらに、これと電流
制限用の回路を構成するトランジスタ４や抵抗5,6など
が直接接続されているため、ノイズに弱く、誤動作し易
いという問題もあつた。
検出用の抵抗３が挿入されており、さらに、これと電流
制限用の回路を構成するトランジスタ４や抵抗5,6など
が直接接続されているため、ノイズに弱く、誤動作し易
いという問題もあつた。
本発明の目的は、発熱などによる信頼性低下の虞れがな
く、しかもノイズに強く、誤動作などの虞れのない電流
制限機能付きの半導体スイツチング回路及び半導体集積
回路素子を提供することにある。
く、しかもノイズに強く、誤動作などの虞れのない電流
制限機能付きの半導体スイツチング回路及び半導体集積
回路素子を提供することにある。
［課題を解決するための手段］ 上記目的は、スイツチング用半導体素子の電流通路が制
御入力を共通にして複数設けられるようにし、これらの
電流通路の１に電流検出用の抵抗が挿入され、他の電流
通路により負荷電流のスイツチングが行なわれるように
すると共に、制御入力に導通遮断信号を供給する電路と
共通電位点の間に差動増幅器を設け、この差動増幅器に
より、制御入力に現れる電圧を分圧した電圧と、電流検
出用の抵抗に現れる電圧とが比較され、電流制限用の制
御信号が生成されるようにして達成される。
御入力を共通にして複数設けられるようにし、これらの
電流通路の１に電流検出用の抵抗が挿入され、他の電流
通路により負荷電流のスイツチングが行なわれるように
すると共に、制御入力に導通遮断信号を供給する電路と
共通電位点の間に差動増幅器を設け、この差動増幅器に
より、制御入力に現れる電圧を分圧した電圧と、電流検
出用の抵抗に現れる電圧とが比較され、電流制限用の制
御信号が生成されるようにして達成される。
［作用］ 半導体素子による複数の電流通路は、それらの制御入力
が同じであることにより、そこに流れる電流値に比例関
係を持たせることができる。
が同じであることにより、そこに流れる電流値に比例関
係を持たせることができる。
そこで、これらの電流通路の１に電流検出用の抵抗を挿
入し、他の電流通路で負荷電流のスイツチングが行われ
るようにすれば、負荷電流の大きさよりも遥か小さな電
流が流れる電流通路の電流を検出することにより大きな
負荷電流を所定値に制限することができ、発熱やノイズ
の問題を無くすことができる。
入し、他の電流通路で負荷電流のスイツチングが行われ
るようにすれば、負荷電流の大きさよりも遥か小さな電
流が流れる電流通路の電流を検出することにより大きな
負荷電流を所定値に制限することができ、発熱やノイズ
の問題を無くすことができる。
［実施例］ 以下、本発明による半導体スイッチング回路について、
参考例と実施例により詳細に説明する。
参考例と実施例により詳細に説明する。
なお、ここでまず、本発明の原理を第４図によりさらに
詳しく説明する。
詳しく説明する。
第４図は本発明の原理を示したもので、図において、11
は主端子をＡ−B,A−Ｃの２系統に分けた半導体素子
で、入力制御回路16の出力信号Ｏによつてオン・オフ制
御される。この素子11の主端子の共通部Ａには負荷12及
び電源13が接続されている。半導体素子11は負荷12の主
電流を主に通す部分の素子11Aと主電流を分流した電流
を通す部分の素子11Bより成り、11Aの一方は共通電位点
（接続端子）10に、11Bの一方は電流検出回路14に接続
され、その出力は差動回路15で設定端子16より与えられ
る設定値ICSと比較され、この差分の出力が前記入力制
御回路16に与えられ、オン時での負荷12に流れる電流Ic
が制限される構成となつている。
は主端子をＡ−B,A−Ｃの２系統に分けた半導体素子
で、入力制御回路16の出力信号Ｏによつてオン・オフ制
御される。この素子11の主端子の共通部Ａには負荷12及
び電源13が接続されている。半導体素子11は負荷12の主
電流を主に通す部分の素子11Aと主電流を分流した電流
を通す部分の素子11Bより成り、11Aの一方は共通電位点
（接続端子）10に、11Bの一方は電流検出回路14に接続
され、その出力は差動回路15で設定端子16より与えられ
る設定値ICSと比較され、この差分の出力が前記入力制
御回路16に与えられ、オン時での負荷12に流れる電流Ic
が制限される構成となつている。
この結果、本発明においては、半導体素子11が出力信号
Ｏによりオンに制御されたとき、負荷12を流れる主電流
Icの一部が素子11Bに分流し、この分流した電流ICBが電
流検出回路14によつて、主電流Icを代表する電流値とし
て検出された後、この電流値ICBが差動回路15で設定値I
CSと比較され、電流ICBとICSとが同じ値になるように、
制御回路16による半導体素子11の制御が行われることに
なる。
Ｏによりオンに制御されたとき、負荷12を流れる主電流
Icの一部が素子11Bに分流し、この分流した電流ICBが電
流検出回路14によつて、主電流Icを代表する電流値とし
て検出された後、この電流値ICBが差動回路15で設定値I
CSと比較され、電流ICBとICSとが同じ値になるように、
制御回路16による半導体素子11の制御が行われることに
なる。
そして、このとき、半導体素子11の素子11Aと11Bを、電
流IcとICBとが比較関係に保たれるように構成し、 Ic＝Ｎ・ICB （Ｎ＞１） が成り立つようにしておくのである。
流IcとICBとが比較関係に保たれるように構成し、 Ic＝Ｎ・ICB （Ｎ＞１） が成り立つようにしておくのである。
こうすることにより、主電流Icよりも小さな値の電流I
CBを検出することにより、主電流Icを所定値ICOに制限
することができ、主電流Icを直接検出することによる問
題を全く無くすことができるのである。
CBを検出することにより、主電流Icを所定値ICOに制限
することができ、主電流Icを直接検出することによる問
題を全く無くすことができるのである。
以下、本発明の実施例について、参考例も含めて説明す
る。
る。
まず、第１図は、本発明の参考例で、この例では、半導
体素子11として絶縁ゲート形バイポーラトランジスタ
（Insulated Gate Bipolar Transistor以下IGBTと略記
する）20A,20Bを、負荷12としては点火コイル12Aを、そ
れぞれ用いている。
体素子11として絶縁ゲート形バイポーラトランジスタ
（Insulated Gate Bipolar Transistor以下IGBTと略記
する）20A,20Bを、負荷12としては点火コイル12Aを、そ
れぞれ用いている。
IGBT20A,20Bはその電流容量に差をつけておき、20Bの電
流は20Aの電流に比べて1/10〜1/104程度に選ぶ。これ
は、通常20A,20Bの構造を工夫することで容易に実現で
きる。例えば、IGBT20A,20Bのデバイス部の電流通路に
当る部分の面積の比を1000:1としておくと、コイル12A
に流れる電流Icの1/1000（厳密には1/1001）の電流ICB
が20Bに流れ、この電流は抵抗21に流れ込み、その両端
に電圧を発生させる。
流は20Aの電流に比べて1/10〜1/104程度に選ぶ。これ
は、通常20A,20Bの構造を工夫することで容易に実現で
きる。例えば、IGBT20A,20Bのデバイス部の電流通路に
当る部分の面積の比を1000:1としておくと、コイル12A
に流れる電流Icの1/1000（厳密には1/1001）の電流ICB
が20Bに流れ、この電流は抵抗21に流れ込み、その両端
に電圧を発生させる。
例えば、点火コイル12Aの電流を5Aとした場合には、抵
抗21に流れ込む電流ICBの大きさは5mAとなり、。抵抗21
を100Ωとすれば、その両端の電圧は0.5Vとなり、これ
が検出電圧となる。
抗21に流れ込む電流ICBの大きさは5mAとなり、。抵抗21
を100Ωとすれば、その両端の電圧は0.5Vとなり、これ
が検出電圧となる。
ここで、電流Icの値が増加すると、この検出電圧も増加
し、トランジスタ４のベース・エミツタ間導通電圧VBE
（約0.05V）になると抵抗21、トランジスタ４、抵抗５
等の回路で差動動作が行われ、IGBT20A,20BのゲートＧ
とソースＳ間の電圧VGSを一定にするように働く。周知
のように、IGBTのドレイン・ソース間電圧は主にゲート
・ソース間電圧VGSに依存するので、VGSを一定にするこ
とは主電流Icが一定に保たれることを意味する。
し、トランジスタ４のベース・エミツタ間導通電圧VBE
（約0.05V）になると抵抗21、トランジスタ４、抵抗５
等の回路で差動動作が行われ、IGBT20A,20BのゲートＧ
とソースＳ間の電圧VGSを一定にするように働く。周知
のように、IGBTのドレイン・ソース間電圧は主にゲート
・ソース間電圧VGSに依存するので、VGSを一定にするこ
とは主電流Icが一定に保たれることを意味する。
従つて、この参考例によれば、電流検出用の抵抗21に流
れる電流を、負荷に流れる電流よりも充分に小さな値に
することができ、電力損失の増加や、これに伴う発熱量
の増加を充分に抑えることができる。
れる電流を、負荷に流れる電流よりも充分に小さな値に
することができ、電力損失の増加や、これに伴う発熱量
の増加を充分に抑えることができる。
また、この参考例によれば、負荷電流のほとんどを制御
するIGBT22Aと、電流検出用のIGBT22Bとが独立している
ため、ノイズによる誤動作が少なく抑えられる。
するIGBT22Aと、電流検出用のIGBT22Bとが独立している
ため、ノイズによる誤動作が少なく抑えられる。
なお、本参考例では、電流検出回路14の機能は抵抗21に
電流を流し込むことで、差動回路15の機能は素子20Bか
らの電流によつて発生する抵抗21の両端の電圧をトラン
ジスタ４のベース・エミツタ間導通電圧VBEと比較する
ことで、それぞれ実現されている。
電流を流し込むことで、差動回路15の機能は素子20Bか
らの電流によつて発生する抵抗21の両端の電圧をトラン
ジスタ４のベース・エミツタ間導通電圧VBEと比較する
ことで、それぞれ実現されている。
また、制御回路16は抵抗5,6と、トランジスタ７により
構成されている。ここで、抵抗22A,22Bは安定動作のた
めの抵抗であり、IGBT20A,20B相互の干渉を少なくする
効果があり、上記したように、Ｎ＞１の状態では抵抗22
Aの値＞抵抗22Bが望ましい。
構成されている。ここで、抵抗22A,22Bは安定動作のた
めの抵抗であり、IGBT20A,20B相互の干渉を少なくする
効果があり、上記したように、Ｎ＞１の状態では抵抗22
Aの値＞抵抗22Bが望ましい。
本参考例では半導体素子としてIGBTを用いているので、
回路として逆方向耐圧を高くできる効果がある。
回路として逆方向耐圧を高くできる効果がある。
第５図は本発明の他の一参考例である。第１図の参考例
に比べて半導体素子としてIGBTを使用している点は同じ
であるが、この参考例ではIGBT素子23を同一チツプで作
つてある。つまり、IC化されたIGBTを使用しているので
ある。第６図はIC化されたIGBTの一例を示す断面であ
り、デバイスはpnpn＋の四層構造に作られ、下面のｐ層
にコレクタ端子Ｃを取り出すための導体24を、上面のp,
n＋層にエミツタ端子E1，E2を取り出すための導体25
を、それぞれ形成してある。そして、ゲート27は上面ｎ
＋層をまたぐ形で作られ、ゲート端子Ｇに接続される。
に比べて半導体素子としてIGBTを使用している点は同じ
であるが、この参考例ではIGBT素子23を同一チツプで作
つてある。つまり、IC化されたIGBTを使用しているので
ある。第６図はIC化されたIGBTの一例を示す断面であ
り、デバイスはpnpn＋の四層構造に作られ、下面のｐ層
にコレクタ端子Ｃを取り出すための導体24を、上面のp,
n＋層にエミツタ端子E1，E2を取り出すための導体25
を、それぞれ形成してある。そして、ゲート27は上面ｎ
＋層をまたぐ形で作られ、ゲート端子Ｇに接続される。
この基本構造を用いることにより、第５図の参考例にお
けるIGBTは第７図のようにIC化される。図中29A〜29F、
それに30の部分が第６図の断面に示す構造に作られてお
り、部分29A〜29Fが同一平面上でそれぞれのゲート，エ
ミツタ，コレクタが全て並列接続され、共通端子G,E1,C
となつている。また、30のIGBTは１個のみそのエミツタ
が他のIGBTより切離され、端子E2に接続されている。こ
のような形とすれば第５図の参考例における半導体IGBT
素子23をIC化することができる。
けるIGBTは第７図のようにIC化される。図中29A〜29F、
それに30の部分が第６図の断面に示す構造に作られてお
り、部分29A〜29Fが同一平面上でそれぞれのゲート，エ
ミツタ，コレクタが全て並列接続され、共通端子G,E1,C
となつている。また、30のIGBTは１個のみそのエミツタ
が他のIGBTより切離され、端子E2に接続されている。こ
のような形とすれば第５図の参考例における半導体IGBT
素子23をIC化することができる。
本参考例によれば、第１図の参考例の効果に加え、IC化
に伴う特有の高信頼性，低価格化等の効果が期待でき
る。
に伴う特有の高信頼性，低価格化等の効果が期待でき
る。
第８図は本発明の他の一参考例で、第７図のパターン配
置に改良を加えたものである。
置に改良を加えたものである。
この参考例は16個のIGBTで１チツプ素子28を構成してお
り、そのうちの４個のIGBT30A,30B,30C,30Dを用いて電
流検出を行うようにしてあり、さらに、これらの電流検
出用のIGBT30A〜30Dの配置は、図示のように、各段で位
置が変えられており、全体として斜めの配列となつてい
る。
り、そのうちの４個のIGBT30A,30B,30C,30Dを用いて電
流検出を行うようにしてあり、さらに、これらの電流検
出用のIGBT30A〜30Dの配置は、図示のように、各段で位
置が変えられており、全体として斜めの配列となつてい
る。
この形状を採用することで電流検出の精度、すなわち、
レベルに対する直線性が向上する。つまり位置を変える
ことで位置による検出のばらつきが平均化され、精度が
向上するのである。
レベルに対する直線性が向上する。つまり位置を変える
ことで位置による検出のばらつきが平均化され、精度が
向上するのである。
第９図は本発明の一実施例を示したもので、この例では
差動回路を２個のトランジスタ4A,4Bで構成しており、
トランジスタ4Bのベース電圧は抵抗4D,4Eによつてゲー
ト電圧VGを分割することで得るようにしたものである。
差動回路を２個のトランジスタ4A,4Bで構成しており、
トランジスタ4Bのベース電圧は抵抗4D,4Eによつてゲー
ト電圧VGを分割することで得るようにしたものである。
この回路の電流設定目標値はトランジスタ4Bのベース電
圧であり、この値は第５図の参考例の目標値（トランジ
スタ４のベース・エミツタ導通電圧VBE／抵抗21の値）
に比べて温度の影響を受けにくいので、耐温度性に優れ
た回路を実現できる効果がある。
圧であり、この値は第５図の参考例の目標値（トランジ
スタ４のベース・エミツタ導通電圧VBE／抵抗21の値）
に比べて温度の影響を受けにくいので、耐温度性に優れ
た回路を実現できる効果がある。
また、この実施例では、差動増幅器を構成するトランジ
スタ4A、4Bのコレクタを、オン・オフ制御用のトランジ
スタ７のコレクタからIGBT素子23のゲートに至る線路、
すなわち、IGBT素子23の制御端子に導通遮断信号を供給
する線路に接続され、且つ、トランジスタ4Bのベースに
必要な基準電圧を、抵抗4D、4Eによりゲート電圧VGから
分割して得るようにしているから、差動増幅器を動作さ
せるのに、別途、外部から電源を与える必要が無く、従
つて、外部接続用の端子の数が少なくて済むという効果
が得られる。
スタ4A、4Bのコレクタを、オン・オフ制御用のトランジ
スタ７のコレクタからIGBT素子23のゲートに至る線路、
すなわち、IGBT素子23の制御端子に導通遮断信号を供給
する線路に接続され、且つ、トランジスタ4Bのベースに
必要な基準電圧を、抵抗4D、4Eによりゲート電圧VGから
分割して得るようにしているから、差動増幅器を動作さ
せるのに、別途、外部から電源を与える必要が無く、従
つて、外部接続用の端子の数が少なくて済むという効果
が得られる。
なお、これは、差動増幅器により、ゲート電圧VGが一定
にされる点に着目した効果であり、これが、この実施例
の大きな特徴である。
にされる点に着目した効果であり、これが、この実施例
の大きな特徴である。
ところで、この第９図の実施例では、破線で示すよう
に、抵抗4Dの一端をトランジスタ７のコレクタ端子に接
続してもよい。
に、抵抗4Dの一端をトランジスタ７のコレクタ端子に接
続してもよい。
第10図に本発明の他の一実施例を示す。この実施例は、
抵抗4Dの一端の電圧をVGより直接とるのではなく、バツ
フア用トランジスタ4Fを介してとるようにしたもので、
この結果、電圧VGに影響を与えることが少なく、また抵
抗4D,4Eの値をIC化に適した値（数百Ω〜数十ｋΩ）に
設定することができるという効果がある。
抵抗4Dの一端の電圧をVGより直接とるのではなく、バツ
フア用トランジスタ4Fを介してとるようにしたもので、
この結果、電圧VGに影響を与えることが少なく、また抵
抗4D,4Eの値をIC化に適した値（数百Ω〜数十ｋΩ）に
設定することができるという効果がある。
第11図に本発明の他の一参考例を示す。この参考例は、
トランジスタ40,41、抵抗42を用いたカレントミラー回
路で差動回路を構成したものである。すなわち、抵抗42
で決まる電流をトランジスタ41のコレクタに流し、トラ
ンジスタ40,41のエミツタの接合面積を同じに作つてお
くと、トランジスタ40のレクタにもトランジスタ41と同
じ電流が流れるので、IGBT23よりの検出電流と差動をと
ることができ、この差の電流がトランジスタ４のベース
に流れるので、電流制限動作が得られるのである。
トランジスタ40,41、抵抗42を用いたカレントミラー回
路で差動回路を構成したものである。すなわち、抵抗42
で決まる電流をトランジスタ41のコレクタに流し、トラ
ンジスタ40,41のエミツタの接合面積を同じに作つてお
くと、トランジスタ40のレクタにもトランジスタ41と同
じ電流が流れるので、IGBT23よりの検出電流と差動をと
ることができ、この差の電流がトランジスタ４のベース
に流れるので、電流制限動作が得られるのである。
この参考例はIC化し易い特長を有する（これはカレント
ミラーがICとして実現し易いからである）。
ミラーがICとして実現し易いからである）。
第12図に他の参考例を示す。この参考例では、トランジ
スタ50、51、52、53、54と、抵抗55を用いて差動回路を
構成したもので、トランジスタ52,53,54としてはpnpト
ランジスタを使用している。
スタ50、51、52、53、54と、抵抗55を用いて差動回路を
構成したもので、トランジスタ52,53,54としてはpnpト
ランジスタを使用している。
従つて、この参考例によれば、ｎ型半導体を単結晶とす
る通常の半導体では、マルチエミツタのpnpトランジス
タが容易に作ることができるという特長が活かされ、IC
化のときのチツプ面積を小さくできるという効果があ
る。
る通常の半導体では、マルチエミツタのpnpトランジス
タが容易に作ることができるという特長が活かされ、IC
化のときのチツプ面積を小さくできるという効果があ
る。
ところで、以上の説明では、半導体素子の形態としてバ
イポーラトランジスタを基本として説明したが、MOS形
のトランジスタで本発明を実施しても一向に差しつかえ
ないことは、いうまでもない。
イポーラトランジスタを基本として説明したが、MOS形
のトランジスタで本発明を実施しても一向に差しつかえ
ないことは、いうまでもない。
第13図は本発明の他の参考例で、この参考例は、第９図
の実施例の差動回路の抵抗4Cの代りにトランジスタ60、
抵抗61を用いて定電流回路を構成し、この定電流を抵抗
4Cの代りに差動回路に与えるようにしたものである。但
し、この回路形式では、回路の正常動作のため、抵抗61
の一端を負の電圧値でバイアスしなければならない。そ
こで、発振回路63及び整流回路62を設けて負の電圧を作
り出すようにしている。
の実施例の差動回路の抵抗4Cの代りにトランジスタ60、
抵抗61を用いて定電流回路を構成し、この定電流を抵抗
4Cの代りに差動回路に与えるようにしたものである。但
し、この回路形式では、回路の正常動作のため、抵抗61
の一端を負の電圧値でバイアスしなければならない。そ
こで、発振回路63及び整流回路62を設けて負の電圧を作
り出すようにしている。
この参考例によれば、差動回路の利得を高くできるの
で、電流制限の性能を高め得る。
で、電流制限の性能を高め得る。
第14図に他の参考例を示す。この参考例では、抵抗21
A、63及びオペアンプ64を用いて差動回路を構成してお
り、検出端子E2の電圧を0Vとして電流検出ができるの
で、精度の高い制限回路を実現でき、さらに温度特性の
変動も少なくできる。
A、63及びオペアンプ64を用いて差動回路を構成してお
り、検出端子E2の電圧を0Vとして電流検出ができるの
で、精度の高い制限回路を実現でき、さらに温度特性の
変動も少なくできる。
第15図に他の参考例を示す。この参考例では、IGBTの代
りにMOS端子66A、66B及びダイオード67を用いて主要の
半導体素子を形成したもので、低電流領域での電力ロス
を少なくできる効果がある。なお、図中のダイオード67
は逆耐用であるので、この機能が必要とされない場合は
不用である。
りにMOS端子66A、66B及びダイオード67を用いて主要の
半導体素子を形成したもので、低電流領域での電力ロス
を少なくできる効果がある。なお、図中のダイオード67
は逆耐用であるので、この機能が必要とされない場合は
不用である。
第16図に他の参考例を示す。この参考例では、IGBTの代
りにバイポーラトランジスタ68A,68Bを用いているの
で、IGBTやMOSに比較して高温まで動作できる効果をも
つ。
りにバイポーラトランジスタ68A,68Bを用いているの
で、IGBTやMOSに比較して高温まで動作できる効果をも
つ。
第17図は本発明の他の参考例であり、ダーリントントラ
ンジスタ69Aの初段のエミツタより電流検出を行つてい
る。
ンジスタ69Aの初段のエミツタより電流検出を行つてい
る。
この参考例によれば、抵抗21の抵抗値を高くできるの
で、IC化し易い効果をもつ。
で、IC化し易い効果をもつ。
［発明の効果］ 本発明によれば、負荷電流の大部分が流れる主回路にお
ける電力損失を少なくして電流制限機能が得られるの
で、熱発生による信頼度の低下が少ない半導体素子が容
易に実現できる。
ける電力損失を少なくして電流制限機能が得られるの
で、熱発生による信頼度の低下が少ない半導体素子が容
易に実現できる。
また、主回路部を２系統に分けた状態でその一方を電流
検出に使用し、これにより電流制限機能を得るようにし
ているので、主回路部の主電流の影響によるノイズ等
が、制限のための制御回路に結合しにくいので、耐ノイ
ズに優れたIC化半導体素子を容易に実現できる。
検出に使用し、これにより電流制限機能を得るようにし
ているので、主回路部の主電流の影響によるノイズ等
が、制限のための制御回路に結合しにくいので、耐ノイ
ズに優れたIC化半導体素子を容易に実現できる。
第１図は本発明の参考例を示す回路図、第２図は半導体
スイッチング回路の従来例を示す回路図、第３図は従来
例の動作を示すタイミングチャート、第４図は本発明の
原理説明図、第５図は本発明の参考例を示す回路図、第
６図は絶縁ゲート形バイポーラトランジスタの一例を示
す断面図、第７図及び第８図はそれぞれ参考例及び本発
明の実施例における半導体素子の断面図、第９図は本発
明の一実施例を示す回路図、第10図は本発明の他の一実
施例を示す回路図、第11図、第12図、第13図、第14図、
第15図、第16図、それに第17図は何れも本発明の参考例
を示す回路図である。 11……半導体素子、12……負荷、14……電流検出回路、
15……差動回路、16……制御回路、20A……主回路を構
成する絶縁ゲート形バイポーラトランジスタ、20B……
電流検出用の絶縁ゲート形バイポーラトランジスタ。
スイッチング回路の従来例を示す回路図、第３図は従来
例の動作を示すタイミングチャート、第４図は本発明の
原理説明図、第５図は本発明の参考例を示す回路図、第
６図は絶縁ゲート形バイポーラトランジスタの一例を示
す断面図、第７図及び第８図はそれぞれ参考例及び本発
明の実施例における半導体素子の断面図、第９図は本発
明の一実施例を示す回路図、第10図は本発明の他の一実
施例を示す回路図、第11図、第12図、第13図、第14図、
第15図、第16図、それに第17図は何れも本発明の参考例
を示す回路図である。 11……半導体素子、12……負荷、14……電流検出回路、
15……差動回路、16……制御回路、20A……主回路を構
成する絶縁ゲート形バイポーラトランジスタ、20B……
電流検出用の絶縁ゲート形バイポーラトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀井 秀聡 茨城県勝田市大字東石川西古内3085番地５ 日立オートモテイブエンジニアリング株 式会社内 (72)発明者 赤松 培雄 茨城県勝田市大字高場2520番地 株式会社 日立製作所佐和工場内 (72)発明者 米田 浩志 茨城県勝田市大字東石川西古内3085番地５ 日立オートモテイブエンジニアリング株 式会社内 (72)発明者 半沢 恵二 茨城県勝田市大字東石川西古内3085番地５ 日立オートモテイブエンジニアリング株 式会社内 (72)発明者 片田 寛 茨城県勝田市大字高場2520番地 株式会社 日立製作所佐和工場内 (72)発明者 白沢 敏克 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 大和田 廣 茨城県日立市弁天町３丁目10番２号 日立 原町電子工業株式会社内 (56)参考文献 特開 平２−130951（ＪＰ，Ａ) 特開 平１−251657（ＪＰ，Ａ) 特開 昭53−49640（ＪＰ，Ａ) 特開 昭63−239368（ＪＰ，Ａ) 特開 昭56−132463（ＪＰ，Ａ) 実開 昭62−28082（ＪＰ，Ｕ) 実公 昭58−33707（ＪＰ，Ｙ１)
Claims (2)
- 【請求項１】１個の制御端子を共有する複数の半導体素
子を用い、これら複数の半導体素子の少なくとも１素子
を電流検出用の素子とし、残りの半導体素子により負荷
電流の導通遮断を行なうと共に、上記電流検出用の素子
により上記負荷電流を検出して所定の制御信号を生成
し、この制御信号を上記制御端子に供給することによ
り、導通時での上記負荷電流を所定値に制限するように
した半導体スイッチング回路において、 上記制御端子に導通遮断信号を供給する電路と共通電位
点の間に接続された差動増幅器と、 上記電流検出用の素子により検出した負荷電流値を上記
差動増幅器の一方の入力に接続する回路と、 上記制御端子の電圧を分割して上記差動増幅器の他方の
入力に供給する分割回路とを設け、 上記差動増幅器が、上記分割回路による分割電圧を基準
電圧とし、上記電流検出用の素子により検出した負荷電
流の検出値を比較電圧とする比較動作により、上記制御
信号を生成するように構成されていることを特徴とする
半導体スイッチング回路。 - 【請求項２】請求項１の発明において、上記分圧回路
が、バッファ用のトランジスタを介して上記制御端子の
電圧を分圧するように構成されていることを特徴とする
半導体スイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288957A JPH06105070B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288957A JPH06105070B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体スイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136563A JPH02136563A (ja) | 1990-05-25 |
| JPH06105070B2 true JPH06105070B2 (ja) | 1994-12-21 |
Family
ID=17736990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288957A Expired - Fee Related JPH06105070B2 (ja) | 1988-11-17 | 1988-11-17 | 半導体スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105070B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4322014C2 (de) * | 1993-07-02 | 1995-06-22 | Daimler Benz Ag | Verfahren zum Ansteuern einer Zündspule einer Zündeinrichtung für Brennkraftmaschinen und Schaltungsanordnung zur Durchführung des Verfahrens |
| JP4969512B2 (ja) * | 1996-03-21 | 2012-07-04 | 日立オートモティブシステムズ株式会社 | 内燃機関用点火装置 |
| EP1074733A3 (de) * | 1999-08-05 | 2002-09-25 | Infineon Technologies AG | Schaltungsanordnung zur Ansteuerung einer Zündspule |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5349640A (en) * | 1976-10-19 | 1978-05-06 | Nippon Denso Co Ltd | Igniter for internal combustion engine |
| DE3007335A1 (de) * | 1980-02-27 | 1981-09-10 | Robert Bosch Gmbh, 7000 Stuttgart | Zuendanlage fuer eine brennkraftmaschine |
| JPS5833707U (ja) * | 1981-08-31 | 1983-03-04 | 日産ディーゼル工業株式会社 | バルブガイドのステムシ−ル取付構造 |
| JPS6228082U (ja) * | 1985-08-02 | 1987-02-20 | ||
| JP2668875B2 (ja) * | 1987-03-26 | 1997-10-27 | 三菱電機株式会社 | 内燃機関点火装置 |
| JPH0712045B2 (ja) * | 1988-03-02 | 1995-02-08 | 株式会社東海理化電機製作所 | 電流検出素子 |
| JP2806503B2 (ja) * | 1988-11-11 | 1998-09-30 | 三菱電機株式会社 | 半導体素子の短絡保護回路 |
-
1988
- 1988-11-17 JP JP63288957A patent/JPH06105070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02136563A (ja) | 1990-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02183126A (ja) | 温度閾値検知回路 | |
| JP2001237374A (ja) | 半導体集積回路 | |
| JP3190399B2 (ja) | 比較回路装置 | |
| JPH0656394B2 (ja) | 信号選択回路 | |
| JPS5851324B2 (ja) | テイコウソクテイカイロハイチ | |
| JPS6223494B2 (ja) | ||
| JPH06105070B2 (ja) | 半導体スイッチング回路 | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| US6137278A (en) | Clamping circuit | |
| JPH0358428A (ja) | 基板流入クランプおよび方法 | |
| US4446385A (en) | Voltage comparator with a wide common mode input voltage range | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JPH103321A (ja) | 電流出力回路 | |
| JPH0746764B2 (ja) | 増幅器 | |
| US5450520A (en) | Load current sampling technique | |
| JPS61263324A (ja) | プッシュプル出力回路 | |
| JP3124938B2 (ja) | 直流安定化電源回路 | |
| JP2760679B2 (ja) | 半導体装置 | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JPH0451094B2 (ja) | ||
| KR830001898B1 (ko) | 전류원 트랜지스터 제어용 회로 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| JPH0548009A (ja) | 半導体装置 | |
| JPH0611107B2 (ja) | スイッチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |