JPH02136563A - 半導体スイッチング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電流制限機能を備えた半導体スイッチング回
路に係り、特にガソリンエンジンの点火制御用に好適な
半導体スイッチング回路及び半導体集積回路素子に関す
る。

［従来の技術］ 例えば、自動車用ガソリンエンジンの電子点火装置には
、導通時での負荷電流を所定値に制限する機能を備えた
、半導体パワースイッチング回路が用いられているが、
このような電流制限機能付の半導体スイッチング回路の
従来例としては、例えば、 「日立情報産業用リニアＩＣデータブック」の６３ペー
ジに記載のものが知られているが、この回路は、第２図
に示すように構成されており、点火コイル１に流れる電
流Ｉｃはダーリントントランジスタ２によってオン・オ
フ制御され、かつ、オン時での電流値も、このダーリン
トントランジスタ２により制限されるようになっている
。なお、この第２図で、３は電流検出用の抵抗、４は電
流制御用のトランジスタ、５，６は抵抗、７はオン・オ
フ制御用のトランジスタ、８は点火信号の入力端子、９
は電源端子、１０はアースなどの共通電位点である。

第３図は、この第２図に示した回路の動作説明用の波形
図で、入力端子８の点火信号Ｉ　ｇが図示のように変化
したとき、各部の電圧、電流がどのように変化するのか
を時間的に表わしたもので、入力信号Ｉｇが時刻ｔ０で
立ち下がったとすると、これによりトランジスタ７が遮
断し、これにより抵抗５，６を介してダーリントントラ
ンジスタ２にベース電流■８゜が供給されるようになり
、この結果、このトランジスタ２はオンに制御され、点
火コイル１にコレクタ電流Ｉｃが流れ始める。なお、こ
の電流Ｉｃは、点火コイル１のインダクタンスのため、
比較的縁やかに立ち上がる。

このとき、同時に、抵抗３には、コレクタ電流Ｉｃによ
る電圧降下が現われるが、この電圧がトランジスタ４の
ベース・エミッタ接合での導通電圧（約０．６５Ｖ）に
達した時刻し２において、トランジスタ４は活性状態、
すなわち４通状態になり、トランジスタ２のベース電流
をそれまでの電流値Ｉ８゜から所定値Ｉｅ（ＩＢｏ≧ｒ
ａ）に減少させるように機能する。

従って、この時刻ｔ２以降、点火コイル１に流れる電流
Ｉｃは、この所定値のベース電流ＩＢに対応したほぼ一
定の電流値に制限されることになり、電流制限機能が得
られることになる。

そして、このときの電流Ｉｃの制限値は、抵抗３の抵抗
値により任意に決定することができる。

なお、この第３図で、時刻ｔ３は点火時期を表わし、こ
こで、磁気エネルギーにより点火コイル１の１次巻線に
は高い電圧が発生し、点火が行われることになるのであ
るが、このときのトランジスタ２のコレクタ電圧がｖｃ
として図示されている。

［発明が解決しようとする課題］ 上記従来技術は２点火コイルなどの負荷に流れる電流の
大きさを、この負荷電流の通路に直接挿入した電流検出
用の抵抗で検出するようになっているため、オン・オフ
制御すべき負荷電流が大きくなるにつれ、この電流検出
用の抵抗による損失が増大し、発熱量が増して放熱につ
いての考慮が必要になる上、温度上昇に伴う信頼性の低
下の問題があった。

また、この従来技術では、負荷電流の流路に直接、電流
検出用の抵抗３が挿入されており、さらに、これと電流
制限用の回路を構成するトランジスタ４や抵抗５，６な
どが直接接続されているため、ノイズに弱く、誤動作し
易いという問題もあった。

本発明の目的は、発熱などによる信頼性低下の虞れがな
く、しかもノイズに強く、誤動作などの虞れのない電流
制限機能付きの半導体スイッチング回路及び半導体集積
回路素子を提供することにある。

［課題を解決するための手段］ 上記目的は、スイッチング用半導体素子の電流通路が制
御入力を共通にして複数設けられるようにし、これらの
電流通路の１に電流検出用の抵抗が挿入され、他の電流
通路により負荷電流のスイッチングが行われるようにし
て達成される。

［作用］ 半導体素子による複数の電流通路は、それらの制御入力
が同じであることにより、そこに流れる電流値に比例関
係を持たせることができる。

そこで、これらの電流通路の１に電流検出用の抵抗を挿
入し、他の電流通路で負荷電流のスイッチングが行われ
るようにすれば、負荷電流の大きさよりも遥か小さな電
流が流れる電流通路の電流を検出することにより大きな
負荷電流を所定値に制限することができ、発熱やノイズ
の問題を無くすことができる。

［実施例コ 以下、本発明による半導体スイッチング回路及び半導体
集積回路素子について、図示の実施例により詳細に説明
する。

なお、ここでまず１本発明の原理を第４図によりさらに
詳しく説明する。

第４図は本発明の原理を示したもので、図において、１
１は主端子をＡ−Ｂ、Ａ−Ｃの２系統に分けた半導体素
子で、入力制御回路１６の出力信号Ｏによってオン・オ
フ制御される。この素子１１の主端子の共通部Ａには負
荷１２及び？１１３が接続されている。半導体素子１１
は負荷１２の主電流を主に通す部分の素子１１Ａと主電
流を分流した電流を通す部分の素子１１Ｂより成り、１
１人の一方は接地端子１０に、１１１３の一方は電流検
出回路１４に接続され、その出力は差動回路１５で設定
端子１６より与えられる設定値Ｔ。と比較され、その差
分の出力が前記入力制御回路１６に与えられ、オン時で
の負荷１２に流れる電流Ｉｃが制限される構成となって
いる。

この結果、本発明においては、半導体素子１１が出力信
号Ｏによりオンに制御されたとき、負荷１２を流れる主
電流Ｉｃの一部が素子１１Ｂに分流し、この分流した電
流ＩＣｎが電流検出回路１４によって、主電流Ｉｃを代
表する？！！Ｊε値として検出された後、この電流値Ｉ
Ｃ，が差動回路１５で設定値工。と比較され、電流■。

とＩＣｇとが同じ値になるように、制御回路１６による
半導体素子１１の制御が行われることになる。

そして、このとき、半導体素子１１の素子１１Ａと１１
Ｂを、電流ＩｃとＩＣＥ＋とが比例関係に保たれるよう
に構成し、 Ｉ　ａ＝Ｎ−Ｉｃｅ　　（Ｎ＞１） が成り立つようにしておくのである。

こうすることにより、主電流Ｉｃよりも小さな値の電流
ＩｃＢを検出することにより、主電流Ｉｃを所定値■。

。に制限することができ、主′市流丁ｃを直接検出！る
ことによる問題を全て無くすことができるのである。

以下、本発明の一実施例を第１図により説明する。本例
では半導体素子１１として絶縁グー１−形バイボーラト
ランうスタ（Ｉ　ｎ５ｕｌａｔｅｃ（Ｏａｔｅ　Ｂ　１
ｐｏｌａｒ　Ｔ　ｒａｎｓｉｓｔｏｒ以下ＩＧＢＴと略
記する）２０Ａ、２０Ｂを、負荷１２としては点火コイ
ル１２Ａを、それぞれ用いている。

ＩＧＢＴ２０Ａ、２０Ｂはその電流容量に差をつけてお
き、２０Ｂの電流は２０Ａの電流に比べて１／１ｏ〜１
八。４程度に選ぶ。これは、通常２０Ａ。

２０Ｂの構造を工夫することで容易に実現できる。

例えば、ＩＧＢＴ２ＯＡ、２０Ｂのデバイス部の電流通
路に当る部分の面積の比を１０００：１としておくと、
コイル１２Ａに流れる電流Ｉｃの１７１゜５．。

（厳密には１八。。、）の電流ＩｃＢが２０Ｂｋこ流れ
、この電流は抵抗２１に流れ込み、その両端に電圧を発
生させる。

例えば、点火コイル１２Ａの電流を５Ａとした場合には
、抵抗２１に流れ込む電流ＩＣＢの大きさは５ｍＡとな
り、抵抗２１を１００Ωとすれば、その両端の電圧は０
．５ｖとなり、これが検出電圧となる。

ここで、電流Ｉｃの値が増加すると、この検出電圧も増
加し、トランジスタ４のベース・エミッタ間導通電圧Ｖ
ＢＥ（約０．０５Ｖ）になると抵抗２１、トランジスタ
４、抵抗５等の回路で差動動作が行われ、ＩＧＢＴ２０
Ａ、２０ＢのゲートＧとソースＳ間の電圧Ｖｃｇを一定
にするように働く。周知のように、ＩＧＢＴのドレイン
・ソース間電圧は主にゲート・ソース間電圧Ｖ　Ｇ　ｇ
に依存するので、Ｖ　ｃｇを一定にすることは主電流Ｉ
ｃが一定に保たれることを意味する。

従って、この実施例によれば、電流検出用の抵抗２１に
流れる電流を、負荷に流れる電流よりも充分に小さな値
にすることができ、電力損失の増加や、これに伴う発熱
量の増加を充分に抑えることができる。

また、この実施例によれば、負荷電流のほとんどを制御
するＩＧＢＴ２２Ａと、電流検出用の■ＧＢＴ２２Ｂと
が独立しているため、ノイズによる誤動作が少なく抑え
られる。

なお、本実施例では、電流検出回路１４の機能は抵抗２
１に電流を流し込むことで、差動回路１５の機能は素子
２０Ｂからの電流によって発生する抵抗２１の両端の電
圧をトランジスタ４のベース・エミッタ間導通電圧ＶＩ
ｇと比較することで、それぞれ実現されている。

また、制御回路１６は抵抗５，６と、トランジスタ７に
より構成されている。ここで、抵抗２２Ａ、２２Ｂは安
定動作のための抵抗であり、ＩＧＢＴ２０Ａ、２０Ｂ相
互の干渉を少なくする効果があり、上記したように、Ｎ
）１の状態では抵抗２２Ａの値〉抵抗２２Ｂが望ましい
。

本実施例では半導体素子としてＩＧＢＴを用いているの
で、回路として逆方向耐圧を高くできる効果がある。

第５図は本発明の他の一実施例である。第１図の実施例
に比べて半導体素子としてＩＧＢＴを使用している点は
同じであるが、この実施例では工ＧＢＴ素子２３を同一
チップで作っである。つまり、ＩＣ化されたＩＧＢＴを
使用しているのである。第６図はＩＣ化されたＩＧＢＴ
の一例を示す断面であり、デバイスはｐｎｐｎ”の四層
構造に作られ、下面のｐＪＷにコレクタ端子Ｃを取り出
すための導体２４を、上面のｐ、ｎ”ＪＥｆｆにエミッ
タ端子Ｅ１．Ｅ２を取り出すための導体２５を、それぞ
れ形成しである。そして、ゲート２７は上面ｎ層をまた
ぐ形で作られ、グー１〜端子Ｇに接続される。

この基本構造を用いることにより、第５図の実施例にお
けるＩＧＢＴは第７図のようにＩＣ化される。図中２９
Ａ〜２９Ｆ、それに３０の部分が第６図の断面に示す構
造に作られており、部分２９Ａ〜２９Ｆが同一平面上で
それぞれのゲート、エミッタ、コレクタが全て並列接続
され、共通端子Ｇ、Ｅ１．Ｃとなっている。また、３０
のＩＧＢＴは１個のみそのエミッタが他のＩＧＢＴより
切離され、端子Ｅ２に接続されている。このような形と
すれば第５図の実施例における半導体ＩＧＢＴ素子２３
＆ＩＣ化することができる。

本実施例によれば、第１図の実施例の効果に加え、ＩＣ
化に伴う特有の高信頼性、低価格化等の効果が期待でき
る。

第８図は本発明の他の一実施例で、第７図のパターン配
置に改良を加えたものである。

この実施例は１６個のＩＧＢＴで１チツプ素子２８を構
成しており、そのうちの４個のＩＧＢＴ３０Ａ、３０Ｂ
、３０Ｃ，３０Ｄを用いて電流検出を行うようにしてあ
り、さらに、これらの電流検出用のＩＧＢＴ３０Ａ〜３
０Ｄの配置は、図示のように、各段で位置が変えられて
おり、全体として斜めの配列となっている。

この形状を採用することで電流検出の精度、すなわち、
レベルに対する直線性が向上する。つまり位置を変える
ことで位置による検出のばらつきが平均化され、精度が
向上するのである。

第９図は本発明のさらに別の一実施例を示したもので、
この例では差動回路を２個のトランジスタ４Ａ、４Ｂで
構成しており、トランジスタ４Ｂのベース電圧は抵抗４
Ｄ、４Ｅによってゲート電圧ｖ６を分割することで得る
ようにしたものである。

この回路の電流設定目標値はトランジスタ４Ｂのベース
電圧であり、この値は第５図の実施例の目標値（トラン
ジスタ４のベース・エミッタ導通電圧Ｖ　ＢＥ／抵抗２
１の値）に比べて温度の影響を受けにくいので、耐温度
性に優れた回路を実現できる効果がある。

なお、この第９図の実施例においては、抵抗４Ｄの一端
は点線の如く電源あるいはトランジスタ７のコレクタ端
子に接続してもよい。

第１Ｏ図に本発明の他の一実施例を示す。この実施例は
、抵抗４Ｄの一端の電圧を■。より直接とるのではなく
、バッファ用トランジスタ４Ｆを介してとるようにした
もので、この結果、電圧ｖＧに影響を与えることが少な
く、また抵抗４Ｄ、４Ｅの値をＩＣ化に適した値（数百
Ω〜数十にΩ）に設定することができるという効果があ
る。

第１１図に本発明の他の一実施例を示す。この実施例は
、トランジスタ４０，４．１、抵抗４２を用いたカレン
トミラー回路で差動回路を構成したものである。すなわ
ち、抵抗４２で決まる電流をトランジスタ４１のコレク
タに流し、トランジスタ４０．４１のエミッタの接合面
積を同じに作っておくと、トランジスタ４０のコレクタ
にも１〜ランジスタ４１と同じ電流が流れるので、ＩＧ
ＢＴ２３よりの検出電流と差動をとることができ、この
差の電流がトランジスタ４のベースに流れるので、電流
制限動作が得られるのである。

この実施例はＩＣ化し易い特長を有する（これはカレン
トミラーがＩＣとして実現し易いからである）。

第１２図に本発明の他の実施例を示す。この実施例では
、トランジスタ５０，５１，５２，５３゜５４と、抵抗
５５を用いて差動回路を構成したもので、トランジスタ
５２，５３．５４としてはｐｎｐトランジスタを使用し
ている。

従って、この実施例によれば、ｎ型半導体を単結晶とす
る通常の半導体では、マルチエミッタのｐｎｐトランジ
スタが容易に作ることができるという特長が活かされ、
ＩＣ化のときのチップ面積を小さくできるという効果が
ある。

ところで、以上の説明では、半導体素子の形態としてバ
イポーラトランジスタを基本として説明したが、ＭＯＳ
形のトランジスタで本発明を実施しても一向に差しつか
えないことは、いうまでもない。

第１３図は本発明の他の実施例で、この実施例は、第９
図の実施例の差動回路の抵抗４Ｃの代りにトランジスタ
６０、抵抗６１を用いて定電流回路を構成し、この定電
流を抵抗４Ｃの代りに差動回路に与えるようにしたもの
である。但し、この回路形式では、回路の正常動作のた
め、抵抗６１の一端を負の電圧値でバイアスしなければ
ならない。そこで、発振回路６３及び整流回路６２を設
けて負の電圧を作り出すようにしている。

この実施例によれば、差動回路の利得を高くできるので
、電流制限の性能を高め得る、第１４図に本発明の他の
実施例を示す。この実施例では、抵抗２１Ａ、６５及び
オペアンプ６４を用いて差動回路を構成しており、検出
端子Ｅ２の電圧をＯｖとして電流検出ができるので、精
度の高い制限回路を実現でき、さらに温度特性の変動も
少なくできる。

第１５図に本発明の他の実施例を示す。この実施例はＩ
ＧＢＴの代りにＭＯ８素子６６Ａ、６６Ｂ及びダイオー
ド６７を用いて主要の半導体素子を形成したもので、低
電流領域での電力ロスを少なくできる効果がある。なお
、図中のダイオード６７は逆耐用であるので、この機能
が必要とされない場合は不用である。

第１６図は本発明の他の実施例である。この実施例では
、ＩＧＢＴの代りにバイポーラトランジスタ６８Ａ、６
８Ｂを用いているので、Ｉ　Ｇ　Ｂ　ＴやＭＯＳに比較
して高温まで動作できる効果をもつ。

第１７図は本発明の他の実施例であり、ダーリントント
ランジスタ６９Ａの初段のエミッタより電流検出を行っ
ている。

この実施例によれば、抵抗２１の抵抗値を高くできるの
で、ＩＣ化し易い効果をもつ。

［発明の効果コ 本発明によれば、負荷電流の大部分が流れる主回路にお
ける電力損失を少なくして電流制限機能が得られるので
、熱発生による信頼度の低下が少ない半導体素子が容易
に実現できる。

また、主回路部を２系統に分けた状態でその一方を電流
検出に使用し、これにより電流制限機能を得るようにし
ているので、主回路部の主電流の影響によるノイズ等が
、制限のための制御回路に結合しにくいので、耐ノイズ
に優れたＩＣ化半導体素子を容易に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の半導体スイッチング回路の一例を示す回路図、第３図
は従来例の動作を示すタイミングチャート、第４図は本
発明の原理説明図、第５図は本発明の他の一実施例を示
す回路図、第６図は絶縁ゲート形バイポーラトランジス
タの一例を示す断面図、第７図及び第８図はそれぞれ本
発明の一実施例における半導体素子の断面図、第９図。 第１０図、第１１図、第１２図、第１３図、第１４図、
第１５図、第１６図、それに第１７図はいずれも本発明
の一実施例を示す回路図である。 １１・・・・・・半導体素子、１２・・・・・・負荷、
１４・・・・・・電流検出回路、１５・・・・・・差動
回路、１６・・・・・・制御回路、２０Ａ・・・・・・
主回路を構成する絶縁ゲート形バイポーラトランジスタ
、２０Ｂ・・・・・・電流検出用の絶縁ゲート形バイポ
ーラトランジスタ。 第　７　図 ２０Ａ　　：　　主回ｈテΦ宋巴禾象ケート形バ１市−
ラドランジス９２０Ｂ　：竿途加万た出用のイ已禾引チ
ト形バイｍ−ラトラ〉シフｇ第４図 第５図 第　２図 第 図 第６ 図 第８図 第１１ 図 第１２図 第 図 第１０図 第１３図 ｊ ｂ、ど 第１４図 第１５図

Claims (1)

1. 【特許請求の範囲】 １、制御入力に応じて負荷電流の導通遮断が制御される
   電流通路を備えた半導体素子を用い、上記電流通路の電
   流を検出して所定の制御信号を作成し、この制御信号を
   上記制御入力に供給することにより、上記導通時での負
   荷電流を所定値に制限するようにした半導体スイッチン
   グ回路において、同一の制御端子を共有する複数の半導
   体素子を設け、これら複数の半導体素子の１を上記電流
   の検出専用にし、残りの半導体素子により上記負荷電流
   を供給するように構成したことを特徴とする半導体スイ
   ッチング回路。 ２、請求項１の発明において、上記制御信号が、上記電
   流通路の電流の検出値と所定の基準電圧値とを比較する
   差動増幅器で作成されるように構成したことを特徴とす
   る半導体スイッチング回路。 ３、請求項１の発明において、上記制御信号がカレント
   ミラー回路で作成されるように構成したことを特徴とす
   る半導体スイッチング回路。 ４、請求項１の発明において、上記半導体素子が絶縁ゲ
   ート形バイポーラトランジスタであることを特徴とする
   半導体スイッチング回路。 ５、請求項１の発明において、上記半導体素子がバイポ
   ーラトランジスタであることを特徴とする半導体スイッ
   チング回路。 ６、請求項１の発明において、上記半導体素子がＭＯＳ
   ＦＥＴであることを特徴とする半導体スイッチング回路
   。 ７、請求項１の発明において、上記複数の半導体素子が
   ダーリントン接続された２個のトランジスタからなり、
   これらダーリントン接続された２個のトランジスタの初
   段のトランジスタが上記電流検出用の半導体素子となる
   ように構成したことを特徴とする半導体スイッチング回
   路。 ８、請求項２の発明において、上記所定の基準電圧が、
   上記差動増幅器の出力である制御信号の分圧により作成
   されるように構成したことを特徴とする半導体スイッチ
   ング回路。 ９、請求項８の発明において、上記基準電圧が、バッフ
   ァトランジスタを介して供給されるように構成したこと
   を特徴とする半導体スイッチング回路。 １０、請求項２の発明において、上記差動増幅器が定電
   流回路によるバイアス源を備え、この定電流回路が発振
   回路と整流回路により駆動されるように構成されている
   ことを特徴とする半導体スイッチング回路。 １１、制御入力に応じて負荷電流の導通遮断が制御され
   る半導体素子の電流通路を備え、この半導体電流通路の
   電流を検出して所定の制御信号を作成し、この制御信号
   を上記制御入力に供給することにより、上記導通時での
   負荷電流を所定値に制限するようにした半導体回路素子
   において、同一の制御端子を共有する複数の半導体素子
   の電流通路を同一の半導体基板に形成し、これら複数の
   半導体電流通路の１を上記電流の検出専用にし、残りの
   半導体電流通路により上記負荷電流を供給するように構
   成したことを特徴とする半導体集積回路素子。 １２、請求項１１の発明において、上記制御信号が、上
   記電流通路の電流の検出値と所定の基準電圧値とを比較
   する差動増幅器で作成されるように構成したことを特徴
   とする半導体集積回路素子。 １３、請求項１１の発明において、上記制御信号がカレ
   ントミラー回路で作成されるように構成したことを特徴
   とする半導体集積回路素子。 １４、請求項１１の発明において、上記半導体素子が絶
   縁ゲート形バイポーラトランジスタであることを特徴と
   する半導体集積回路素子。 １５、請求項１１の発明において、上記半導体素子がバ
   イポーラトランジスタであることを特徴とする半導体集
   積回路素子。 １６、請求項１１の発明において、上記半導体素子がＭ
   ＯＳＦＥＴであることを特徴とする半導体集積回路素子
   。 １７、請求項１２の発明において、上記所定の基準電圧
   が、上記差動増幅器の出力である制御信号の分圧により
   作成されるように構成したことを特徴とする半導体集積
   回路素子。 １８、請求項１７の発明において、上記基準電圧がバッ
   ファトランジスタを介して供給されるように構成したこ
   とを特徴とする半導体集積回路素子。 １９、請求項１２の発明において、上記差動増幅器が定
   電流回路によるバイアス源を備え、この定電流回路が発
   振回路と整流回路により駆動されるように構成されてい
   ることを特徴とする半導体集積回路素子。