JPH0280972A - 検波回路 - Google Patents
検波回路Info
- Publication number
- JPH0280972A JPH0280972A JP23193988A JP23193988A JPH0280972A JP H0280972 A JPH0280972 A JP H0280972A JP 23193988 A JP23193988 A JP 23193988A JP 23193988 A JP23193988 A JP 23193988A JP H0280972 A JPH0280972 A JP H0280972A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- temp
- trq2
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000008929 regeneration Effects 0.000 abstract 1
- 238000011069 regeneration method Methods 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力信号のレベルを検出する検波回路に関する
ものである。
ものである。
従来より、例えば磁気ディスク等の記録媒体に映像信号
等の情報信号を記録し、また、該情報信号が記録されて
いる記録媒体より記録されている情報信号を再生する情
報信号記録再生装置としてスチルビデオ装置が知られて
いる。
等の情報信号を記録し、また、該情報信号が記録されて
いる記録媒体より記録されている情報信号を再生する情
報信号記録再生装置としてスチルビデオ装置が知られて
いる。
上述のスチルビデオ装置においては、情報信号を磁気デ
ィスク上に記録する事により、磁気ディスク上に同心円
状の複数の記録トラックを形成し、再生時には前記磁気
ディスク上の半径方向に移動可能な磁気ヘッドを前記複
数の記録トラックのうちの任意の記録トラック上に移動
させ、更に磁気ヘッドが正確に記録トラック上をトレー
スする様にトラッキングを行った上でその記録トラック
に記録されている情報信号を再生する様に構成されてい
る。
ィスク上に記録する事により、磁気ディスク上に同心円
状の複数の記録トラックを形成し、再生時には前記磁気
ディスク上の半径方向に移動可能な磁気ヘッドを前記複
数の記録トラックのうちの任意の記録トラック上に移動
させ、更に磁気ヘッドが正確に記録トラック上をトレー
スする様にトラッキングを行った上でその記録トラック
に記録されている情報信号を再生する様に構成されてい
る。
また、該スチルビデオ装置は上述の様な再生動作に先立
って磁気ディスク上の各記録トラックに情報信号が記録
されているか否かを判別するイニシャライズという処理
を行う様になっており、再生時には該イニシャライズに
より情報信号が記録されている事が確認されている記録
トラックについて再生動作を行う様に構成されている。
って磁気ディスク上の各記録トラックに情報信号が記録
されているか否かを判別するイニシャライズという処理
を行う様になっており、再生時には該イニシャライズに
より情報信号が記録されている事が確認されている記録
トラックについて再生動作を行う様に構成されている。
さて、上述のトラッキングとは、磁気ヘッドより得られ
る再生信号のレベルが最も太き（なる様に記録トラック
に対し磁気ヘッドのトレース位置を調整するもので、ま
た、上述のイニシャライズは各記録トラックを磁気ヘッ
ドにより順次再生して行き、各記録トラックにおいて磁
気ヘッドより所定レベル以上の信号が検出された場合に
はその記録トラックに情報信号が記録されていると判別
されるもので、これらトラッキングやイニシャライズを
行う為、該磁気ヘッドより得られる再生信号のレベルを
検出するのに用いられるのが検波回路である。
る再生信号のレベルが最も太き（なる様に記録トラック
に対し磁気ヘッドのトレース位置を調整するもので、ま
た、上述のイニシャライズは各記録トラックを磁気ヘッ
ドにより順次再生して行き、各記録トラックにおいて磁
気ヘッドより所定レベル以上の信号が検出された場合に
はその記録トラックに情報信号が記録されていると判別
されるもので、これらトラッキングやイニシャライズを
行う為、該磁気ヘッドより得られる再生信号のレベルを
検出するのに用いられるのが検波回路である。
第３図は従来より用いられている検波回路の構成図であ
る。
る。
第３図において、■は不図示の磁気ヘッドにより再生さ
れた再生信号の入力端子、２は検波出力端子、３は電源
接続端子、４はＧＮＤ、５はオペアンプによるボルテー
ジフォロア、６はオペアンプを用いた直流増幅器、Ｑｌ
ｌはピークホールド用のトランジスタ、Ｑｌ。は温度補
償用のトランジスタ、Ｒ１１＋ Ｒ＋２ ＋Ｒ＋３はＱ
１１のバイアスを設定する為の抵抗、Ｒ１４は前記Ｑ
ｌ＋によるピークホールドの時定数を定めると共に、該
Ｑ １１に電流を流す為の抵抗、ＲＩＳ ＋ Ｒ１６＋
Ｒ１□はオペアンプ６のゲインを設定する為の抵抗、Ｃ
１１は入力のカップリングコンデンサ、ＣＩ２は前記Ｑ
ＩＩによるピークホールドの時定数を定めるコンデン
サ、Ｃ＋３は前記Ｑ １２による温度補償の時定数を定
めるコンデンサである。
れた再生信号の入力端子、２は検波出力端子、３は電源
接続端子、４はＧＮＤ、５はオペアンプによるボルテー
ジフォロア、６はオペアンプを用いた直流増幅器、Ｑｌ
ｌはピークホールド用のトランジスタ、Ｑｌ。は温度補
償用のトランジスタ、Ｒ１１＋ Ｒ＋２ ＋Ｒ＋３はＱ
１１のバイアスを設定する為の抵抗、Ｒ１４は前記Ｑ
ｌ＋によるピークホールドの時定数を定めると共に、該
Ｑ １１に電流を流す為の抵抗、ＲＩＳ ＋ Ｒ１６＋
Ｒ１□はオペアンプ６のゲインを設定する為の抵抗、Ｃ
１１は入力のカップリングコンデンサ、ＣＩ２は前記Ｑ
ＩＩによるピークホールドの時定数を定めるコンデン
サ、Ｃ＋３は前記Ｑ １２による温度補償の時定数を定
めるコンデンサである。
第３図に示した検波回路では入力端子ｌより入力された
磁気ヘッドからの再生信号をＱ ＩＩ ｒ Ｒ＋４
＋０１□から成るピークホールド回路によって検波した
後オペアンプ６により直流増幅された後、出力端子２よ
り出力される。
磁気ヘッドからの再生信号をＱ ＩＩ ｒ Ｒ＋４
＋０１□から成るピークホールド回路によって検波した
後オペアンプ６により直流増幅された後、出力端子２よ
り出力される。
上述の様に、従来の検波回路においてはピークホールド
回路における検波出力のレベルが小さい為、オペアンプ
６による直流増幅を行っているが、それに伴って温度補
償を行う必要があり、第３図に示す様に温度補償の為の
構成が必要で回路が複雑化してしまうという欠点があっ
た。
回路における検波出力のレベルが小さい為、オペアンプ
６による直流増幅を行っているが、それに伴って温度補
償を行う必要があり、第３図に示す様に温度補償の為の
構成が必要で回路が複雑化してしまうという欠点があっ
た。
また、仮に第３図に示す様な温度補償回路を有する構成
にしたところで、温度変化に対する影響を完全に無（す
事は困難であった。
にしたところで、温度変化に対する影響を完全に無（す
事は困難であった。
本発明の目的は上述の問題点を解決し、簡単な構成によ
り温度が変動しても入力される信号を安定して検波し、
また、微少変動の無い検波出力を得る事ができる検波回
路を提供する処にある。
り温度が変動しても入力される信号を安定して検波し、
また、微少変動の無い検波出力を得る事ができる検波回
路を提供する処にある。
本発明の検波回路は、入力信号のレベルを検出する回路
であって、入力信号のピークホールドを行うトランジス
タを有し、該トランジスタのコレクタ側に負荷抵抗を設
置する様に構成したものである。
であって、入力信号のピークホールドを行うトランジス
タを有し、該トランジスタのコレクタ側に負荷抵抗を設
置する様に構成したものである。
また、本発明の検波回路は、入力信号のレベルを検出す
る回路であって、入力信号のピークホールドを行うトラ
ンジスタを有し、該トランジスタのコレクタ側に負荷抵
抗を設置すると共に、コレクタとエミッタ間にコンデン
サを挿入配置する様に構成したものである。
る回路であって、入力信号のピークホールドを行うトラ
ンジスタを有し、該トランジスタのコレクタ側に負荷抵
抗を設置すると共に、コレクタとエミッタ間にコンデン
サを挿入配置する様に構成したものである。
上述の構成により、ピークホールドを行うトランジスタ
が直流増幅を行える様になる為、該トランジスタの温度
補償を行う事により、検波回路及び直流増幅回路の両方
を温度補償する事ができる様になる。
が直流増幅を行える様になる為、該トランジスタの温度
補償を行う事により、検波回路及び直流増幅回路の両方
を温度補償する事ができる様になる。
また、該トランジスタのコレクタとエミッタ間にコデン
サを挿入する様に構成した事により検波出力の微少変動
を除去する事ができる様になる。
サを挿入する様に構成した事により検波出力の微少変動
を除去する事ができる様になる。
以下、本発明を本発明の実施例を用いて説明する。
第１図は本発明の一実施例としての検波回路の回路構成
を示す図である。尚、前述の第３図に示した検波回路と
同等のものについては同じ符番を付し、詳細な説明は省
略する。
を示す図である。尚、前述の第３図に示した検波回路と
同等のものについては同じ符番を付し、詳細な説明は省
略する。
第１図において、ｌは不図示の磁気ヘッドにより再生さ
れた再生信号の入力端子、２は検波出力端子、３は電源
接続端子、４はＧＮＤ、Ｃ、は入力のカップリングコン
デンサ、Ｃ２は検波ホールド用のコンデンサ、Ｒ１，Ｒ
２はバイアス設定用抵抗、Ｒ３は出力を取り出す為の負
荷抵抗、Ｒ４は検波の時定数を設定する為の抵抗、Ｑｌ
は温度補償用のトランジスタ、Ｑ２はピークホールド用
のトランジスタである。
れた再生信号の入力端子、２は検波出力端子、３は電源
接続端子、４はＧＮＤ、Ｃ、は入力のカップリングコン
デンサ、Ｃ２は検波ホールド用のコンデンサ、Ｒ１，Ｒ
２はバイアス設定用抵抗、Ｒ３は出力を取り出す為の負
荷抵抗、Ｒ４は検波の時定数を設定する為の抵抗、Ｑｌ
は温度補償用のトランジスタ、Ｑ２はピークホールド用
のトランジスタである。
第１図において、入力端子ｌより入力された不図示の磁
気ヘッドからの再生信号はＱ２のベースに供給され、Ｑ
２のエミッタにおいて、Ｒ４，Ｃ２によって設定される
時定数によってピークホールドされる。
気ヘッドからの再生信号はＱ２のベースに供給され、Ｑ
２のエミッタにおいて、Ｒ４，Ｃ２によって設定される
時定数によってピークホールドされる。
更に、Ｑ２のエミッタにおける電圧変動はＲ３／Ｒ４の
比率にて電圧増幅されてＱ２のコレクタより出力される
。
比率にて電圧増幅されてＱ２のコレクタより出力される
。
ところで、トランジスタＱ２のエミッタにおける直流電
位はＱ２のベース、エミッタ間の電圧が温度によって変
化すると、それに応じて変動し、その変動分はＲ３／
Ｒ４倍に増幅されてＱ２のコレクタに現われてしまう。
位はＱ２のベース、エミッタ間の電圧が温度によって変
化すると、それに応じて変動し、その変動分はＲ３／
Ｒ４倍に増幅されてＱ２のコレクタに現われてしまう。
そこで、本実施例においてはＱ２の温度特性の補償をＱ
ｌにより行っており、トランジスタＱ。
ｌにより行っており、トランジスタＱ。
のベース、エミッタ間の電圧がＱ２のベース、エミッタ
間の電圧と共に変化する事により温度が変化してもＱ２
のエミッタ電圧を一定に保つ事ができる。
間の電圧と共に変化する事により温度が変化してもＱ２
のエミッタ電圧を一定に保つ事ができる。
尚、完全に温度補償を行う為には以下の条件が必要とな
る。
る。
■Ｑ１とＱ２の温度特性がそろっている■Ｑ、とＱ２の
周囲温度が等しい ■ Ｒ、／ Ｒ２＝ Ｒ３／ Ｒ４ ■ Ｒ，＝Ｒ３ そこで、上述の条件■、■を満足する様にＲ１゜Ｒ２，
Ｒ３，Ｒ４を設定し、更にＱｌとＱ２をベースが共通で
ある定電流源用のワンパッケージになっているペアトラ
ンジスタを用いる事により、周囲の温度変化が等しく、
また、温度変化に対してＱｌとＱ２の特性が同様に変化
するので条件■。
周囲温度が等しい ■ Ｒ、／ Ｒ２＝ Ｒ３／ Ｒ４ ■ Ｒ，＝Ｒ３ そこで、上述の条件■、■を満足する様にＲ１゜Ｒ２，
Ｒ３，Ｒ４を設定し、更にＱｌとＱ２をベースが共通で
ある定電流源用のワンパッケージになっているペアトラ
ンジスタを用いる事により、周囲の温度変化が等しく、
また、温度変化に対してＱｌとＱ２の特性が同様に変化
するので条件■。
■が満足され完全な温度補償を行う事ができる様になる
。
。
第２図は本発明の他の実施例としての検波回路の回路構
成を示す図である。尚、前述の第１図あるいは第３図に
示した検波回路と同等のものについては同じ符番を付し
、詳細な説明は省略する。
成を示す図である。尚、前述の第１図あるいは第３図に
示した検波回路と同等のものについては同じ符番を付し
、詳細な説明は省略する。
第２図において、Ｑ３は温度補償用のＰＮＰ トランジ
スタ、Ｑ４はピークホールド用のＰＮＰトランジスタで
ある。
スタ、Ｑ４はピークホールド用のＰＮＰトランジスタで
ある。
また、インダクタンス上１１コンデンサＣ４゜Ｃ５、抵
抗Ｒ５は共振回路を構成しており、所定の周波数の信号
を中心にＱ４のベースに供給する。
抗Ｒ５は共振回路を構成しており、所定の周波数の信号
を中心にＱ４のベースに供給する。
第２図において、入力端子ｌより入力された不図示の磁
気ヘッドからの再生信号はＣ１を介した後、Ｌ、、Ｃ４
，Ｃ５，Ｒ５により構成される共振回路によって所定の
周波数を中心に検波用トランジスタＱ４のベースに供給
される。
気ヘッドからの再生信号はＣ１を介した後、Ｌ、、Ｃ４
，Ｃ５，Ｒ５により構成される共振回路によって所定の
周波数を中心に検波用トランジスタＱ４のベースに供給
される。
そして、Ｑ４のエミッタにおいてはピークホールドが行
われ、その電圧の変化がコレクタより増幅されて出力さ
れ出力端子２に供給される。
われ、その電圧の変化がコレクタより増幅されて出力さ
れ出力端子２に供給される。
また、ピークホールド用のコンデンサＣ３がＱ４のエミ
ッタとコレクタの間に接続されている為、比較的速い電
圧変動に対しては、Ｑ４のエミッタ側に発生した電圧変
動がＣ３を介してＱ４のコレクタ側にも伝わる為、出力
端子２からは出力されず、安定した検波出力が得られる
。
ッタとコレクタの間に接続されている為、比較的速い電
圧変動に対しては、Ｑ４のエミッタ側に発生した電圧変
動がＣ３を介してＱ４のコレクタ側にも伝わる為、出力
端子２からは出力されず、安定した検波出力が得られる
。
以上の様に第２実施例においては入力部に共振回路を設
けた事により、入力される信号の所定の周波数を選択的
に検波する事ができる。
けた事により、入力される信号の所定の周波数を選択的
に検波する事ができる。
また、Ｑ３．Ｑ４にＰＮＰトランジスタを用いる様にし
た為、出力端子２より出力される検波出力をＧＮＤ電位
を基準とし、例えば入力が無い場合にはＤＣレベルがほ
ぼＯ［Ｖ］の検波出力が得られる様に設定する事が可能
となり、該検波出力を後段の回路で、例えばアナログデ
ィジタル変換等の処理を行う場合に該検波出力に対して
補正等を行う必要が無（、補正回路等を設けなくても良
くなる為、より構成を簡略化する事ができる様になる。
た為、出力端子２より出力される検波出力をＧＮＤ電位
を基準とし、例えば入力が無い場合にはＤＣレベルがほ
ぼＯ［Ｖ］の検波出力が得られる様に設定する事が可能
となり、該検波出力を後段の回路で、例えばアナログデ
ィジタル変換等の処理を行う場合に該検波出力に対して
補正等を行う必要が無（、補正回路等を設けなくても良
くなる為、より構成を簡略化する事ができる様になる。
更に、ピークホールド用のコンデンサＣ３をＱ４のエミ
ッタとコレクタとの間に設けた事により、出力端子４よ
り出力される検波出力の微少変動を除去する事ができる
様になる。
ッタとコレクタとの間に設けた事により、出力端子４よ
り出力される検波出力の微少変動を除去する事ができる
様になる。
以上、説明して来た様に本発明によれば、簡単な構成に
より、温度が変動しても入力される信号を安定して検波
し、また、微少変動の無い検波出力を得る事ができる検
波回路を提供する事ができる様になる。
より、温度が変動しても入力される信号を安定して検波
し、また、微少変動の無い検波出力を得る事ができる検
波回路を提供する事ができる様になる。
第１図は本発明の一実施例としての検波回路の回路構成
を示した図である。 第２図は本発明の他の実施例としての検波回路の回路構
成を示した図である。 第３図は従来より用いられている検波回路の回路構成を
示した図である。
を示した図である。 第２図は本発明の他の実施例としての検波回路の回路構
成を示した図である。 第３図は従来より用いられている検波回路の回路構成を
示した図である。
Claims (2)
- （１）入力信号のレベルを検出する回路であって、入力
信号のピークホールドを行うトランジスタを有し、該ト
ランジスタのコレクタ側に負荷抵抗を設置した事を特徴
とする検波回路。 - （２）入力信号のレベルを検出する回路であって、入力
信号のピークホールドを行うトランジスタを有し、該ト
ランジスタのコレクタ側に負荷抵抗を設置すると共に、
コレクタとエミッタ間にコンデンサを挿入配置した事を
特徴とする検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23193988A JPH0280972A (ja) | 1988-09-16 | 1988-09-16 | 検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23193988A JPH0280972A (ja) | 1988-09-16 | 1988-09-16 | 検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0280972A true JPH0280972A (ja) | 1990-03-22 |
Family
ID=16931430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23193988A Pending JPH0280972A (ja) | 1988-09-16 | 1988-09-16 | 検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0280972A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705658B2 (en) | 2006-12-13 | 2010-04-27 | Mitsubishi Electric Corporation | Wave detector circuit |
-
1988
- 1988-09-16 JP JP23193988A patent/JPH0280972A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705658B2 (en) | 2006-12-13 | 2010-04-27 | Mitsubishi Electric Corporation | Wave detector circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| US5103353A (en) | Low noise amplifier with short circuit protection for signals from magnetoresistive element | |
| JPH0280972A (ja) | 検波回路 | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US20020048110A1 (en) | Amplifier | |
| US6304401B1 (en) | Magnetic reproducing apparatus that limits distortion of an output signal with increased amplification | |
| US6114894A (en) | Optical recording/reproducing apparatus having 3T-component compensating circuit | |
| US6850378B2 (en) | Method and apparatus for providing quadrature biasing for coupled-pair circuits | |
| US7085088B2 (en) | Method of controlling reader amplifier gain variations of a HDD preamplifier, or the like | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JPH0112417Y2 (ja) | ||
| JP2000207858A (ja) | 磁気ディスク装置 | |
| JP2000195003A (ja) | Ｍｒ素子の信号増幅回路 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JPS58196614A (ja) | コントロ−ル信号の再生回路 | |
| JP2001189643A (ja) | 高入力インピーダンス回路、増幅回路、検出回路及びストレージ機器 | |
| JPH0323705A (ja) | イコライザ増幅回路 | |
| JPH11203612A (ja) | 増幅回路 | |
| JPH01211304A (ja) | コントロール信号用ヘッドアンプ | |
| US20010053036A1 (en) | Single ended preamplifier having improved noise characterestics | |
| JPH0935415A (ja) | トランジェント抑圧回路 | |
| JPH05107627A (ja) | カメラの磁気記録再生回路 | |
| KR960025431A (ko) | 광기록매체 재생시스템의 트랙 점프제어장치 | |
| JPS648954B2 (ja) |