JPH01211304A - コントロール信号用ヘッドアンプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ビデオテープからのコントロール信号を増幅
するコントロール信号用ヘッドアンプに関するもので、
特にコントロール信号を正確に検出することが出来るコ
ントロール信号用ヘッドアンプに関する。

（ロ）従来の技術 一般に、ビデオテープのコントロール（以下ＣＴＬと称
す）トラックにはデユーティ５０％から６０％程度のＣ
ＴＬ信号が記録詐れており、再生時前記ＣＴＬ信号は回
転ヘッド又はキヤプスタンの制御に使われている。とこ
ろが、最近前記ＣＴＬ信号のデユーティを所定の比に変
えてビデオテープの頭出し信号として利用するものが登
場している。前記頭出し信号は、ＶＴＲの記録開始時に
常に記録させることも可能であるし、又−旦記録された
ＣＴＬ信号の上に重畳して記録きせることも出来る。第
２図は、頭出し信号をＣＴＬ信号上に再記録する場合の
ＶＴＲを示す回路図で、まず第１のスイッチ（１）が図
示の側に切換わっていると、ＣＴＬヘッド（２）からの
ＣＴＬ信号が前記第１のスイッチ（１）を介してＣＴＬ
アンプ（３）及び正極性アンプ（４）に印加され、増幅
される。前記正極性アンプ（４）の出力信号は回転ヘッ
ド又はキヤプスタンの制御信号として使用される一方、
ゲートパルス発生回路（５）に印加される。すると、前
記ゲートパルス発生回路（５）からは、ＣＴＬ信号より
一定期間遅れて発生し、次のＣＴＬ信号の手前で終了す
るゲートパルスが発生する。前記ゲートパルスは、第２
のスイッチ（６）に印加され第２のスイッチ（６）が端
子（７）からの頭出し信号を入力すべき指令となる書き
込み命令によってオンになると、ゲートパルスが第２の
スイッチ（６）を介して第１のスイッチ（１）に印加さ
れ、スイッチ（１１）の可動端子を切換える。すると、
ゲートパルス発生回路（５）の出力信号に応じて動作す
る頭出し信号記録回路（８）からの頭出し信号が第１の
スイッチ（１）を介してＣＴＬヘッド（２）に印加され
、ＣＴＬトラックのＣＴＬ信号のデユーティを書き換え
る。従って、第２図の回路に依れば、ＣＴＬトラックの
所望の位置に頭出し信号を記録することが出来る。

尚、第２図の如き回路は、特公昭６０−４８８１１号公
報に記載されている。

（ハ）発明が解決しようとする課題 ところで、°第２図のＣＴＬヘッド（２）からのＣＴＬ
信号のレベルは、通常数ｍＶ程度であり、非常に微小な
信号である。その為、ＣＴＬアンプ（３）としては６０
ｄＢ程度の高い利得が必要となる。この状態で、第１の
スイッチ（１）としてバイポーラトランジスタを用いる
とベース電流が流気るので、オフセットが生じ出力に大
なるスイッチングノイズが発生してしまう。すると、前
記スイッチングノイズが、ＣＴＬ信号であると誤判別さ
れてしまう恐れがあった。その為、第１のスイッチ（１
）としては、通常ＭＯＳ型のトランジスタが用いられて
いた。ところが、第２図の他の回路は、全てバイポーラ
トランジスタで構成きれ１つの集積回路に内蔵されてい
る為、ヘッドアンプ全体を単一の集積回路で構成出来な
いという問題があった。

（ニ）課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、コントロー
ルヘッドからのコントロール信号を増幅する電流出力型
の増幅回路と、読み出し書き込みパルスに応じて前記増
幅回路にバイアスを供給するバイアス供給回路と、前記
増幅回路の出力端子に抵抗を介して電圧を印加する電源
とから成ることを特徴とする。

（＊）作用 本発明に依れば、バイポーラトランジスタで構成された
電流出力型の増幅回路の出力端子に抵抗を介して一定電
圧を加え、コントロール信号の再生時、前記増幅回路へ
のバイアスを供給するようにしているので、前記出力端
子の直流レベルを読み出し書き込みの切換動作に関わら
ず一定とすることが出来る。

（へ）実施例 第１図は、本発明の一実施例を示す回路図で、（９）は
ビデオテープ（図示せず）のＣＴＬトラックにＣＴＬ信
号を記録・再生するＣＴＬヘッド、（１０）及び（１１
）は、前記ＣＴＬヘッド（９）からのＣＴＬ信号がベー
スに印加諮れるトランジスタ、（１２）及び（１３）は
ベースに共通のバイアスが加えられ、エミッタにＣＴＬ
信号が印加きれるトランジスタ、（Ｕ）ば前記トランジ
スタ（１２〉及び（１３）からの入力電流の差電流を検
出する電流ミラー回路、り１５）は前記トランジスタ（
１０）　、　（１１）　、　（１２）、及び（１３）と
電流ミラー回路（１４）から成る増幅回路、（１６）は
前記増幅回路（１５）の出力端子、（１７）は前記出力
端子（１６）に抵抗（１８）を介して一定電圧を印加す
る電源、（１９）は前記出力端子（１６）からの入力信
号を増幅するオペアンプ、（毅）は抵抗（２１）及び（
２２）とコンデンサ（２３）から成る前記オペアンプ（
１９）の帰還回路、（２４）は前記オペアンプ（１９）
の出力信号を波形整形する波形整形回路、（２５）は前
記波形整形回路（２４）の出力信号に応じて３つのタイ
ミングパルスＰ、　、　Ｐ、及びＰ、を発生する第１タ
イミングパルス発生回路、（２６）は遅延回路（２７）
、アンドゲート（２８）及びオアゲート（２９）から成
り、第１タイミングパルスＰ＋に応じて２つの読み出し
書き込みパルスを発生する第２タイミングパルス発生回
路、（亜）は前記オアゲート（２９）の出力信号（第１
の読み出し書き込みパルス）に応じて、前記トランジス
タ（１２）及び（１３）にバイアスを供給するバイアス
供給回路、（３１）は前記アンドゲート（２８）の出力
信号（第２の読み出し書き込みパルス）に応じて前記オ
ペアンプ（１９）の利得を制御する利得制御手段、及び
（３２）は第１タイミングパルス発生回路（２５）から
の第２及び第３タイミングパルスＰ、及びＰ。

に応じて、ＣＴＬヘッド（９）に頭出し信号に相当する
ＣＴＬ信号を記録するＣＴＬ信号記録回路である。

まず、デユーティ５０％でＣＴＬ）ラックに記録された
ＣＴＬ信号を再生する場合について説明する。再生する
場合には第１タイミングパルス発生回路（２５）の動作
を停止きせる。すると、バイアス供給回路（亜）のトラ
ンジスタ（３３）がオフし、差動増幅回路（ハ）のトラ
ンジスタ（３５）がオフ、トランジスタ（３Ｇ）がオン
する。すると、前記トランジスタ（３６）のコレクタか
ら一定電圧がバイアスとして増幅回路（１５）のトラン
ジスタ（１２）及び（１３〉のベースに印加され、前記
増幅回路（１５）は動作状態となる。すると、ＣＴＬヘ
ッド（９）からのＣＴＬ信号がトランジスタ（１０）及
び（１１）のベースに印加され、その工・ミッタからそ
れぞれ抵抗（３７）及び（３８）を介してトランジスタ
（１２）及び（１３）のエミッタに印加される。その為
、前記トランジスタ（１２）及び（１３）のコレクタに
は前記ＣＴＬ信号に応じた電流が流れ、出力端子（１６
）には２つの電流の差電流が発生する。そして、前記差
電流即ち増幅されたＣＴＬ信号は、出力端子（１６）を
介してオペアンプ（１９）に印加され更に増幅されて出
力端子（３９）に導出される。前記出力端子（３９）に
導出されたＣＴＬ信号は、回転ヘッド又はキヤプスタン
の制御に使われる。

次に一旦デューティ５０％のＣＴＬ信号が第３図〈イ〉
の如く記録されたＣＴＬ　トラックに頭出し信号を記録
する場合について説明する。この場合、ＶＴＲの再生状
態で、視聴者からの命令により第１タイミングパルス発
生回路（２５）が動作を開始する。この時は、再生状態
であるから前記出力端子（３９）には第３図（ロ）の如
きデユーティ５０％のＣＴＬ信号が発生しており、波形
整形回路（２４）に印加されている。前記波形整形回路
（２４）の出力端には第３図（ハ）の如き出力信号が発
生し、第１タイミングパルス発生回路（２５）に印加さ
れる。すると、前記第１タイミングパルス発生回路（２
５）から３つのタイミングパルスＰ、　、　Ｐよ及びＰ
、が発生し、第３図（＝）の信号より遅れて発生する第
１タイミングパルスＰ、（第３図（＊））が第２タイミ
ングパルス発生回路（２６）に印加される。すると、遅
延回路（２７）の出力端には第３図（＊）の如き出力信
号が発生し、アンドゲート（２８）及びオアゲート（２
９）の入力端には第３図（ニ）及び（ネ）の信号が印加
される。そして、前記オアゲート（２９）の出力端には
読み出し書き込みパルスに相当する第３図（へ）の信号
が発生しインバータ（４０）で反転された後、トランジ
スタ（３３）のベースに印加きれる。一方、ＣＴＬ信号
記録回路（３２）には、第１タイミングパルス発生回路
（２５）から頭出し信号の記録タイミングを定める為の
第３図（チ）の如き第２タイミングパルスＰ、と記録す
べきＣＴＬ信号のデユーティを定める為の極性反転用の
第３図（す）の如き第３タイミングパルスＰ、とが印加
される。第３図（へ）の期間Ｔ１は、ＣＴＬ信号の読み
出し期間となり、期間Ｔ、中はトランジスタ（３３）が
オフする。すると、差動増幅回路（ハ）のトランジスタ
（３５）がオフ、トランジスタ（３６）がオンするので
、前記トランジスタ（１２）及び（１３）のベースにバ
イアスが加えられ増幅回路（１５）は動作状態となる。

この為、ＣＴＬへ・Ｚド（９）からのＣＴＬ信号が増幅
回路（１５）で増幅きれ出力端子（１６）を介してオペ
アンプ（１９）に印加される。この時、出力端子（１６
）の直流電位は、増幅回路（１５）の出力に依っては定
まらず、電源（１７）の電圧に規定される。そして、増
幅きれたＣＴＬ信号が出力端子（３９）に導出される。

次に第３図（へ）の期間Ｔ、は、頭出し信号の書き込み
期間となり、期間Ｔ、中はトランジスタ（３３）がオン
する。すると、差動増幅回路（限）のトランジスタ（３
５）がオン、トランジスタ（３６）がオフするので、前
記トランジスタ（１２）及び（１３）にバイアスが加え
られなくなり、増幅回路（１５）は不動作状態となる。

この為、ＣＴＬヘッド（９〉及びＣＴＬ信号記録回路（
３２）からの信号は、増幅回路（１５）の出力端子（１
６）に伝わらなくなり、前記出力端子（１６）の直流電
位は電源（１７）の電圧に規定きれる。従って、前記出
力端子（１６）の直流電位は、ＣＴＬ信号の読み出し期
間Ｔ１、頭出し信号の書き込み期間Ｔ、に関わらず常に
一定とすることが出来る０頭出し信号の書き込みは、Ｃ
ＴＬ信号記録回路り３２）によって行なわれる。前記Ｃ
ＴＬ信号記録回路（３２）は、第３図（チ）の第２タイ
ミングパルスＰ、の立ち上がりに応じてＣＴＬトラック
がＮ極となるような記録電流をＣＴＬヘッド（９）に供
給する。そして、第３図（す）の第３タイミングパルス
Ｐ、の立ち下がり以降、前記ＣＴＬトラックがＳ極とな
るような記録電流がＣＴＬヘッド（９）に供給詐れる。

その為、前記ＣＴＬトラックは、第３図（ス）の如き磁
化パターンとなる。

従って、第１図の回路に依ればＣＴＬ信号をスイッチン
グノイズの影響を受けずに正確に検出することが出来る
とともに頭出し信号を再記録することが出来る。

ところで、前述の実施例においては増幅回路（１５）の
オフセット電流が零の場合について説明したが、実際に
はトランジスタ（１２）及び（１３）のベースに等しい
電圧を加えても等しい電流が流れない。

つまり、増幅回路（１５）が動作している時の出力端子
（１６）の直流レベルと、不動作の時の前記出力端子（
１６）の直流レベルとが異なってしまう。そして、その
変化分が、オペアンプ（１９）で増幅されると再生ＣＴ
Ｌ信号がレベルシフトきれ、極端な場合ＣＴＬ信号の検
出が出来なくなる可能性がある。そこで、本発明に依れ
ば前記オペアンプ（１９）を可変利得型で構成し、増幅
回路（１５）の動作開始直後の利得は小とし、ＣＴＬ信
号の読み出し期間は、その利得を大としている。そうす
れば、オフセット電流に起因する変化分は、ＣＴＬ信号
のレベルに比べ相対的に無視し得る大きさとなり、見掛
は上レベルシフトをほぼ零とすることが出来る。その様
子を第３図（ル）を参照しながら説明する。今、第１図
の増幅回路（１５）がバイアス状態で、トランジスタ（
１２）のコレクタ電流に比ベトランジスタ（１３）のコ
レクタ電流が大であるとする。

すると、前記増幅回路（１５）の出力端子（１６）に現
われるＣＴＬ信号は、第３図（ル）の如くなり、記録さ
れたＣＴＬ信号の読み出し期間ＴＩの直流レベルは、頭
出し信号の書き込み期間Ｔ、の直流レベルに比べて小と
なってしまう。頭出し信号の再書き込み時、第３図（ニ
）の第１タイミングパルスＰ８が第２タイミングパルス
発生回路（２６）に印加されると、アンドゲート（２８
）の出力端には第３図（ト）の如き出力信号が発生し、
インバータ（４１）を介してトランジスタ（４２）のベ
ースに印加される。すると、第３図（ト）の期間Ｔ、で
は、トランジスタ（４３）及び（４４）がオンし、コン
デンサ（２３）の一端は電源（１７〉に接続される。こ
の時のオペアンプ（１９）の利得Ｇ、は となり、利得Ｇ、は通常５０〜６０ｄＢ程度に設定され
る。従って、ＣＴＬ信号を非常に大なるレベルで増幅出
来る。

次に第３°図（））の期間Ｔ、では、トランジスタ（４
３）及び（４４）がオフし、コンデンサ（２３）の一端
は開放状態となりオペアンプ（１９）の利得Ｇ、はＧ、
−１・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・（２）となり、時刻ｔ１及びｔ、
における直流のレベルシフトに起因する変化分をそのま
まの大きさで通過させることが出来る。

その結果、オペアンプ（１９）の出力端には第３図（オ
）の如くレベルシフトのない大レベル間増幅すれたＣＴ
Ｌ信号が得られる。

尚、第１図の実施例においては、利得制御手段（３１）
の切換えタイミング（第３図（）））を第３図（へ）の
信号に比べ狭くしたので、回路のバラツキに対して安定
になっているが、理想的な回路の場合には第３図（ト）
の信号を第３図（へ）の信号と同一にしても良い。

（ト）発明の効果 以上述べた如く、本発明に依ればＣＴＬ信号を増幅する
増幅回路の出力端子の直流レベルをＣＴＬ信号の読み出
し時、書き込み時に関わらず常に一部レベルとすること
が出来る。その為、ＣＴＬ信号を誤検出すること無く正
確に検出することが出来る。又、本発明に依れば、記録
と再生の切換動作を前記増幅回路にバイアスを加えるか
否かに応じて行なっているので、ＭＯＳトランジスタの
スイッチを必要とせず切換手段を全てバイポーラトラン
ジスタで構成出来る。

更に本発明に依れば増幅回路の後段に可変利得増幅回路
を設け、前記増幅回路の動作開始時及び動作停止時は、
前記可変利得増幅回路の利得を小に設定しているので、
オフセットを有する増幅回路を用いたとしても出力信号
の直流レベル変動を防止することが出来、ＣＴＬ信号の
誤判別を防止することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のコントロール信号用ヘッドアンプを示す回路図及び
第３図は第１図の説明に供する為の波形図である。 （９）・・・ＣＴＬヘッド、　（１０）乃至（１３）・
・・トランジスタ、　（旦）・・・電流ミラー回路、　
（１５）・・・増幅回路、　（１６）・・・出力端子、
　（１７）・・・電源、　（１８）・・・抵抗、　（１
９）・・・オペアンプ、　（憩）・・・帰還回路、　（
２４）・・・波形整形回路、　（２５）・・・第１タイ
ミングパルス発生回路、（２６）・・・第２タイミング
パルス発生回路、　（他）・・・バイアス供給回路、　
（３１）・・・利得制御手段、　（３２）・・・ＣＴＬ
信号記録回路。

Claims (6)

【特許請求の範囲】
1. （１）ビデオテープからのコントロール信号を検出する
   コントロールヘッドと、該コントロールヘッドからのコ
   ントロール信号を増幅する電流出力型の増幅回路と、読
   み出し書き込みパルスに応じて前記増幅回路にバイアス
   を供給するバイアス供給回路と、前記増幅回路の出力端
   子に抵抗を介して電圧を印加する電源とから成り、コン
   トロール信号の再生時、前記出力端子から直流レベルが
   一定のコントロール信号を得るようにしたことを特徴と
   するコントロール信号用ヘッドアンプ。
2. （２）前記増幅回路の出力端子からの信号に応じて、所
   定のデューティを有する読み出し書き込みパルスを発生
   する読み出し書き込みパルス発生回路を設けたことを特
   徴とする請求項第１項記載のコントロール信号用ヘッド
   アンプ。
3. （３）前記増幅回路は、コントロールヘッドからのコン
   トロール信号を電流に変換する変換手段と、該変換手段
   の２つの出力電流の差を検出する差電流検出回路とから
   成ることを特徴とする請求項第１項記載のコントロール
   信号用ヘッドアンプ。
4. （４）請求項第１項において、前記増幅回路の出力端子
   からの信号を増幅する可変利得増幅回路を設け、前記可
   変利得増幅回路の利得を読み出し書き込みパルスに応じ
   て切換えるようにしたことを特徴とする請求項第１項記
   載のコントロール信号用ヘッドアンプ。
5. （５）前記可変利得増幅回路は、オペアンプと、帰還量
   が読み出し書き込みパルスに応じて変化する帰還回路と
   から成ることを特徴とする請求項第４項記載のコントロ
   ール信号用ヘッドアンプ。
6. （６）ビデオテープからのコントロール信号を検出する
   コントロールヘッドと、該コントロールヘッドからのコ
   ントロール信号を増幅する電流出力型の増幅回路と、該
   増幅回路の出力端子に抵抗を介して電圧を印加する電源
   と、前記増幅回路の出力端子からの信号を増幅する可変
   利得増幅回路と、該可変利得増幅回路の出力信号を波形
   整形する波形整形回路と、該波形整形回路の出力信号に
   応じてタイミングの異なる２つの読み出し書き込みパル
   スを発生するタイミングパルス発生回路と、該タイミン
   グパルス発生回路からの第１の読み出し書き込みパルス
   に応じて前記増幅回路にバイアスを供給するバイアス供
   給回路と、前記タイミングパルス発生回路からの第２の
   読み出し書き込みパルスに応じて前記可変利得増幅回路
   の利得を制御する利得制御手段とから成ることを特徴と
   するコントロール信号用ヘッドアンプ。