JPS59135685A - パルス駆動検出用センス回路 - Google Patents
パルス駆動検出用センス回路Info
- Publication number
- JPS59135685A JPS59135685A JP58008720A JP872083A JPS59135685A JP S59135685 A JPS59135685 A JP S59135685A JP 58008720 A JP58008720 A JP 58008720A JP 872083 A JP872083 A JP 872083A JP S59135685 A JPS59135685 A JP S59135685A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- pulse
- signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は円筒磁区（バブル）を用いたメモリ素子におけ
る、バブルの存在の有無を判定する検出器の出力信号を
処理する回路に係わるものである。
る、バブルの存在の有無を判定する検出器の出力信号を
処理する回路に係わるものである。
バブルメモリ素子において、０．５〜４μｍ径のバブル
は第１図に示す形状のパーマロイ素片１を用いた転送路
などに、面内に回転する４０〜６００ｅの磁界を加えて
移動させる。バブルを安定に存在させるためには、バブ
ルが存在する磁性膜面と垂直に１００〜６０００ｅの直
流磁界（バイアス磁界）が必要である。バブルが存在す
る状態を１１”、存在しない状態を６０”として情報の
記憶を行う。このメモリ素子は、たとえば１９７６年に
発行されたＩＥＥＥ ＴＲＡＮ８ＡＣＴＩＯＮ８
ＯＮＭＡＧＥＮＥＴＩＣ８，第１２巻、第６号、第６１
４頁〜第６１７頁にその構成が示されている。
は第１図に示す形状のパーマロイ素片１を用いた転送路
などに、面内に回転する４０〜６００ｅの磁界を加えて
移動させる。バブルを安定に存在させるためには、バブ
ルが存在する磁性膜面と垂直に１００〜６０００ｅの直
流磁界（バイアス磁界）が必要である。バブルが存在す
る状態を１１”、存在しない状態を６０”として情報の
記憶を行う。このメモリ素子は、たとえば１９７６年に
発行されたＩＥＥＥ ＴＲＡＮ８ＡＣＴＩＯＮ８
ＯＮＭＡＧＥＮＥＴＩＣ８，第１２巻、第６号、第６１
４頁〜第６１７頁にその構成が示されている。
この形式のメモリ素子において、第１図に示すごとく検
出器はシェブロン型転送路を複数個、バブルが転送する
方向と直交する方向に並べた拡大器２、およびシェブロ
ン転送路を横方向に並べ、これを電気的に接続した検出
線３．４から構成されている。転送路１から回転磁界５
によシ駆動され進んできたバブルは拡大器２により、転
送方向と直交する方向に広げられる。この広げられたバ
ブルは、検出線３，４を通過するときに、検出線３．４
の磁化状態を変える。検出線３．４は転送路と同じくパ
ーマロイによって構成されているので、パーマロイの磁
気抵抗効果により、検出線３゜４の抵抗値が変化する。
出器はシェブロン型転送路を複数個、バブルが転送する
方向と直交する方向に並べた拡大器２、およびシェブロ
ン転送路を横方向に並べ、これを電気的に接続した検出
線３．４から構成されている。転送路１から回転磁界５
によシ駆動され進んできたバブルは拡大器２により、転
送方向と直交する方向に広げられる。この広げられたバ
ブルは、検出線３，４を通過するときに、検出線３．４
の磁化状態を変える。検出線３．４は転送路と同じくパ
ーマロイによって構成されているので、パーマロイの磁
気抵抗効果により、検出線３゜４の抵抗値が変化する。
この変化は、第２図に示すごとく、検出線３．４に直流
定電流源６．７を接続して定電流を印加することにより
、検出線３゜４の両端の電圧変化信号として取り出すこ
とができる。検出線の抵抗値は、バブルを駆動する回転
磁界によって変化する成分を持つので、検出線３゜４の
信号には、回転磁界に同期し、回転磁界周波数の２倍の
周期で変化する雑音が含まれる。また、検出線３．４と
センス回路とを接続する配線８゜９上には、回転磁界を
発生するコイルから静電誘導および電磁誘導雑音を受け
る。これらの雑音を除去するため、検出線３，４の信号
を差動アンプ１０に入力し、両者の差を取り出し、かつ
１０〜１００倍程度増幅する。
定電流源６．７を接続して定電流を印加することにより
、検出線３゜４の両端の電圧変化信号として取り出すこ
とができる。検出線の抵抗値は、バブルを駆動する回転
磁界によって変化する成分を持つので、検出線３゜４の
信号には、回転磁界に同期し、回転磁界周波数の２倍の
周期で変化する雑音が含まれる。また、検出線３．４と
センス回路とを接続する配線８゜９上には、回転磁界を
発生するコイルから静電誘導および電磁誘導雑音を受け
る。これらの雑音を除去するため、検出線３，４の信号
を差動アンプ１０に入力し、両者の差を取り出し、かつ
１０〜１００倍程度増幅する。
第１図において、転送路上でバブルの存在しうる位置は
１ビツトずつの間隔を持っているので、検出線３，４に
拡大したバブルが同時に存在することはない。従ってプ
リアンプ１０の出力は第３図に示すごとくバブルが存在
する場合は１２、存在しない場合には１３に示す波形の
信号を得る。
１ビツトずつの間隔を持っているので、検出線３，４に
拡大したバブルが同時に存在することはない。従ってプ
リアンプ１０の出力は第３図に示すごとくバブルが存在
する場合は１２、存在しない場合には１３に示す波形の
信号を得る。
この信号をコンパレータ１１に入力し、リードストロー
ブパルス（Ｒ８ＴＢ）、１４の位相において、スレシホ
ールドレベル（ＶＴＲ） １５ ｊ 、Ｃ犬カ小かを判
定する。
ブパルス（Ｒ８ＴＢ）、１４の位相において、スレシホ
ールドレベル（ＶＴＲ） １５ ｊ 、Ｃ犬カ小かを判
定する。
検出信号はできるだけ大きい方が、第２図に示すセンス
回路の設計、調整などが容易にできる。
回路の設計、調整などが容易にできる。
検出信号を大きくするには、検出線の横方向の長さを大
きくするか加える＠流電流を大きくする必要がある。前
者の方法では、拡大器２の段数も増加させる必要がある
ため、検出器全体の形状が大きくなる。従ってチップの
形状を大きくする欠点を持つ。後者の方法では、検出線
３，４の消費電力が大きくなり、温度上昇のため検出信
号が小さくなる。
きくするか加える＠流電流を大きくする必要がある。前
者の方法では、拡大器２の段数も増加させる必要がある
ため、検出器全体の形状が大きくなる。従ってチップの
形状を大きくする欠点を持つ。後者の方法では、検出線
３，４の消費電力が大きくなり、温度上昇のため検出信
号が小さくなる。
第４図に検出線電流と検出信号の振幅（第３図の１２と
１３の信号の差の最大値）との関係の一例を示す。この
検出器では、電流が３ｍＡ程度までは検出信号の振幅は
電流に比例して増加するが、３ｍＡを越えると増力ロ率
が減り、６ｍＡ以上では飽和し、８ｍＡ以上で減少し始
め、１０．５ｍＡ以上では振幅がＯとなる。
１３の信号の差の最大値）との関係の一例を示す。この
検出器では、電流が３ｍＡ程度までは検出信号の振幅は
電流に比例して増加するが、３ｍＡを越えると増力ロ率
が減り、６ｍＡ以上では飽和し、８ｍＡ以上で減少し始
め、１０．５ｍＡ以上では振幅がＯとなる。
以上の問題を解決するには、検出線にパルス電流を加え
て、温度上昇を減じかつ検出出力を太きくすればよい。
て、温度上昇を減じかつ検出出力を太きくすればよい。
この方法および結果については、特開昭４８−１３０３
９ 「円形磁区検出方式」、およびＡ Ｉ Ｐ Ｃｏ
ｎｆｅｒｅｎｃｅ ｐｒｏｃｅｅｄｉｎｇｓ Ａ２
４（１９７４）ｐ、５４７ に述べられている。すな
わち、検出線に加える電流パルスのデユーティを、ａ％
とすれば、検出線の消費電力および温度上昇もａ％とす
ることができる。従って第４図に示した、検出線の温度
上昇による検出信号振幅の飽和現象をとり除くことがで
きる。すなわち第５図に示すごとく、直流の場合と比較
して大きな電流振幅を加え、大きな検出信号振幅を得る
ことができる。この図には、ａが１００（＠流）、５０
゜２５．１０の場合の電流振幅と検出信号振幅の関係を
示した。
９ 「円形磁区検出方式」、およびＡ Ｉ Ｐ Ｃｏ
ｎｆｅｒｅｎｃｅ ｐｒｏｃｅｅｄｉｎｇｓ Ａ２
４（１９７４）ｐ、５４７ に述べられている。すな
わち、検出線に加える電流パルスのデユーティを、ａ％
とすれば、検出線の消費電力および温度上昇もａ％とす
ることができる。従って第４図に示した、検出線の温度
上昇による検出信号振幅の飽和現象をとり除くことがで
きる。すなわち第５図に示すごとく、直流の場合と比較
して大きな電流振幅を加え、大きな検出信号振幅を得る
ことができる。この図には、ａが１００（＠流）、５０
゜２５．１０の場合の電流振幅と検出信号振幅の関係を
示した。
検出線電流をパルス駆動するには、第６図に示すごとく
、定電流パルス源１２．１３をそれぞれ検出線３，４に
接続すればよい。ところが直流の場合と同様に差動アン
プ１０を接続して検出線３および検出線４に生じる電圧
の差をとり増幅した出力１４は、第７図に示す波形とな
る。１５が０”に対応する出力であり、１６が１”に対
応する出力である。ビーク１７はパルス電流の立ち上が
りに生じる。このピークは、差動アンプ１０の同相信号
除去比が、３．４の両端に生じるパルス電圧の立ち上が
りにおいて良くないために生じる。すなわち、数ｍＶの
検出信号電圧に対して、同相パルス信号は１０■（検出
線抵抗１にΩ、パルス電流振幅１０ｍＡ）、ｂるので、
同相信号除去比は、７０〜８０ｄＢ必要である。この値
は通常の差動アンプの有する機能であるが、１０Ｖのパ
ルス電圧が加わった直後には、このパルス電圧の過渡応
答が生じるため、第７図に示すごとくＳＮ比のきわめて
良くない信号となる。
、定電流パルス源１２．１３をそれぞれ検出線３，４に
接続すればよい。ところが直流の場合と同様に差動アン
プ１０を接続して検出線３および検出線４に生じる電圧
の差をとり増幅した出力１４は、第７図に示す波形とな
る。１５が０”に対応する出力であり、１６が１”に対
応する出力である。ビーク１７はパルス電流の立ち上が
りに生じる。このピークは、差動アンプ１０の同相信号
除去比が、３．４の両端に生じるパルス電圧の立ち上が
りにおいて良くないために生じる。すなわち、数ｍＶの
検出信号電圧に対して、同相パルス信号は１０■（検出
線抵抗１にΩ、パルス電流振幅１０ｍＡ）、ｂるので、
同相信号除去比は、７０〜８０ｄＢ必要である。この値
は通常の差動アンプの有する機能であるが、１０Ｖのパ
ルス電圧が加わった直後には、このパルス電圧の過渡応
答が生じるため、第７図に示すごとくＳＮ比のきわめて
良くない信号となる。
発明者らが前に提案した例えば特願昭５７−１０６９４
４に述べた、第８図のレベルクランプ回路を用いれば、
差動アンプ１０に加わるパルス電圧振幅を低減できる。
４に述べた、第８図のレベルクランプ回路を用いれば、
差動アンプ１０に加わるパルス電圧振幅を低減できる。
検出線３．４の片側に負電源２３を接続し、トランジス
タ２５．２６および抵抗２８．２９からなるレベルクラ
ンプ回路を付加する。この回路により、第９図に示すご
とく、差動アンプの入力パルス電圧振幅をＲｄＪｄから
Ｅ ｉ ＝ＲｄＩｄ−（Ｅ、＋Ｅｓ） に低減できる
。ただし、Ｉ（、ｄは検出線の抵抗値、■ｄはパルス電
圧振幅、Ｅｌは負電源２３の電源電圧の絶対値、ＥＳは
トランジスタ２５．２６のベース−エミッタ間電圧であ
る。Ｅｉの値が０．２Ｖ〜１．０Ｖ程度になるように、
Ｅｌの電圧を選べば、差動アンプの過渡応答を低減し、
第１０図のごとく過渡応答を低減できる。
タ２５．２６および抵抗２８．２９からなるレベルクラ
ンプ回路を付加する。この回路により、第９図に示すご
とく、差動アンプの入力パルス電圧振幅をＲｄＪｄから
Ｅ ｉ ＝ＲｄＩｄ−（Ｅ、＋Ｅｓ） に低減できる
。ただし、Ｉ（、ｄは検出線の抵抗値、■ｄはパルス電
圧振幅、Ｅｌは負電源２３の電源電圧の絶対値、ＥＳは
トランジスタ２５．２６のベース−エミッタ間電圧であ
る。Ｅｉの値が０．２Ｖ〜１．０Ｖ程度になるように、
Ｅｌの電圧を選べば、差動アンプの過渡応答を低減し、
第１０図のごとく過渡応答を低減できる。
ところが、検出線３，４の抵抗値に差があると、３．４
０両端に発生するパルス電圧振幅は一致しない。第８図
の回路により一定の電圧だけレベルクランプすると、差
動アンプの入力端子１０−１と１０−２に加わるパルス
電圧振幅に差が生じる。
０両端に発生するパルス電圧振幅は一致しない。第８図
の回路により一定の電圧だけレベルクランプすると、差
動アンプの入力端子１０−１と１０−２に加わるパルス
電圧振幅に差が生じる。
たとえば検出線３．４の平均値を１にΩ、相対誤差を０
．５％とすると、検出線３．４の抵抗値は５Ωとなる。
．５％とすると、検出線３．４の抵抗値は５Ωとなる。
１０ｍＡｍ幅のパルス電流を加えると、５０ｍＶの振幅
電圧の差が生じる。差動アンプ１０の利得にも依存する
が、この差が２０〜３０ｍＶあると差動アンプ１０の飽
和が生じる。たとえ飽和が生じないとしても、差動アン
プ１０の出力の直流レベルの変動が生じる。すなわち第
１０図に示すごと（、＠Ｏｊｌに対応する１５および°
′１”に対応する１６のレベルが、検出線３．４の差に
より Ｃａ） 、 （ｂ） 、 （Ｃ）のごとく変化す
る。この変化があると、コンパレータ１１におけるｕＯ
＃と”１”の判定に支障をきたす。従ってこの血流レベ
ルの変動はできるだけ小さくする必要がある。
電圧の差が生じる。差動アンプ１０の利得にも依存する
が、この差が２０〜３０ｍＶあると差動アンプ１０の飽
和が生じる。たとえ飽和が生じないとしても、差動アン
プ１０の出力の直流レベルの変動が生じる。すなわち第
１０図に示すごと（、＠Ｏｊｌに対応する１５および°
′１”に対応する１６のレベルが、検出線３．４の差に
より Ｃａ） 、 （ｂ） 、 （Ｃ）のごとく変化す
る。この変化があると、コンパレータ１１におけるｕＯ
＃と”１”の判定に支障をきたす。従ってこの血流レベ
ルの変動はできるだけ小さくする必要がある。
本発明の目的は、上述の検出線３，４の抵抗値の差に起
因する、パルス駆動センス回路における、差動アンプの
飽和および出力信号の直流レベル変動を防止Ｌ７、安定
な動作が可能なセンス回路を提供することにある。
因する、パルス駆動センス回路における、差動アンプの
飽和および出力信号の直流レベル変動を防止Ｌ７、安定
な動作が可能なセンス回路を提供することにある。
上記目的を達成するための本発明の構成は、バブルメモ
リ検出器と増幅および信号比較回路との間にレベルクラ
ンプ回路と直流再生回路とを設けたことにある。以下実
施例によりその詳細を説明する。
リ検出器と増幅および信号比較回路との間にレベルクラ
ンプ回路と直流再生回路とを設けたことにある。以下実
施例によりその詳細を説明する。
第１１図は本発明の一実施例としてのパルス駆動検出用
センス回路図である。図において、第８図の回路に、結
合コンデンサ３０．３１およびトランジスタ３２．３３
および抵抗３４．３５より構成する、直流再生回路を付
加した第１１図の回路を用いて検出信号の出力レベル変
動を低減した。
センス回路図である。図において、第８図の回路に、結
合コンデンサ３０．３１およびトランジスタ３２．３３
および抵抗３４．３５より構成する、直流再生回路を付
加した第１１図の回路を用いて検出信号の出力レベル変
動を低減した。
トランジスタ３２．３３のベースには、直流再生制御信
号３６を供給する。この回路においては、トランジスタ
２５．２６のエミッタに得られる出力の直流レベルをコ
ンデンサ３０．３１で取り除キ、トランジスタ３２．３
３によす、コンデンサ結合としたことによる、パルス電
圧に起因する過渡応答を減じる。実際の動作を第１２図
により以下説明する。
号３６を供給する。この回路においては、トランジスタ
２５．２６のエミッタに得られる出力の直流レベルをコ
ンデンサ３０．３１で取り除キ、トランジスタ３２．３
３によす、コンデンサ結合としたことによる、パルス電
圧に起因する過渡応答を減じる。実際の動作を第１２図
により以下説明する。
検出線にパルス電流を加える時に、トランジスタ２５の
エミッタ電圧３６に、約１ｖの振幅のパルス電圧が発生
するように電源２３の電圧を設定する。この電圧は結合
コンデンサ３０とトランク（９） スタ３２に加わる。トランジスタ３２のベースには、直
流再生制御パルス３６を加えている。パルス電流の立ち
上がり時には、トランジスタ３２がＯＮで６す、）ラン
ジスタのコレクタ＝エミッタ間のインピーダンスが低い
ので、トランジスタ３２を通してコンデンサ３０が充電
される。トランジスタ２５．２６のエミッタ電圧Ｅｅの
変化を式（１）で近似できるとする。
エミッタ電圧３６に、約１ｖの振幅のパルス電圧が発生
するように電源２３の電圧を設定する。この電圧は結合
コンデンサ３０とトランク（９） スタ３２に加わる。トランジスタ３２のベースには、直
流再生制御パルス３６を加えている。パルス電流の立ち
上がり時には、トランジスタ３２がＯＮで６す、）ラン
ジスタのコレクタ＝エミッタ間のインピーダンスが低い
ので、トランジスタ３２を通してコンデンサ３０が充電
される。トランジスタ２５．２６のエミッタ電圧Ｅｅの
変化を式（１）で近似できるとする。
Ｅｅ＝ｋ ｔ ・・・・・・・・・・・・ （１）
ただしｋの値は、１０７Ｖ／Ｓ程度の値をとる。
ただしｋの値は、１０７Ｖ／Ｓ程度の値をとる。
（ＩＶの変化が１００ｎＳで生じる。）この電圧変化に
対してコンデンサ３０．３１を流れる電流Ｉｃは式（２
）で与えられる。
対してコンデンサ３０．３１を流れる電流Ｉｃは式（２
）で与えられる。
Ｃの値を２０００ｐＦ とすると、ＩＣの値は２０ｍＡ
となる。トランジスタ３２．３３のコレクタ＝エミッタ
間の抵抗成分は１００程度あるので２００ｍＶ程度の電
圧変化を生じることになる。コンデンサ３０．３１の充
電に要する時間τは、両端が（１０） １Ｖになるまでの時間として、式（３）で与えられる。
となる。トランジスタ３２．３３のコレクタ＝エミッタ
間の抵抗成分は１００程度あるので２００ｍＶ程度の電
圧変化を生じることになる。コンデンサ３０．３１の充
電に要する時間τは、両端が（１０） １Ｖになるまでの時間として、式（３）で与えられる。
従って充電に要する時間は１００ｎＳ程度となる。
以上の検討結果は実測値とよい一致を見た。第１３図に
示した。トランジスタ３２．３３のコレクタ電圧は、振
幅２００ｍＶ、幅１００ｎＳ程度のパルス電圧となった
。検出線３と４の両端のパルス電圧振幅に差があると、
トランジスタ３２と３３のコレクタ電圧振幅に差が生じ
る。検出線両端の電圧振幅ＩＶが２００ｍＶに低減でき
たので、差も２０％に低減できる。また、このピーク電
圧の幅は１００ｎｓ程度であるから、１５０ｎｓ以上た
った後では、トランジスタ３２と３３のコレクタ電圧の
差は±１〜２ｍＶ程度におさえることができる。従って
差動アンプの利得を２０倍とすれば、差動アンプ出力に
おけるレベル変動を±２０〜４０ｍＶにおさえることが
できる。この程度のレベル変動ニオサエレハ、スレシホ
ールドレベルの調整はきわめて容易になる。この調整を
不要と（１１） するには、特願昭５７−１１８５５４に示された、スレ
シホールドレベルの自動設定回路を用いればよい。
示した。トランジスタ３２．３３のコレクタ電圧は、振
幅２００ｍＶ、幅１００ｎＳ程度のパルス電圧となった
。検出線３と４の両端のパルス電圧振幅に差があると、
トランジスタ３２と３３のコレクタ電圧振幅に差が生じ
る。検出線両端の電圧振幅ＩＶが２００ｍＶに低減でき
たので、差も２０％に低減できる。また、このピーク電
圧の幅は１００ｎｓ程度であるから、１５０ｎｓ以上た
った後では、トランジスタ３２と３３のコレクタ電圧の
差は±１〜２ｍＶ程度におさえることができる。従って
差動アンプの利得を２０倍とすれば、差動アンプ出力に
おけるレベル変動を±２０〜４０ｍＶにおさえることが
できる。この程度のレベル変動ニオサエレハ、スレシホ
ールドレベルの調整はきわめて容易になる。この調整を
不要と（１１） するには、特願昭５７−１１８５５４に示された、スレ
シホールドレベルの自動設定回路を用いればよい。
〔発明の効果〕
以上のごとく、本発明により、パルス電圧立ち上がりに
おける、差動アンプ入力の直流レベル変動に起因する差
動アンプの飽和を防止し、安定なパルス駆動センス回路
を実現できる。
おける、差動アンプ入力の直流レベル変動に起因する差
動アンプの飽和を防止し、安定なパルス駆動センス回路
を実現できる。
第１図はバブルメモリチップの検出器を示す図、第２図
は従来のセンス回路を示す図、第３図は検出器の出力信
号を示す図、第４図は直流駆動における検出線電流と検
出信号振幅の関係を示す図、第５図はパルス駆動におけ
る検出信号振幅と検出線電流の関係を示す図、第６図は
パルス駆動センス回路を示す図、第７図はパルス駆動セ
ンス回路の差動アンプの出力波形を示す図、第８図はレ
ベルクランプ回路を含むパルス駆動センス回路を示す図
、第９図は第８図の回路におけるレベルクランプの動作
を示す図、第１０図は第８図の差動ア（１２） ンプ出力におけるレベル変動を示す図、第１１図は本発
明の一実施例としての直流再生回路を含むパルス駆動セ
ンス回路を示す図、第１２図は第１１図の回路の動作を
示す図である。 ３．４・・・検出線、１２．１３・・・パルス電流駆動
回路、２５．２６・・・レベルクランプ用トランジスタ
、３０．３１・・・結合コンデンサ、３３．３４・・・
直流再生用スイッチングトランジスタ。 代理人 弁理士 高橋明夫 第 １ 図 第 Ｚ 図 乙 葛づ図 ７４−一旦一一一一 第４図 枝東線電胤−刀） 而 ５ 図 ■ ６ 図 ｆＪｔｏ 図 第 １１ 図 （伏） ＜ｂ） （Ｏ 第 １１ 図 （ス） 第１Ｚ図
は従来のセンス回路を示す図、第３図は検出器の出力信
号を示す図、第４図は直流駆動における検出線電流と検
出信号振幅の関係を示す図、第５図はパルス駆動におけ
る検出信号振幅と検出線電流の関係を示す図、第６図は
パルス駆動センス回路を示す図、第７図はパルス駆動セ
ンス回路の差動アンプの出力波形を示す図、第８図はレ
ベルクランプ回路を含むパルス駆動センス回路を示す図
、第９図は第８図の回路におけるレベルクランプの動作
を示す図、第１０図は第８図の差動ア（１２） ンプ出力におけるレベル変動を示す図、第１１図は本発
明の一実施例としての直流再生回路を含むパルス駆動セ
ンス回路を示す図、第１２図は第１１図の回路の動作を
示す図である。 ３．４・・・検出線、１２．１３・・・パルス電流駆動
回路、２５．２６・・・レベルクランプ用トランジスタ
、３０．３１・・・結合コンデンサ、３３．３４・・・
直流再生用スイッチングトランジスタ。 代理人 弁理士 高橋明夫 第 １ 図 第 Ｚ 図 乙 葛づ図 ７４−一旦一一一一 第４図 枝東線電胤−刀） 而 ５ 図 ■ ６ 図 ｆＪｔｏ 図 第 １１ 図 （伏） ＜ｂ） （Ｏ 第 １１ 図 （ス） 第１Ｚ図
Claims (1)
- １、バブルメモリ検出器にパルス電流を印加して検出信
号を処理するセンナ回路において、該検出器と増幅およ
び信号比較回路との間にレベルクランプ回路と直流再生
回路とを置くことを特徴とするパルス駆動検出用センス
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008720A JPS59135685A (ja) | 1983-01-24 | 1983-01-24 | パルス駆動検出用センス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58008720A JPS59135685A (ja) | 1983-01-24 | 1983-01-24 | パルス駆動検出用センス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135685A true JPS59135685A (ja) | 1984-08-03 |
Family
ID=11700778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58008720A Pending JPS59135685A (ja) | 1983-01-24 | 1983-01-24 | パルス駆動検出用センス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135685A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0652638A1 (en) * | 1993-10-29 | 1995-05-10 | Plessey Semiconductors Limited | DC restoration circuit |
| WO2020046782A1 (en) * | 2018-08-27 | 2020-03-05 | Sigmasense, Llc. | Drive sense circuit with drive-sense line |
| US11429226B2 (en) | 2018-08-27 | 2022-08-30 | Sigmasense, Llc. | Analog-digital drive sense circuit |
| US11513543B2 (en) | 2018-08-27 | 2022-11-29 | Sigmasense, Llc. | Impedance detect drive sense circuit |
| US11550426B2 (en) | 2018-08-27 | 2023-01-10 | Sigmasense, Llc. | Sensor monitoring system |
| US11635396B2 (en) | 2018-08-27 | 2023-04-25 | Sigmasense, Llc. | Sensing device with drive sense circuit and particle sensor and methods for use therewith |
| US11822358B2 (en) | 2018-08-27 | 2023-11-21 | Sigmasense, Llc. | Drive-sense circuit to determine effects of different electrical characteristics on load |
| US11914812B2 (en) | 2018-08-27 | 2024-02-27 | Sigmasense, Llc. | Current reference operative drive-sense circuit (DSC) |
-
1983
- 1983-01-24 JP JP58008720A patent/JPS59135685A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0652638A1 (en) * | 1993-10-29 | 1995-05-10 | Plessey Semiconductors Limited | DC restoration circuit |
| US5587681A (en) * | 1993-10-29 | 1996-12-24 | Plessey Semiconductors Limited | DC restoration circuit |
| WO2020046782A1 (en) * | 2018-08-27 | 2020-03-05 | Sigmasense, Llc. | Drive sense circuit with drive-sense line |
| US11099032B2 (en) | 2018-08-27 | 2021-08-24 | Sigmasense, Llc. | Drive sense circuit with drive-sense line |
| US11429226B2 (en) | 2018-08-27 | 2022-08-30 | Sigmasense, Llc. | Analog-digital drive sense circuit |
| US11513543B2 (en) | 2018-08-27 | 2022-11-29 | Sigmasense, Llc. | Impedance detect drive sense circuit |
| US11550426B2 (en) | 2018-08-27 | 2023-01-10 | Sigmasense, Llc. | Sensor monitoring system |
| US11561646B2 (en) | 2018-08-27 | 2023-01-24 | Sigmasense, Llc. | Analog drive sense circuit |
| US11635396B2 (en) | 2018-08-27 | 2023-04-25 | Sigmasense, Llc. | Sensing device with drive sense circuit and particle sensor and methods for use therewith |
| US11762499B2 (en) | 2018-08-27 | 2023-09-19 | Sigmasense, Llc. | Voltage detect drive sense circuit |
| US11822358B2 (en) | 2018-08-27 | 2023-11-21 | Sigmasense, Llc. | Drive-sense circuit to determine effects of different electrical characteristics on load |
| US11907471B2 (en) | 2018-08-27 | 2024-02-20 | Sigmasense, Llc. | Current detect drive sense circuit |
| US11914812B2 (en) | 2018-08-27 | 2024-02-27 | Sigmasense, Llc. | Current reference operative drive-sense circuit (DSC) |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574986B2 (ja) | デイスク記憶システム | |
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| JPH04102309U (ja) | 磁気抵抗ヘツド用低ノイズ前置増幅器 | |
| JPH0294103A (ja) | 磁気抵抗素子の保護回路 | |
| US5534818A (en) | Preamplifier noise filtering circuit | |
| JPS59135685A (ja) | パルス駆動検出用センス回路 | |
| US5724201A (en) | Method and apparatus for reducing transition time for a magnetic head to switch from a write made to a read mode by reducing a maximum current value at different rates | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US5381277A (en) | Method and apparatus for decreasing a transition time of a read head from a write mode to a read mode | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| JPH11203611A (ja) | 増幅回路 | |
| US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
| JPS58224495A (ja) | パルス駆動センス回路 | |
| US4538242A (en) | Signal processing circuit for magnetic bubble memory devices | |
| JP2506971B2 (ja) | 磁気再生回路 | |
| US6707623B2 (en) | Circuit device for restoring the symmetry of an analog signal originated by the reading of data from magnetic supports | |
| JPS58189803A (ja) | 磁気抵抗効果ヘツドの信号検出方式 | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JPH06243404A (ja) | Ｍｒヘッドの抵抗変動補償回路 | |
| JPS5825712A (ja) | 増幅回路 | |
| JPS61170909A (ja) | 半導体集積回路 | |
| JPH0345568B2 (ja) |