JP3714651B2 - ビデオ機器のコントロール信号再生回路 - Google Patents
ビデオ機器のコントロール信号再生回路 Download PDFInfo
- Publication number
- JP3714651B2 JP3714651B2 JP16513397A JP16513397A JP3714651B2 JP 3714651 B2 JP3714651 B2 JP 3714651B2 JP 16513397 A JP16513397 A JP 16513397A JP 16513397 A JP16513397 A JP 16513397A JP 3714651 B2 JP3714651 B2 JP 3714651B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- level
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、ビデオ機器のコントロール信号再生回路に関し、詳しくは、ビデオムービー(ビデオカメラ)等の電池駆動ビデオ機器おいて、多少電源電圧が低下した場合においても、コントロール信号の再生ができ、磁気ヘッドからの入力信号に対してダイナミックレンジを大きく採ることができるようなコントロール信号再生回路に関する。
【0002】
【従来の技術】
VTR(VCR)やビデオムービー等のビデオ機器では、シリンダの回転やテープ走行速度を目標通りに制御するためにシリンダモータやキャプスタンモータの制御回路が位相制御と速度制御の2つのフィードバックループによりPLL制御を行い、さらにコントロール信号のタイミングと、テープを送るタイミング、回転ヘッドシリンダの回転タイミングが適合するようにコントロール信号に応じてサーボ制御を行っている。
コントロール信号は、NTSC方式では、1/30秒でビデオテープのコントロールトラックに磁気ヘッドを介して書込まれる。その再生時には、テープ上のコントロール信号を磁気ヘッドにより読出して、それをコントロール信号再生回路に加えて再生することでコントロールパルスとして発生する。
【0003】
図3は、このようなビデオ機器のAGCアンプ付きのコントロール信号再生回路の概要であり、図4(a)〜(c)は、その動作を説明する波形図である。
図3において、再生時に磁気ヘッド1からヘッドアンプ(AMP)2を介して読み出された信号は、入力端子3aを介してAGCアンプ3に入力されてそのレベルがコントロールされて増幅される。次にヒステリシスコンパレータ4に入力され、図4(b)に示されるようなデューティ比50%の矩形波のコントロールパルスCNTとしてコントロール信号が再生され、出力端子4aから出力される。さらに必要に応じて、このコントロールパルスは、その矩形波の立上がりと立下がりのタイミングを検出回路(図示せず)で検出してコントロールタイミングパルスとして別に出力される。
【0004】
AGCアンプ3の出力は、出力信号のレベルを検出するレベル検出回路5により、基準レベル(Vcc/2、ただしVccは電源電圧)に対して上側(正側)と下側(負側)の出力が所定値以上にならないようにその出力レベルに応じてコントロールされる。これにより正負のピークレベルに応じてAGCアンプ3の増幅率が制御され、出力される正負のピーク値のレベルがある一定のレベル範囲に抑えられている。
その結果、図4(a)に示すように、AGCアンプ3の出力信号Aの正負のピーク値があるレベルに抑えられて、その値がヒステリシスコンパレータ4の上下のスレショルドレベルVH,VLを越えることで、図4(b)に示されるようなデ
ューティ比50%の矩形波がコントロールパルスCNTとして出力される。
【0005】
【発明が解決しようとする課題】
このような従来のコントロール信号再生回路にあっては、レベル検出回路5によりAGCアンプの出力レベルを調整する関係で、ヒステリシスコンパレータ4の上下のスレショルドレベルと、その基準レベル(バイアスレベル)とが固定になっている。そのために、AGCアンプの入力信号についてのダイナミックレンジとして入力信号がヒステリシスコンパレータ4の上下のスレショルドレベルVH,VLを越えるような範囲にないと十分な動作ができず、コントロール信号としての再生が不安定になる。
AGCアンプの入力側は、磁気ヘッドからの読出信号であり、ヘッドの接触状態や電源電圧の変動により変動し、AGCアンプ自体も電源電圧の変動を受ける。
特に、電池駆動のビデオムービーなどでは、長時間の再生になると、電池の電圧が低下する。また、VCR等にあってもモータに負荷がかかる時などには電源電圧が低下する。このような場合の電源電圧の低下によるAGCアンプの出力は、電源電圧が低下したときに、振幅の基準レベルVREFに対して対称的に小さな振幅になるような信号ではなく、実際には、図4(c)に示すように、電源電圧がVccからVcc’に低下したときに、グランドGND側に基準レベルVREFがシフトした信号になる。そのために、ヒステリシスコンパレータの入力信号が上側のスレショルドレベルVHを越えられないことが起こり、正確なコントロール信号の再生が行われなくなる。そのため、十分にコントロール信号の再生ができず、再生画像に乱れが生じ易い。
【0006】
このようなことを回避するために上下のスレショルドレベルVH,VLの幅を小さく採るか、あるいはスレショルドレベルVHのレベルを低くするとS/N比が低下する問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、多少電源電圧が低下した場合においても、コントロール信号の再生ができ、磁気ヘッドからの入力信号に対してダイナミックレンジを大きく採ることができるコントロール信号再生回路を提供することにある。
【0007】
【課題を解決するための手段】
このような目的を達成するためのこの発明のビデオ機器のコントロール信号再生回路の特徴は、磁気ヘッドにより読出されたコントロール信号を受ける出力アンプと、外部から上側,下側それぞれのスレショルド電圧値が設定されてヒステリシス動作をするヒステリシスコンパレータと、上側,下側のそれぞれのスレショルド電圧値、出力アンプの出力信号の振幅の基準レベルおよびこの基準レベルに対して上側のピーク信号に対する比較基準電圧値とを電源電圧あるいは所定のバイアス電圧を受けて分圧することにより発生しかつ上側,下側のそれぞれのスレショルド電圧値をヒステリシスコンパレータに供給する抵抗分圧回路と、この抵抗分圧回路から基準レベルの電圧を受けて基準レベルの電圧を発生するボルテージフォロアと、このボルテージフォロアと出力アンプの出力との間に挿入された負荷抵抗と、前記の比較基準電圧値と出力アンプの出力電圧とに応じて出力アンプの増幅率を制御する制御回路とを備えていて、基準レベルが電源電圧の1/2のレベルより低い値に設定され、この基準レベルを挟んで上側,下側のそれぞれのスレショルド電圧値が設定されるように抵抗分圧回路の各抵抗値が選択され、ヒステリシスコンパレータからコントロールパルスを得るものである。
【0008】
【発明の実施の形態】
このように、抵抗分圧回路により発生するヒステリシスコンパレータに対する入力信号の振幅基準レベルを電源電圧の1/2のレベルより低い値にあらかじめ設定しておき、さらに、この基準レベルを挟んで上側,下側のそれぞれのスレショルド電圧値と上側のピーク信号に対する比較基準電圧値とを発生するようにし、比較基準電圧値を基準に採って上側ピーク信号については制御回路により出力アンプの増幅率を制御するようにしているので、上下のピークレベルの信号の対称性があまり崩れることはなく、ヒステリシスコンパレータに対する入力信号と上側,下側のそれぞれのスレショルド電圧値との関係を磁気ヘッドからの入力信号のレベルが変化しても十分に確保することができる。
【0009】
しかも、このように、最初から基準レベルと上側,下側のそれぞれのスレショルド電圧値とがグランド側にあらかじめシフトされているので、電源電圧が低下してグランドGND側に基準レベルVREFがシフトした信号を磁気ヘッド側から受けたとしてもヒステリシスコンパレータの入力信号が上側のスレショルドレベルVHを越えられないことが起こり難く、また、上下のスレショルドレベルの幅もシフトされるので小さくしないで済む。
したがって、入力信号に対するダイナミックレンジを大きく採ることができ、S/N比を低下させないで済み、コントロール信号の再生が精度よく行われ、再生画像に乱れが発生し難い。
【0010】
【実施例】
図1は、この発明のビデオ機器のコントロール信号再生回路の一実施例のブロック図であり、図2は、その動作を説明するための波形図である。なお、図3と同様な構成要素は同一の符号で示す。
図1において、10は、ビデオ機器のコントロール信号再生回路であって、電流出力アンプ11と、この出力に接続された負荷抵抗RL、電流出力アンプ11のゲイン制御回路12、抵抗R1,R2,R3,R4,R5の直列回路からなるレベル設定用の分圧回路13、分圧回路の中間位置である抵抗R2と抵抗R3との接続点Nの電圧を基準電圧VREFとして前記負荷抵抗RLに設定するボルテージフォロア14、上側閾値比較コンパレータ15、下側閾値比較コンパレータ16、出力バッファアンプ17、切換回路18、そして電流源19とから構成されている。
【0011】
電流出力アンプ11は、磁気ヘッド1により磁気テープのコントロールトラックから読出されたコントロール信号を受けて増幅する電流出力のプッシュ・プル形のアンプであって、その出力電流が負荷抵抗RLにより電圧信号に変換される。 なお、ここでは、図3におけるヒステリシスコンパレータ4に対応するものとしてヒステリシスコンパレータ20が上側閾値比較コンパレータ15と、下側閾値比較コンパレータ16、出力バッファアンプ17、切換回路18、そして電流源19とで構成されている。また、電流出力アンプ11は、ゲイン制御アンプ12により上側ピークレベルを越えたときにそのゲインが抑制されるように制御される。このような関係から電流出力アンプ11は、あらかじめ大きなゲインに設定されている。
【0012】
ここで、分圧回路13の抵抗は、電源ラインVccとグランドGNDとの間に抵抗R5,R4,R3,R2,R1の順に接続された直列回路である。上側閾値比較コンパレータ15は、基準入力側(−入力)がこの分圧回路13の抵抗R3とR4との接続点Hに接続され、信号入力側(+入力)には電流出力アンプ11の出力電圧(負荷RLの端子電圧)を受ける。この出力電圧は、負荷抵抗RLの電圧値として電流出力アンプ11の出力側に発生する。ここでは、接続点Hの電圧が上側のスレショルドレベルVHを与えている。
下側閾値比較コンパレータ16は、基準入力側(−入力)がこの分圧回路13の抵抗R1とR2との接続点Lに接続され、信号入力側(+入力)には前記と同様に電流出力アンプ11の出力電圧を受ける。さらに、接続点Lの電圧が下側のスレショルドレベルVLを与えている。
ここで、この抵抗分圧回路13における各抵抗の抵抗値は、基準電圧VREFとスレショルドレベルVHとスレショルドレベルVLとが図2(a)に示す関係になるように選択されている。すなわち、基準電圧VREFは、Vcc/2よりもランド側にシフトされるような値に選択され、上側のスレショルドレベルVH(接続点Hの電圧)と下側のスレショルドレベルVL(接続点Lの電圧)とは、グランド側にシフトしたこの基準電圧VREFを基準として上下に設定されている。
【0013】
上側閾値比較コンパレータ15と下側閾値比較コンパレータ16の出力は、それぞれ出力バッファアンプ17に入力される。そして、これらコンパレータのグランドラインが切換回路18の入力側にそれぞれ接続されて、そのグランド電流が電流源19を介してグランドGNDへと落とされる。そこで、切換回路18により選択された一方のコンパレータが有効なものとして動作する。
切換回路18の接続切換えは、出力バッファアンプ17の出力(コントロールパルスCNT)に応じて行われ、出力がLOWレベル(以下“L”)からHIGHレベル(以下“H”)に移行したときには、下側閾値比較コンパレータ16のグランド電流が切換回路18により選択されてこのコンパレータが動作してヒステリシスコンパレータ20の入力信号Aに対して下側のスレショルドVLに対する監視が行われる。これにより、入力信号AがスレショルドVLを越えるところまで低下した時点で下側閾値比較コンパレータ16から“L”の信号が出力され、出力バッファアンプ17に“L”の出力が発生する。これにより出力バッファアンプ17の出力が“H”から“L”になる。
【0014】
出力バッファアンプ17の出力が“H”から“L”に移行したときには、上側閾値比較コンパレータ15のグランド電流が切換回路18により選択されてこのコンパレータが動作してヒステリシスコンパレータ20の入力信号Aに対して上側のスレショルドVHの監視が行われる。これにより、入力信号AがスレショルドVHを越えるまで上昇した時点で上側閾値比較コンパレータ15から“H”の信号が出力され、出力バッファアンプ17に“H”の出力が発生する。
【0015】
ゲイン制御回路12は、正側のレベル信号を増幅する正極片側の増幅器であって、基準入力側(−入力)が分圧回路13の抵抗R4とR5との接続点Pに接続され、信号入力側(+入力)に電流出力アンプ11の出力電圧を受ける。これにより接続点Pの電圧VPを越えるような出力電圧が電流出力アンプ11に発生したときに、そのレベルに応じて所定の制御電流値を発生させて電流出力アンプ11の出力電流値を絞り込み、出力電流を抑える。これにより電流出力アンプ11の出力電圧を抑制するゲイン制御を行う。そして先の状態に戻る。
【0016】
このような回路構成においては、分圧回路13において、接続点Pの電圧VPがスレショルドレベルVHより大きな値を採る。したがって、電流出力アンプ11の出力信号Aのレベルが接続点Pの電圧VPを越えたときにゲイン制御をして、かつ、大きくその増幅率を低減させるゲイン制御をすることができる。これにより他の分圧抵抗との関係でスレショルドレベルVHを任意の点に設定することが可能になる。
また、Vcc/2からグランド側にシフトした基準電圧VREFは、ボルテージフォロア14を介して負荷抵抗RLの出力と反対側の電圧としてバイアス設定されるので、電流出力アンプ11の出力信号Aの振幅基準レベルも、図2(a)に示すように、グランド側にシフトした状態になる。このように出力信号Aの振幅基準レベルがグランド側にシフトしたとしても接続点Pの電圧VPを越えるような電流出力アンプ11の出力電圧に対してゲイン制御回路12によりその増幅率が大きく低減されるので、上下のピークレベルの信号の対称性があまり崩れることはなく、ヒステリシスコンパレータに対する入力信号と上側,下側のそれぞれのスレショルド電圧値との関係を確保することができる。
【0017】
すなわち、図2(b)に示すように、電源電圧がVcc/2からVcc/2’になり、多少低下したときにあっても、その電流出力アンプ11の出力信号Aと上下のスレショルドレベルVH,VLとの関係は、下側にシフトするだけであまり大きく変化することない。
【0018】
これにより、上側のスレショルドレベルV Hと出力信号Aとのずれ関係が抑制されて、再生されるコントロールパルスが電源電圧の低下に影響されることなく、図2(c)に示すようにコントロールパルスCNTが出力バッファアンプ17(ヒステリシスコンパレータ)から出力される。
ここで、図4(a)における電源電圧Vccと基準レベルVREFとの差をV1とし、図2(a)の電源電圧Vccと基準レベルVREFとの差をV2とし、図4(a)におけるスレショルドレベルVHとスレショルドレベルVLとの差をV3とし、これに対応する図2(a)におけるスレショルドレベルVHとスレショルドレベルVLとの差をV4とした場合に、この発明においては、次の関係が成立させることができる。
V1/V3<V2/V4
これにより電源電圧Vcc/2とスレショルドレベルVHとの差を大きく採ることができるので、その分、電源電圧の低下に対する入力信号のダイナミックレンジを大きくすることができる。
以上説明してきたが、実施例では、ヒステリシスコンパレータを2つのコンパレータとバッファアンプにより構成しているが、この発明は、このような構成に限定されるものではない。
また、実施例において、増幅率が制御される電流出力アンプは、説明の都合上、電流出力であることを強調しているが、負荷抵抗RLに出力電圧を発生する通常の出力アンプであってもよいことはもちろんである。
【0019】
【発明の効果】
以上の説明したように、この発明にあっては、抵抗分圧回路により発生するヒステリシスコンパレータに対する入力信号の振幅基準レベルを電源電圧の1/2のレベルより低い値にあらかじめ設定して、さらに、この基準レベルを挟んで上側,下側のそれぞれのスレショルド電圧値と上側のピーク信号に対する比較基準電圧値とを発生するようにし、比較基準電圧値を基準に採って上側ピーク信号については制御回路により出力アンプの増幅率を制御するようにしているので、上下のピークレベルの信号の対称性があまり崩れることはなく、ヒステリシスコンパレータに対する入力信号と上側,下側のそれぞれのスレショルド電圧値との関係を磁気ヘッドからの入力信号のレベルが変化しても十分に確保することができる。
しかも、このように、最初から基準レベルと上側,下側のそれぞれのスレショルド電圧値とがグランド側にあらかじめシフトされているので、電源電圧が低下してグランドGND側に基準レベルVREFがシフトした信号を磁気ヘッド側から受けたとしてもヒステリシスコンパレータの入力信号が上側のスレショルドレベルVHを越えられないことが起こり難く、また、上下のスレショルドレベルの幅もシフトされるので小さくしないで済む。
したがって、入力信号に対するダイナミックレンジを大きく採ることができ、S/N比を低下させないで済み、コントロール信号の再生が精度よく行われ、再生画像に乱れが発生し難い。
【図面の簡単な説明】
【図1】図1は、この発明のビデオ機器のコントロール信号再生回路の一実施例のブロック図である。
【図2】図2(a)〜(c)は、図1のコントロール信号再生回路の動作を説明するための波形図である。
【図3】図3は、このようなビデオ機器のAGCアンプ付きのコントロール信号再生回路の概要であり、
【図4】図4(a)〜(c)は、図3におけるコントロール信号再生回路の動作を説明する波形図である。
【符号の説明】
10…コントロール信号再生回路、
11…電流出力アンプ、
12…ゲイン制御回路、
13…分圧回路、
14…ボルテージフォロア、
15…上側閾値比較コンパレータ、
16…下側閾値比較コンパレータ、
17…出力バッファアンプ、
RL…負荷抵抗、
R1,R2,R3,R4,R5…抵抗。
Claims (2)
- 磁気ヘッドにより読出されたコントロール信号を受ける出力アンプと、外部から上側,下側それぞれのスレショルド電圧値が設定されてヒステリシス動作をするヒステリシスコンパレータと、前記上側,下側のそれぞれのスレショルド電圧値、前記出力アンプの出力信号の振幅の基準レベルおよびこの基準レベルに対して前記上側のピーク信号に対する比較基準電圧値とを電源電圧あるいは所定のバイアス電圧を受けて分圧することにより発生しかつ前記上側,下側のそれぞれのスレショルド電圧値を前記ヒステリシスコンパレータに供給する抵抗分圧回路と、この抵抗分圧回路から前記基準レベルの電圧を受けて前記基準レベルの電圧を発生するボルテージフォロアと、このボルテージフォロアと前記出力アンプの出力との間に挿入された負荷抵抗と、前記比較基準電圧値と前記出力アンプの出力電圧とに応じて前記出力アンプの増幅率を制御する制御回路とを備え、前記基準レベルが前記電源電圧の1/2のレベルより低い値に設定され、この基準レベルを挟んで前記上側,下側のそれぞれのスレショルド電圧値が設定されるように前記抵抗分圧回路の各抵抗値が選択され、前記ヒステリシスコンパレータからコントロールパルスを得るビデオ機器のコントロール信号再生回路。
- 前記ヒステリシスコンパレータは、前記上側のスレショルド電圧値を比較基準電圧として受けて前記出力アンプの出力を入力とする第1のコンパレータと、前記下側のスレショルド電圧値を比較基準電圧として受けて前記出力アンプの出力を入力とする第2のコンパレータとバッファアンプとを有する請求項1記載のビデオ機器のコントロール信号再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16513397A JP3714651B2 (ja) | 1997-06-06 | 1997-06-06 | ビデオ機器のコントロール信号再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16513397A JP3714651B2 (ja) | 1997-06-06 | 1997-06-06 | ビデオ機器のコントロール信号再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10340502A JPH10340502A (ja) | 1998-12-22 |
JP3714651B2 true JP3714651B2 (ja) | 2005-11-09 |
Family
ID=15806534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16513397A Expired - Fee Related JP3714651B2 (ja) | 1997-06-06 | 1997-06-06 | ビデオ機器のコントロール信号再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3714651B2 (ja) |
-
1997
- 1997-06-06 JP JP16513397A patent/JP3714651B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10340502A (ja) | 1998-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2749729B2 (ja) | 磁気記録再生回路 | |
US4104684A (en) | Rotary head type magnetic video recording and reproducing system | |
US5724201A (en) | Method and apparatus for reducing transition time for a magnetic head to switch from a write made to a read mode by reducing a maximum current value at different rates | |
US5381277A (en) | Method and apparatus for decreasing a transition time of a read head from a write mode to a read mode | |
JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
JP3714650B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
JPH06101654B2 (ja) | 録音・再生装置 | |
JP3530326B2 (ja) | 増幅装置 | |
JPS61187468A (ja) | クランプ回路 | |
JP2582502B2 (ja) | 磁気テープ装置の記録電流設定方法 | |
JP3355632B2 (ja) | レベル制御回路 | |
GB2258079A (en) | A video index search system (viss) with residual signal compensation | |
JP3537572B2 (ja) | モータ制御回路およびこれを用いたモータ駆動装置 | |
JP2827913B2 (ja) | 回転ヘッド型磁気記録再生装置 | |
JP3838043B2 (ja) | 光ディスク装置 | |
KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
KR920007934Y1 (ko) | 자기기록매체의 동적전위범위 확장회로 | |
JPH0676212A (ja) | 画像記録再生装置 | |
JPH0447362B2 (ja) | ||
JPH03181067A (ja) | 波形整形回路 | |
JPH02100503A (ja) | 磁気記録再生装置のエンベロープ検波回路 | |
JPH01134759A (ja) | 磁気記録再生回路 | |
JPH0324090B2 (ja) | ||
JPH07234458A (ja) | デジタルデータ再生装置 | |
JPH031304A (ja) | 読取り制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |