JP3355632B2 - レベル制御回路 - Google Patents
レベル制御回路Info
- Publication number
- JP3355632B2 JP3355632B2 JP25198191A JP25198191A JP3355632B2 JP 3355632 B2 JP3355632 B2 JP 3355632B2 JP 25198191 A JP25198191 A JP 25198191A JP 25198191 A JP25198191 A JP 25198191A JP 3355632 B2 JP3355632 B2 JP 3355632B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- level
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、映像信号のレベル制御
に適用して好適なレベル制御回路に関する。
に適用して好適なレベル制御回路に関する。
【０００２】
【従来の技術】従来、ビデオテープレコーダ（ＶＴＲ）
において、記録される映像信号の記録電流を調整するた
めに、図４に示す回路が構成されていた。即ち、端子１
に得られる記録映像信号を、周波数変調回路２に供給
し、周波数変調（ＦＭ）処理を行い、処理された映像信
号（周波数信号）をボリウム３に供給する。そして、こ
のボリウム３の可動端子から映像信号を取り出し、この
取り出した映像信号を記録アンプ４に供給する。そし
て、この記録アンプ４で増幅された映像信号を、ロータ
リートランス（図示せず）を介して磁気ヘッド５に供給
し、ビデオテープＴに映像信号を記録する。この場合、
ボリウム３の可動端子を調整することで、磁気ヘッド５
側に供給される映像信号の電流量が調整され、記録電流
の調整ができる。
において、記録される映像信号の記録電流を調整するた
めに、図４に示す回路が構成されていた。即ち、端子１
に得られる記録映像信号を、周波数変調回路２に供給
し、周波数変調（ＦＭ）処理を行い、処理された映像信
号（周波数信号）をボリウム３に供給する。そして、こ
のボリウム３の可動端子から映像信号を取り出し、この
取り出した映像信号を記録アンプ４に供給する。そし
て、この記録アンプ４で増幅された映像信号を、ロータ
リートランス（図示せず）を介して磁気ヘッド５に供給
し、ビデオテープＴに映像信号を記録する。この場合、
ボリウム３の可動端子を調整することで、磁気ヘッド５
側に供給される映像信号の電流量が調整され、記録電流
の調整ができる。
【０００３】このような調整回路では、ボリウムを必要
とするため、集積回路化などの際に障害となる不都合が
あった。このため、電子ボリウム化できる調整回路とし
て、図５に示す構成が提案されている。
とするため、集積回路化などの際に障害となる不都合が
あった。このため、電子ボリウム化できる調整回路とし
て、図５に示す構成が提案されている。
【０００４】この回路は、周波数変調回路２で処理され
た映像信号を振幅変調回路６に供給し、この振幅変調回
路６で所定の被変調信号に対応した振幅変調を行い、振
幅変調された映像信号を記録アンプ４側に供給する。こ
の場合、振幅変調回路６に供給する被変調信号として
は、端子７に得られる記録電流調整電圧と、端子８に得
られるやぶれ補償信号とを、加算器９で加算したレベル
コントロール信号が供給される。このやぶれ補償信号と
は、周波数変調された映像信号の周波数が高い部分（即
ち元の映像信号の高域部分）でレベルが落ち込むいわゆ
るオーバーモジュレーションを防止するための信号で、
周波数が高い部分でレベルを持ち上げさせる信号であ
る。
た映像信号を振幅変調回路６に供給し、この振幅変調回
路６で所定の被変調信号に対応した振幅変調を行い、振
幅変調された映像信号を記録アンプ４側に供給する。こ
の場合、振幅変調回路６に供給する被変調信号として
は、端子７に得られる記録電流調整電圧と、端子８に得
られるやぶれ補償信号とを、加算器９で加算したレベル
コントロール信号が供給される。このやぶれ補償信号と
は、周波数変調された映像信号の周波数が高い部分（即
ち元の映像信号の高域部分）でレベルが落ち込むいわゆ
るオーバーモジュレーションを防止するための信号で、
周波数が高い部分でレベルを持ち上げさせる信号であ
る。
【０００５】
【発明が解決しようとする課題】ところが、このような
振幅変調器によるレベル調整回路は、回路構成が非常に
複雑であり、集積回路化が容易にはできない不都合があ
った。
振幅変調器によるレベル調整回路は、回路構成が非常に
複雑であり、集積回路化が容易にはできない不都合があ
った。
【０００６】本発明はかかる点に鑑み、集積回路化に適
した簡単な回路構成で良好なレベル調整ができるこの種
のレベル調整回路を提供することを目的とする。
した簡単な回路構成で良好なレベル調整ができるこの種
のレベル調整回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、例えば図１に
示すように、入力信号の直流レベルを制御するレベル制
御回路において、記録電流の調整電圧に応じて入力信号
レベルを変化させるリミッタアンプ１１と、このリミッ
タアンプ１１の出力が供給される差動アンプ１２とを設
け、差動アンプ１２よりレベル制御された信号を得るよ
うにしたものである。
示すように、入力信号の直流レベルを制御するレベル制
御回路において、記録電流の調整電圧に応じて入力信号
レベルを変化させるリミッタアンプ１１と、このリミッ
タアンプ１１の出力が供給される差動アンプ１２とを設
け、差動アンプ１２よりレベル制御された信号を得るよ
うにしたものである。
【０００８】
【作用】このように構成したことで、制御信号の電圧値
が変化しても、出力信号の直流レベルが変動しない。
が変化しても、出力信号の直流レベルが変動しない。
【０００９】
【実施例】以下、本発明の一実施例を、図１〜図３を参
照して説明する。この図１〜図３において、図４及び図
５に対応する部分には同一符号を付し、その詳細説明は
省略する。
照して説明する。この図１〜図３において、図４及び図
５に対応する部分には同一符号を付し、その詳細説明は
省略する。
【００１０】本例においては、従来例と同様にビデオテ
ープレコーダの記録回路に適用したもので、周波数変調
回路２の出力をリミッタアンプ１１に供給し、このリミ
ッタアンプ１１で制御信号の電流量に応じて、出力レベ
ルを変化させる。そして、リミッタアンプ１１の出力を
差動アンプ１２に供給し、差動アンプ１２の出力を記録
アンプ４を介して磁気ヘッド５側に供給する。この場
合、端子７に得られる記録電流調整電圧と、端子８に得
られるやぶれ補償信号とを加算器９で加算し、加算信号
としてのレベルコントロール信号を電圧・電流変換回路
１３に供給し、この電圧・電流変換回路１３の変換出力
（電流信号）をリミッタアンプ１１の制御信号として供
給する。
ープレコーダの記録回路に適用したもので、周波数変調
回路２の出力をリミッタアンプ１１に供給し、このリミ
ッタアンプ１１で制御信号の電流量に応じて、出力レベ
ルを変化させる。そして、リミッタアンプ１１の出力を
差動アンプ１２に供給し、差動アンプ１２の出力を記録
アンプ４を介して磁気ヘッド５側に供給する。この場
合、端子７に得られる記録電流調整電圧と、端子８に得
られるやぶれ補償信号とを加算器９で加算し、加算信号
としてのレベルコントロール信号を電圧・電流変換回路
１３に供給し、この電圧・電流変換回路１３の変換出力
（電流信号）をリミッタアンプ１１の制御信号として供
給する。
【００１１】ここで、リミッタアンプ１１，差動アンプ
１２，電圧・電流変換回路１３の回路構成例を図２に示
すと、周波数変調回路２から記録信号が供給されるリミ
ッタアンプ１１の入力端子１１ａを、ＮＰＮ型のトラン
ジスタＱ1 のベースに接続すると共に、このトランジス
タＱ1 のエミッタをＮＰＮ型のトランジスタＱ2 のエミ
ッタに接続する。また、電源電圧Ｖccが得られる電源端
子１１ｂを、抵抗器Ｒ 1 及びＲ1 ′を介してトランジス
タＱ1 及びＱ2 のコレクタに接続する。そして、両トラ
ンジスタＱ1 ，Ｑ2 のエミッタを、ＮＰＮ型のトランジ
スタＱ3 のコレクタに接続する。このトランジスタＱ3
のエミッタは接地され、ベースに電圧・電流変換回路１
３の出力が供給される。このトランジスタＱ1 ，Ｑ2 ，
Ｑ3 を臨む回路で、リミッタアンプ１１が構成される。
１２，電圧・電流変換回路１３の回路構成例を図２に示
すと、周波数変調回路２から記録信号が供給されるリミ
ッタアンプ１１の入力端子１１ａを、ＮＰＮ型のトラン
ジスタＱ1 のベースに接続すると共に、このトランジス
タＱ1 のエミッタをＮＰＮ型のトランジスタＱ2 のエミ
ッタに接続する。また、電源電圧Ｖccが得られる電源端
子１１ｂを、抵抗器Ｒ 1 及びＲ1 ′を介してトランジス
タＱ1 及びＱ2 のコレクタに接続する。そして、両トラ
ンジスタＱ1 ，Ｑ2 のエミッタを、ＮＰＮ型のトランジ
スタＱ3 のコレクタに接続する。このトランジスタＱ3
のエミッタは接地され、ベースに電圧・電流変換回路１
３の出力が供給される。このトランジスタＱ1 ，Ｑ2 ，
Ｑ3 を臨む回路で、リミッタアンプ１１が構成される。
【００１２】そして、リミッタアンプ１１を構成するト
ランジスタＱ1 及びＱ2 のコレクタを、それぞれＮＰＮ
型のトランジスタＱ4及びＱ5 のベースに接続し、電源
端子１１ｂを両トランジスタＱ4 ，Ｑ5 のコレクタに接
続する。さらに、トランジスタＱ4 及びＱ5 のエミッタ
に、それぞれ所定の定電流源を接続する。そして、トラ
ンジスタＱ4 及びＱ5 のエミッタを、それぞれＮＰＮ型
のトランジスタＱ6 及びＱ7 のベースに接続し、両トラ
ンジスタＱ6 ，Ｑ7 のエミッタを、抵抗器Ｒ2 で接続す
る。そして、両トランジスタＱ6 及びＱ7 のエミッタ
に、それぞれ別の定電流源Ｉ1 及びＩ1 ′を接続する。
また、電源端子１１ｂを、トランジスタＱ 6 のコレクタ
に直接接続すると共に、トランジスタＱ7 のコレクタに
抵抗器Ｒ3 を介して接続する。このトランジスタＱ6 ，
Ｑ7 を臨む回路で、差動アンプ１２が構成される。
ランジスタＱ1 及びＱ2 のコレクタを、それぞれＮＰＮ
型のトランジスタＱ4及びＱ5 のベースに接続し、電源
端子１１ｂを両トランジスタＱ4 ，Ｑ5 のコレクタに接
続する。さらに、トランジスタＱ4 及びＱ5 のエミッタ
に、それぞれ所定の定電流源を接続する。そして、トラ
ンジスタＱ4 及びＱ5 のエミッタを、それぞれＮＰＮ型
のトランジスタＱ6 及びＱ7 のベースに接続し、両トラ
ンジスタＱ6 ，Ｑ7 のエミッタを、抵抗器Ｒ2 で接続す
る。そして、両トランジスタＱ6 及びＱ7 のエミッタ
に、それぞれ別の定電流源Ｉ1 及びＩ1 ′を接続する。
また、電源端子１１ｂを、トランジスタＱ 6 のコレクタ
に直接接続すると共に、トランジスタＱ7 のコレクタに
抵抗器Ｒ3 を介して接続する。このトランジスタＱ6 ，
Ｑ7 を臨む回路で、差動アンプ１２が構成される。
【００１３】そして、トランジスタＱ7 のコレクタを、
ＮＰＮ型のトランジスタＱ8 のベースに接続する。ま
た、電源端子１１ｂを、このトランジスタＱ8 のコレク
タに接続し、トランジスタＱ8 のエミッタに所定の定電
流源を接続し、トランジスタＱ 8 のエミッタから差動ア
ンプ１２の出力端子１２ａを引き出す。
ＮＰＮ型のトランジスタＱ8 のベースに接続する。ま
た、電源端子１１ｂを、このトランジスタＱ8 のコレク
タに接続し、トランジスタＱ8 のエミッタに所定の定電
流源を接続し、トランジスタＱ 8 のエミッタから差動ア
ンプ１２の出力端子１２ａを引き出す。
【００１４】また、電圧・電流変換回路１３の構成を説
明すると、加算器９からのレベルコントロール信号が供
給される入力端子１３ａを、ＰＮＰ型のトランジスタＱ
9 のベースに接続し、このトランジスタＱ9 のコレクタ
を接地すると共に、エミッタを抵抗器Ｒ4 を介してＰＮ
Ｐ型のトランジスタＱ10のエミッタに接続する。そし
て、両トランジスタＱ9 及びＱ10のエミッタを、それぞ
れ別の定電流源Ｉ2 及びＩ2 ′の一端と接続し、トラン
ジスタＱ10のベースを電位Ｖ0 の電源と接続する。さら
に、トランジスタＱ10のコレクタを、ＮＰＮ型のトラン
ジスタＱ11のコレクタとＮＰＮ型のトランジスタＱ12の
ベースとに接続し、定電流源Ｉ2 及びＩ2 ′の他端を、
トランジスタＱ12のコレクタに接続する。また、トラン
ジスタＱ11のエミッタを接地し、トランジスタＱ11のベ
ースとトランジスタＱ12のエミッタとを、所定の抵抗器
を介して接地すると共に、リミッタアンプ１１側のトラ
ンジスタＱ3 のベースに接続する。
明すると、加算器９からのレベルコントロール信号が供
給される入力端子１３ａを、ＰＮＰ型のトランジスタＱ
9 のベースに接続し、このトランジスタＱ9 のコレクタ
を接地すると共に、エミッタを抵抗器Ｒ4 を介してＰＮ
Ｐ型のトランジスタＱ10のエミッタに接続する。そし
て、両トランジスタＱ9 及びＱ10のエミッタを、それぞ
れ別の定電流源Ｉ2 及びＩ2 ′の一端と接続し、トラン
ジスタＱ10のベースを電位Ｖ0 の電源と接続する。さら
に、トランジスタＱ10のコレクタを、ＮＰＮ型のトラン
ジスタＱ11のコレクタとＮＰＮ型のトランジスタＱ12の
ベースとに接続し、定電流源Ｉ2 及びＩ2 ′の他端を、
トランジスタＱ12のコレクタに接続する。また、トラン
ジスタＱ11のエミッタを接地し、トランジスタＱ11のベ
ースとトランジスタＱ12のエミッタとを、所定の抵抗器
を介して接地すると共に、リミッタアンプ１１側のトラ
ンジスタＱ3 のベースに接続する。
【００１５】このようにして構成される回路の動作につ
いて説明すると、本例においてはリミッタアンプ１１で
周波数変調回路２の出力が波形整形されると共に出力レ
ベルの調整が行われる。そして、リミッタアンプ１１の
出力の直流成分の変動分が、差動アンプ１２でキャンセ
ルされ、さらに上下非対称による２次歪み成分のキャン
セルも同時に行われる。次に、このことを式を用いて説
明する。
いて説明すると、本例においてはリミッタアンプ１１で
周波数変調回路２の出力が波形整形されると共に出力レ
ベルの調整が行われる。そして、リミッタアンプ１１の
出力の直流成分の変動分が、差動アンプ１２でキャンセ
ルされ、さらに上下非対称による２次歪み成分のキャン
セルも同時に行われる。次に、このことを式を用いて説
明する。
【００１６】まず、リミッタアンプ１１の入力端子１１
ａに得られる信号をｖi とすると、このリミッタアンプ
１１のゲインＧ1 は、次式で示される。
ａに得られる信号をｖi とすると、このリミッタアンプ
１１のゲインＧ1 は、次式で示される。
【００１７】
【数１】
【００１８】ここで、ｖ1 はトランジスタＱ1 のコレク
タ電位、ｒ1 は抵抗器Ｒ1 ，Ｒ1 ′の抵抗値、ＩC は電
圧・電流変換回路１３の出力電流値（即ちトランジスタ
Ｑ3 を流れる電流値）である。この〔数１〕式に基づい
て波形整形が行われる。即ち、例えば図３のＡに示す入
力信号があったとき、リミッタアンプ１１の一方の出力
であるトランジスタＱ1 のコレクタ電位ｖ1 は、図３の
Ｂに示すように変化し、リミッタアンプ１１の他方の出
力であるトランジスタＱ2 のコレクタ電位ｖ2 は、図３
のＣに示すように変化する。この場合、両出力レベルｖ
1 及びｖ2 は、電源電圧Ｖccからｒ1 ・ＩC の振幅で変
動している。この出力レベルｖ1 及びｖ 2 は、次の〔数
２〕式及び〔数３〕式で示される。
タ電位、ｒ1 は抵抗器Ｒ1 ，Ｒ1 ′の抵抗値、ＩC は電
圧・電流変換回路１３の出力電流値（即ちトランジスタ
Ｑ3 を流れる電流値）である。この〔数１〕式に基づい
て波形整形が行われる。即ち、例えば図３のＡに示す入
力信号があったとき、リミッタアンプ１１の一方の出力
であるトランジスタＱ1 のコレクタ電位ｖ1 は、図３の
Ｂに示すように変化し、リミッタアンプ１１の他方の出
力であるトランジスタＱ2 のコレクタ電位ｖ2 は、図３
のＣに示すように変化する。この場合、両出力レベルｖ
1 及びｖ2 は、電源電圧Ｖccからｒ1 ・ＩC の振幅で変
動している。この出力レベルｖ1 及びｖ 2 は、次の〔数
２〕式及び〔数３〕式で示される。
【００１９】
【数２】
【００２０】
【数３】
【００２１】そして、両出力レベルｖ1 及びｖ2 の出力
振幅の最大値（即ちリミッタレベル）は、次の〔数４〕
式で示される。
振幅の最大値（即ちリミッタレベル）は、次の〔数４〕
式で示される。
【００２２】
【数４】
【００２３】従って、電圧・電流変換回路１３の出力電
流ＩC を変化させることで、リミッタアンプ１１の出力
レベルを調整することが可能になる。このリミッタアン
プ１１の出力ｖ1 及びｖ2 は、トランジスタＱ4 及びＱ
5 を介してトランジスタＱ6 及びＱ7 で構成される差動
アンプ１２に供給されるが、この差動アンプ１２のゲイ
ンＧ2 は次の〔数５〕式で示される。
流ＩC を変化させることで、リミッタアンプ１１の出力
レベルを調整することが可能になる。このリミッタアン
プ１１の出力ｖ1 及びｖ2 は、トランジスタＱ4 及びＱ
5 を介してトランジスタＱ6 及びＱ7 で構成される差動
アンプ１２に供給されるが、この差動アンプ１２のゲイ
ンＧ2 は次の〔数５〕式で示される。
【００２４】
【数５】
【００２５】この差動アンプ１２では、リミッタアンプ
１１の出力ｖ1 及びｖ2 が電源電圧Ｖccから電位（ｒ1
・ＩC ）の振幅で変動しているものを、図３のＣに示す
ように、電位（ｒ3 ・ｉ1 ）を中心にして（ｖ1 −
ｖ2 ）Ｇ2 の振幅で振れる直流成分固定の信号ｖ3 に変
換される。ここで、ｒ3 は抵抗器Ｒ3 の抵抗値、ｉ1 は
定電流源Ｉ1 ，Ｉ1 ′の電流値である。また、リミッタ
アンプ１１の出力ｖ1 及びｖ2 に発生するヒゲ成分ｘ1
及びｘ2 が、差動アンプ１２の出力ｖ3 では上下対称の
ヒゲ成分ｙ1 及びｙ2 となり、２次歪み成分が改善され
る。
１１の出力ｖ1 及びｖ2 が電源電圧Ｖccから電位（ｒ1
・ＩC ）の振幅で変動しているものを、図３のＣに示す
ように、電位（ｒ3 ・ｉ1 ）を中心にして（ｖ1 −
ｖ2 ）Ｇ2 の振幅で振れる直流成分固定の信号ｖ3 に変
換される。ここで、ｒ3 は抵抗器Ｒ3 の抵抗値、ｉ1 は
定電流源Ｉ1 ，Ｉ1 ′の電流値である。また、リミッタ
アンプ１１の出力ｖ1 及びｖ2 に発生するヒゲ成分ｘ1
及びｘ2 が、差動アンプ１２の出力ｖ3 では上下対称の
ヒゲ成分ｙ1 及びｙ2 となり、２次歪み成分が改善され
る。
【００２６】一方、電圧・電流変換回路１３の出力電流
ＩC は、入力端子１３ａに供給されるレベルコントロー
ル信号の電位をＶc とすると、次の〔数６〕式で示され
る。
ＩC は、入力端子１３ａに供給されるレベルコントロー
ル信号の電位をＶc とすると、次の〔数６〕式で示され
る。
【００２７】
【数６】
【００２８】ここで、ｒ4 は抵抗器Ｒ4 の抵抗値、ｉ2
は定電流源Ｉ2 ，Ｉ2 ′の電流値である。この出力電流
ＩC は、トランジスタＱ3 ，Ｑ11，Ｑ12でカレントミラ
ー回路が構成されるために、リミッタアンプ１１にその
まま供給され、リミッタアンプ１１に電流ＩC の電流源
が接続された状態となる。従って、差動アンプ１２の出
力振幅は、〔数４〕式と〔数６〕式とに基づいて、次の
〔数７〕式で示される。
は定電流源Ｉ2 ，Ｉ2 ′の電流値である。この出力電流
ＩC は、トランジスタＱ3 ，Ｑ11，Ｑ12でカレントミラ
ー回路が構成されるために、リミッタアンプ１１にその
まま供給され、リミッタアンプ１１に電流ＩC の電流源
が接続された状態となる。従って、差動アンプ１２の出
力振幅は、〔数４〕式と〔数６〕式とに基づいて、次の
〔数７〕式で示される。
【００２９】
【数７】
【００３０】この〔数７〕式より、レベルコントロール
信号Ｖc に基づいて出力レベルを変化させることができ
ることが判る。
信号Ｖc に基づいて出力レベルを変化させることができ
ることが判る。
【００３１】このようにして差動アンプ１２の出力の制
御ができることで、出力レベルを変化させても直流成分
が変動しない制御が可能になり、磁気ヘッド５からビデ
オテープＴに記録される映像信号の記録電流が良好に設
定される。この場合、本例の回路では、リミッタアンプ
と差動アンプとによる簡単な構成で実現でき、外付けコ
ンデンサを必要としない回路であるので集積回路化も容
易である。また、リミッタアンプの特性が多少悪い場合
でも、差動アンプ側で２次歪みがキャンセルされるの
で、良好な特性が確保される。このことは、リミッタア
ンプの歪み改善のための電流が少なくなる利点も有す
る。
御ができることで、出力レベルを変化させても直流成分
が変動しない制御が可能になり、磁気ヘッド５からビデ
オテープＴに記録される映像信号の記録電流が良好に設
定される。この場合、本例の回路では、リミッタアンプ
と差動アンプとによる簡単な構成で実現でき、外付けコ
ンデンサを必要としない回路であるので集積回路化も容
易である。また、リミッタアンプの特性が多少悪い場合
でも、差動アンプ側で２次歪みがキャンセルされるの
で、良好な特性が確保される。このことは、リミッタア
ンプの歪み改善のための電流が少なくなる利点も有す
る。
【００３２】なお、上述実施例においては、ビデオテー
プレコーダの映像信号記録回路の記録電流調整用回路と
したが、各種レベル制御回路に本発明が適用できること
は勿論である。また、上述実施例のようなアナログ信号
を扱う回路の他に、ＰＣＭ信号のようなパルス信号を扱
う回路にも適用できる。
プレコーダの映像信号記録回路の記録電流調整用回路と
したが、各種レベル制御回路に本発明が適用できること
は勿論である。また、上述実施例のようなアナログ信号
を扱う回路の他に、ＰＣＭ信号のようなパルス信号を扱
う回路にも適用できる。
【００３３】
【発明の効果】本発明によると、集積回路化に適した簡
単な構成の回路で、制御信号の電圧値が変化しても、出
力信号の直流レベルが変動しないレベル制御回路が実現
できる。
単な構成の回路で、制御信号の電圧値が変化しても、出
力信号の直流レベルが変動しないレベル制御回路が実現
できる。
【図１】本発明の一実施例を示す構成図である。
【図２】一実施例の回路例を示す回路構成図である。
【図３】一実施例の説明に供するタイミング図である。
【図４】従来のレベル制御回路の一例を示す構成図であ
る。
る。
【図５】従来のレベル制御回路の一例を示す構成図であ
る。
る。
１１ リミッタアンプ １２ 差動アンプ １３ 電圧・電流変換回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/04 101 H03G 11/00
Claims (1)
- 【請求項１】 入力信号の直流レベルを制御するレベル
制御回路において、記録電流の調整電圧 に応じて上記入力信号レベルを変化
させるリミッタアンプと、該リミッタアンプの出力が供
給される差動アンプとを設け、 上記差動アンプよりレベル制御された信号を得るように
したレベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25198191A JP3355632B2 (ja) | 1991-09-30 | 1991-09-30 | レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25198191A JP3355632B2 (ja) | 1991-09-30 | 1991-09-30 | レベル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0589592A JPH0589592A (ja) | 1993-04-09 |
| JP3355632B2 true JP3355632B2 (ja) | 2002-12-09 |
Family
ID=17230883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25198191A Expired - Fee Related JP3355632B2 (ja) | 1991-09-30 | 1991-09-30 | レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3355632B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4469347B2 (ja) * | 2006-02-28 | 2010-05-26 | パナソニック株式会社 | 極座標変調装置 |
-
1991
- 1991-09-30 JP JP25198191A patent/JP3355632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0589592A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355632B2 (ja) | レベル制御回路 | |
| EP0264812B1 (en) | Preamplifier circuit | |
| US4636745A (en) | Signal waveform equalizing circuitry | |
| JP3135253B2 (ja) | 信号処理装置 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH0248965Y2 (ja) | ||
| JP3051553B2 (ja) | 磁気記録再生装置 | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JP3714651B2 (ja) | ビデオ機器のコントロール信号再生回路 | |
| JPS6012381Y2 (ja) | 画質調整回路 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JPH0760987B2 (ja) | 周波数特性調整回路 | |
| JPS5811094Y2 (ja) | テレビジョン受像機 | |
| JP2700961B2 (ja) | 信号波形処理装置 | |
| JPS62188514A (ja) | デジタル・周波数変調変換装置 | |
| EP0122632A2 (en) | FM signal demodulation circuit | |
| JPH0419627B2 (ja) | ||
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPH0411426Y2 (ja) | ||
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JPH0767048B2 (ja) | Ｆｍ変調器 | |
| JPH027228B2 (ja) | ||
| JPH07101823B2 (ja) | 電流アンプ | |
| JPS6336568B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |