JP2531789B2 - ホワイト・ダ―ククリップ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はホワイト・ダーククリップ回路に係り、特に
プリエンファシスをかけた映像信号のホワイト側とダー
ク側のオーバーシュートをクリップする機能を有し、調
整を必要としないホワイト・ダーククリップ回路に関す
る。

〔従来の技術〕

従来、民生用ビデオ・テープ・レコーダ（VTR）にお
いて、再生時のFM復調での三角ノイズを低減するため
に、記録時にプリエンファシス回路で高域の強調を行っ
ている。しかし、高域を強調した映像信号は、波形の立
上りと立下りでスパイクを生じ、このスパイクが大きい
とFM変調回路で過変調を招き、反転現象を起す。これを
防ぐため、スパイクをある一定のレベルで切る必要があ
り、映像信号の白（ホワイト）側のスパイクを切ること
をホワイトクリップ、同期信号より下に伸びるスパイク
を切ることをダーククリップと呼ぶ。

従来のホワイト・ダーククリップ回路の一例を第５図
に示す。第５図において、本ホワイト・ダーククリップ
回路は、入力回路２と、プリエンファシス回路３と、ダ
ーククリップ回路14と、ホワイトクリップ回路15とを備
えている。ここで、入力回路２は、入力端1,npnトラン
ジスタ16,抵抗22,23を有し、プリエンファシス回路３
は、抵抗24,25,コンデンサ29,npnトランジスタ17,18,1
9,定電流源26,27,28を有し、ダーククリップ回路14は抵
抗30,npnトランジスタ20を有し、ホワイトクリップ回路
15はpnpトランジスタ21,抵抗31を有し、高電位端32と低
電位端33とにバイアス電圧が付加される。今、入力端１
に入力された映像信号は、入力回路２でシンクチップク
ランプされ、プリエンファシス回路３で高域強調され、
出力端６に出力される。一方、npnトランジスタ20と半
固定抵抗30とからなるダーククリップ回路14と、pnpト
ランジスタ21と半固定抵抗31とからなるホワイトクリッ
プ回路15の各々のトランジスタ20,21のエミッタは、プ
リエンファシス回路３の出力に接続して、ホワイト・ダ
ーククリップをしており、半固定抵抗30,31を調整する
ことに依り、ダーククリップ・レベルとホワイトクリッ
プ・レベルを変えている。

〔発明が解決しようとする課題〕

前述した従来のホワイト・ダーククリップ回路は、規
格化されているホワイト・ダーククリップのレベルに合
わせるため、半固定抵抗30,31で調整しているが、入力
映像信号の増幅が一定であれば、半固定抵抗を固定化す
ることが可能であるが、実際には入力映像信号の振幅が
ばらつくため、やはり調整が必要であるという欠点があ
る。

本発明の目的は、前記欠点が解決され、半固定抵抗の
如き調整箇所を設けなくても済むようにしたホワイト・
ダーククリップ回路を提供することにある。

〔課題を解決するための手段〕

本発明のホワイト・ダーククリップ回路の構成は、映
像信号を入力する入力回路の出力をプリエンファシス回
路と加算回路とに入力し、前記加算回路はキードパルス
を入力とし、前記加算回路の出力はレベル検出回路を介
して第１の差動増幅回路の反転入力と第２の差動増幅回
路の非反転入力とに接続し、前記第１の差動増幅回路の
非反転入力と前記第２の差動増幅回路の反転入力とに基
準電圧源を接続し、前記第1,第２の差動増幅回路の出力
は、互いに極性の異る第1,第２のクリップ回路を各々介
して前記プリエンファシス回路の出力に接続され、前記
プリエンファシス回路の出力は出力回路を介して出力端
に出力されていることを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のホワイト・ダークク
リップ回路を示すブロック図である。第１図において、
本実施例の回路は、映像信号入力端１を入力する入力回
路２を有し、この入力回路２の出力をプリエンファシス
回路３と加算回路９とに接続し、この加算回路９はキー
ドパルス入力端７を備え、加算回路９の出力は、レベル
検出回路10を介して、差動増幅回路11の反転入力と差動
増幅回路12の非反転入力に接続し、差動増幅回路の11の
非反転入力と差動増幅回路12の反転入力には基準電圧源
13を接続し、差動増幅回路11,12の出力は、各々クリッ
プ回路4,5を介し、プリエンファシス回路３の出力に接
続し、このプリエンファシス回路３の出力から出力回路
８を介して出力端６に接続する構成となっている。

第２図は本発明の第２の実施例のホワイト・ダークク
リップ回路を示す回路図である。

第２図において、本実施例のホワイト・ダーククリッ
プ回路は、映像信号入力端１を有する入力回路２と、プ
リエンファシス回路３と、加算回路９と、レベル検出回
路10と、ダーククリップ回路14と、ホワイトクリップ回
路15と、基準電圧源13と、高電位端32と、低電位端33と
を含み、構成される。

ここで、入力回路２は、npnトランジスタ16,定電流源
64,抵抗22を有する。プリエンファシス回路３は、npnト
ランジスタ17,18,19,定電流源26,27,28,抵抗24,25,コン
デンサ29,出力端６を有する。加算回路９は、抵抗44,5
5,56,npnトランジスタ35,36,定電流源49,キードパルス
入力端７を有し、入力回路２のトランジスタ16のベース
から、npnトランジスタ34を介して、キードパルス入力
端７に接続されている。ダーククリップ回路14は、抵抗
46,57,58,npnトランジスタ38,39,20,定電流源50を有す
る。レベル検出回路10は、npnトランジスタ37,43と抵抗
45とコンデンサ54を有する。ホワイトクリップ回路15
は、抵抗47,59,60,npnトランジスタ40,41,pnpトランジ
スタ21,定電流源51を有する。基準電流源13は、抵抗48,
npnトランジスタ42,63,定電流源52,53を有する。

第２図において、第１図，第５図と同一ブロック、同
一回路は同番号としてある。即ち、本実施例では、入力
回路２は抵抗22,トランジスタ16,定電流源64からなるク
ランプ回路、加算回路９はトランジスタ35,36,抵抗44,5
5,56,定電流源49からなる差動増幅回路、レベル検出回
路10はトランジスタ43,37,抵抗45,コンデンサ54からな
るピーク検出回路で各々構成され、ダーククリップ回路
14はトランジスタ38,39,抵抗46,57,58,定電流源50から
なる差動増幅回路11と、トランジスタ20からなるクリッ
プ回路とから構成され、ホワイトクリップ回路15は、ト
ランジスタ40,41,抵抗47,59,60,定電流源51からなる差
動増幅回路12とトランジスタ21からなるクリップ回路と
から構成され、基準電圧源13は、抵抗48,トランジスタ4
2,63,定電流源52,53から構成され、メインエンファシス
回路３は従来と同様の構成となっている。

第３図（ａ）乃至第３図（ｆ）は、通常の振幅の映像
信号が入力した場合の第２図の各部の動作を示す波形
図、第４図（ａ）乃至第４図（ｆ）は通常の半分の振幅
の映像信号が入力した場合の第２図の各部の動作状態を
示す波形図である。このうち、第３図（ａ），第４図
（ａ）は映像信号入力端１の波形図、第３図（ｂ），第
４図（ｂ）はキードバルス入力端７の波形図、第３図
（ｃ），第４図（ｃ）は加算回路９の出力トランジスタ
35のコレクタの波形図、第３図（ｄ），第４図（ｄ）は
レベル検出回路10のトランジスタ38、40のベースの波形
図、第３図（ｅ）、第４図（ｅ）はトランジスタ21、20
のベースの波形図、第３図（ｆ）、第４図（ｆ）はプリ
エンファシス回路３のトランジスタ19のベースの波形で
ある。第３図（ｅ）、第４図（ｅ）において、クリップ
レベル70はトランジスタ21のベースのレベル、クリップ
レベル71はトランジスタ20のベースのレベルであり、第
３図（ｆ），第４図（ｆ）において、ホワイトクリップ
レベル72はトランジスタ21のエミッタのレベル、メイン
エンファシス出力73はトランジスタ19のベースのレベ
ル、ダーククリップレベル74はトランジスタ20のエミッ
タのレベルである。

映像信号入力端１に入った映像信号（第３図（ａ），
第４図（ａ））と、キードパルス入力端７に入ったキー
ドパルス（第３図（ｂ），第４図（ｂ））とを加算した
波形は、第３図（ｃ），第４図（ｃ）のようになり、加
算回路９の利得を１倍、同期信号の振幅を△Vs、キード
パルスの振幅を△Vpとすると、接地（GND）から同期先
端までのレベルVsと、GNDからピークまでのレベルVp、
各々下式のようになる。

Vp＝Vs＋△Vs＋△Vp ……（２） 但し、Vcc;高電位端32の電圧 R;抵抗44の値 I₀;定電流源49の電流値 例えば、通常の振幅の映像信号の場合と1/2の振幅映
像信号の場合のGNDからピークまでのレベルの差は、1/2
△Vsとなる。

加算回路９の出力のGNDからピークまでのレベルと映
像信号の振幅とが比例関係となる。

この加算回路９の出力のピークレベルをレベル検出回
路10で直流電圧に変換し（第３図（ｄ），第４図
（ｄ））、差動増幅回路11の反転出力でダーククリップ
回路14のトランジスタ20のダーククリップレベル（第３
図（ｅ））を、差動増幅回路12の非反転出力でホワイト
クリップ回路15のトランジスタ21のホワイトクリップレ
ベル（第４図（ｅ））を各々決めているので、第３図
（ｆ），第４図（ｆ）に示すように、入力の映像信号が
小さい場合には差動増幅回路11の出力の直流電圧（ダー
ククリップレベル74）が高く、差動増幅回路12の出力の
直流電圧（ホワイトクリップレベル72）が低くなり、入
力の映像信号が大きい場合には差動増幅回路11の出力の
直流電圧（ダーククリップレベル74）が低く、差動増幅
回路12の出力直流電圧（ホワイトクリップレベル72）が
高くなって、入力映像信号の振幅に比例してホワイト・
ダーククリップのレベルが決まる。

〔発明の効果〕

以上説明したように、本発明は、入力映像信号にキー
ドパルスを加算した信号のレベルを検出し、その検出し
た直流電位を差動増幅回路で増幅した出力電圧でクリッ
プレベルを決めることにより、入力の映像信号の振幅に
比例したクリップレベルを得ることができ、入力の映像
信号の振幅がはらついても、クリップレベルの調整が不
要になるという効果がある。また、本発明によれば、入
力映像信号とキードパルスとの加算信号のレベル検出を
行っているので、同期部分と映像部分との振幅比がずれ
た異常な映像信号，例えば通常の映像信号と同一の振幅
で同期部分と映像部分との振幅比が、２対８のような異
常な映像信号が入力された場合でも、ホワイト・ダーク
クリップレベル設定の無調整化が十分に行えるという効
果もある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のホワイト・ダーククリ
ップ回路を示すブロック図、第２図は本発明の第２の実
施例のホワイト・ダーククリップ回路を示す回路図、第
３図（ａ）乃至第３図（ｆ）は通常の振幅の映像信号が
入力された場合の第２図の各部動作を示す波形図、第４
図（ａ）乃至第４図（ｆ）は通常の半分の振幅の映像信
号が入力された場合の第２図の各部動作を示す波形図、
第５図は従来のホワイト・ダーククリップ回路を示す回
路図である。 １……映像信号入力端、２……入力回路、３……プリエ
ンファシス回路、４・５……クリップ回路、６……出力
端、７……キードパルス入力端、８……出力回路、９…
…加算回路、10……レベル検出回路、11・12……差動増
幅回路、13……基準電圧源、14……ダーククリップ回
路、15……ホワイトクリップ回路、16・17・18・19・20
……npnトランジスタ、21……pnpトランジスタ、22・23
・24・25……抵抗、26・27・28……定電流源、29……コ
ンデンサ、30・31……半固定抵抗、32……高電位端、33
……低電位端、34・35・36・37・38・39・40・41・42・
43・61……npnトランジスタ、44・45・46・47・48……
抵抗、49・50・51・52・53・64……定電流源、54……コ
ンデンサ、55・56・57・58・59・60……抵抗。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】映像信号を入力する入力回路の出力をプリ
   エンファシス回路と加算回路とに入力し、前記加算回路
   はキードパルスを入力とし、前記加算回路の出力はレベ
   ル検出回路を介して第１の差動増幅回路の反転入力と第
   ２の差動増幅回路の非反転入力とに接続し、前記第１の
   差動増幅回路の非反転入力と前記第２の差動増幅回路の
   反転入力とに基準電圧源を接続し、前記第1,第２の差動
   増幅回路の出力は、互いに極性の異る第1,第２のクリッ
   プ回路を各々介して前記プリエンファシス回路の出力に
   接続され、前記プリエンファシス回路の出力は出力回路
   を介して出力端に出力されていることを特徴とするホワ
   イト・ダーククリップ回路。