KR910010066B1 - 비선형 엠퍼시스회로 - Google Patents

비선형 엠퍼시스회로 Download PDF

Info

Publication number
KR910010066B1
KR910010066B1 KR1019890012605A KR890012605A KR910010066B1 KR 910010066 B1 KR910010066 B1 KR 910010066B1 KR 1019890012605 A KR1019890012605 A KR 1019890012605A KR 890012605 A KR890012605 A KR 890012605A KR 910010066 B1 KR910010066 B1 KR 910010066B1
Authority
KR
South Korea
Prior art keywords
signal
emphasis circuit
low
differential amplifier
capacitors
Prior art date
Application number
KR1019890012605A
Other languages
English (en)
Other versions
KR910005554A (ko
Inventor
목도상
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890012605A priority Critical patent/KR910010066B1/ko
Publication of KR910005554A publication Critical patent/KR910005554A/ko
Application granted granted Critical
Publication of KR910010066B1 publication Critical patent/KR910010066B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

비선형 엠퍼시스회로
제1도는 본 발명 비선형 엠퍼시스회로의 블록구성도.
제2도는 본 발명 비선형 엠퍼시스회로의 상세회로도.
제3도는 본 발명 비선형 엠퍼시스회로의 각부 파형도.
제4도는 종래 비선형 엠퍼시스회로의 주파수 특성도.
제5도는 본 발명 비선형 엠퍼시스회로의 주파수 특성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 엠퍼시스부 2 : 저역억압부
3 : 증폭부 AV1∼AV5 : 차동증폭기
Cjl,Cj2 : 가변캐패시터 Q1∼Q4 : 트랜지스터
본 발명은 VTR의 휘도신호 기록계에 사용되는 비선형 엠퍼시스 회로에 관한 것으로서, 특히 잡음의 영향을 감소시켜 S/N비를 향상시키면서 비선형 엠퍼시스된 후 휘도신호의 대신호가 화이트클립 및 다아크클립에 의해 손실되는 에지(edge)부분의 오우버슈우트성분 및 언더슈우트성분이 잘려나가는 것을 방지하는 비선형 엠퍼시스회로에 관한 것이다.
일반적으로 VTR에서 휘도신호는 주파수변조와 복조시에 잡음분성이 많이 증대하게 되는바, 이러한 잡음 성분은 휘도신호의 신호레벨이 낮을수록 또 주파수가 높을수록 커지는 특성이 있다. 따라서 통상적으로 상기한 잡음을 억압하기 위해 휘도신호의 기록시에 신호의 고역주파수 및 낮은 레벨부분을 다른 부분보다 많이 강조하여 기록하게 되는데, 이와 같이 신호의 고역주파수 부분과 레벨이 낮은 부분을 그외 다른 부분보다 많이 증강해주는 회로가 비선형 엠퍼시스회로이다. 그러나 이와 같이 비선형 엠퍼시스회로에서 휘도신호의 고역주파수 성분을 증강시키게 되면, 신호의 상승부분이나 하강부분에 날카로운 오우버슈우트 또는 인터슈우트가 생기게 되고, 어떤 레벨 이상의 오우버슈우트 및 언더슈우트는 화이트클립회로와 다아크클립회로로서 제거하게 되는데, 이때 제기되는 에지(edge)부분의 신호량이 작은 신호의 클립량보다 많아져서 휘도 신호의 재생시에 원신호에 충실한 휘도신호의 파형이 재생되지 않는다고 하는 결점이 있었다.
본 발명은 상기한 실정을 감안하여 비선형 엠퍼시스회로계의 결점을 제거하고자 발명된 것으로서, VTR에서 휘도신호의 대신호기 록시에 신호의 주파수가 낮은 부분을 감쇄시켜 줌으로써 엠퍼시스 후 화이트클립 및 다아크클립회로에 의해 손실되는 신호의 양을 최소화하여 재생시 원신호에 가장 가까운 휘도신호를 재현할 수 있도록 된 비선형 엠퍼시스회로를 제공함에 그 목적이 있다.
이하 본 발명의 구성 및 작용효과를 첨부도면을 참조하여 상세하게 설명한다.
상기한 목적을 달성하기 위한 본 발명 비선형 엠퍼시스회로는 저항(RX1∼RX3)과 캐패시터(CX1), 가변 캐패시터(Cj1,Cj2) 및 차동증폭기(AV1∼AV5)로 구성되어 신호의 주파수가 높을수록 또 레벨이 낮을수록 신호를 증강하는 엠퍼시스부(1)에다 저항(R1-R3)과 캐패시터(C1,C2) 및 트랜지스터(Q1)로 구성되어 낮은 주파수 대역의 신호를 감쇄시키는 저역억압부(2)를 연결하고, 저항(R4,R5)과 트랜지스터(Q2-Q4)로 구성되어 신호의 크기를 일정한 이득값을 갖는 신호로 증폭시키는 증폭부(3)를 상기 저역억업부(2)에 연결한 구조를 갖는다.
미설명부호 I1∼I4는 전류원, IN, OUT는 각각 입력단자와 출려단자를 나타낸다.
이와 같은 구성을 갖는 본 발명 비선형 엠퍼시스회로의 상세한 회로도가 제2도에, 그와 각부 파형도가 제3도에 각각 도시되어 있는바, 제3a도에 도시한 휘도신호가 입력단자(IN)로 입력되면, 입력된 휘도신호는 엠퍼시스부(1)에 있는 차동증폭기(AV1)의 비반전단자(+)와 차등증폭기(AV2)의 반전단자(-)로 입력됨과 더불어 차동증폭기(AV3,AV4)의 비반전단자(+)와 반전단자(-)로도 각각 입력되게 된다.
그러면 차동증폭기(AV1)는 그의 반전단자(-)로 차동증폭기(AV2)의 출력이 입력되도록 구성되어 있으므로 휘도신호와 차동증폭기(AV2) 출력신호의 차신호를 출력하게 된다. 이 출력신호는 저항(RX1)과 캐패시터(CX1)의 구성에 의해 적분되어 제3b도의 신호로 된다. 적분된 제3b도의 신호는 차등증폭기(AV2)의 비반전단자(+)로 입력되어 반전단자(-)로 입력되는 휘도신호[제3a도 신호]와의 차신호가 차동증폭기(AV2)에서 출력되고, 이 출력이 차동증폭기(AV1)의 반전단자(-)로 인가되어 차등증폭기(AV1)에서 휘도신호[제3a도신호]와의 차신호가 구해지게 된다.
이와 같은 순환동작은 반복적으로 이루어지게 되며, 차동증폭기(AV1)의 출력이 저항(RX1)과 캐패시터(CX1)에 의해 적분될때에는 신호의 주파수에 따라 적분되는 양이 다르게 되고, 저항(RX1)값과 캐재시터(CX1)값을 곱합 시정수를 갖게 된다. 한편 저항(RX1)과 캐패시터(CX1)에 의해 적분된 제3b도 신호는 저항(RX2)을 통해 차동증폭기(AV3)의 반전단자(-)로도 입력되어 저항(RX3)을 통해 비반전단자(+)로 입력되는 휘도신호와의 차신호가 차동증폭기(AV3)에서 출력되는데, 차등증폭기(AV3)의 입력측에는 신호의 주파수에 따라 시정수가 변하는 가변캐패시터(Cj1)가 구성되어 있어서 비선형 엠퍼시스 특성 곡선의 기울기를 조절하게 되며, 차동증폭기(AV3) 내에서는 신호의 스윙폭이 제한되어 작은 신호는 리미팅(limiting)없이 완전한 스윙을 하게 되고, 신호가 큰 경우에는 스윙폭이 제한되므로 차동증폭기(AV3)로 입력되는 신호의 레벨에 따라 차동증폭기(AV3)의 출력은 달라지게 된다. 또 차동증폭기(AV3)의 출력측에 있는 가변캐패시터(Cj2)는 일정고주파수 대역에서부터 신호를 서서히 감소시키는 적분역할을 하게 되므로 차등증폭기(AV3)와 가변캐패시터(Cj2)를 통과한 신호는 제3c도 신호의 파형으로 된다.
이와 같이 주파수와 신호레벨에 따라 크기가 다른 차신호로서 검출된 제3c도 신호는 차동증폭기(AV5)의 비반전단자(+)로 입력되고, 차동증폭기(AV5)의 반전단자(-)로는 원신호인 휘도신호[제3a도]가 차동증폭기(AV4)를 거쳐 제3d도 신호로 반전되어 입력된다. 그에 따라 차동증폭기(AV5)에서는 제3c,d도 신호가 합쳐져서 그들의 차신호인 제3e도 신호가 출력되고, 이 제3e도 신호는 저역억압부(2)에 있는 트랜지스터(Q1)의 베이스로 입력된다.
트랜지스터(Q1)의 베이스로 입력된 신호는 저항(R3)과 트랜지스터(Q1) 및 전류원(I1) 구성의 버퍼를 지나 저역억압 특성을 갖는 저항(Rl, R2)과 캐패시터(C1, C2) 구성의 회로를 거치면서 주파수의 저역부분이 감쇄되게 되는데, 이때의 전달특성 G(S)는
Figure kpo00001
로 된다. 이와 같은 주파수 특성을 도시하면 제5도와 같게 되는바, 이를 종래 비선형 엠퍼시스회로의 주파수특성을 나타낸 제4도와 비교해보면, 낮은 저역부분에서 본 발명 비선형 엠퍼시스회로의 이득이 종래의 그것보다 적음을 알 수 있다. 즉 주파수의 저역부분이 감쇄됨을 분명히 알 수 있다. 이렇게 저역억압부(2)에서 주파수의 저역부분이 감쇄된 신호는 증폭부(3)로 입력되어 트랜지스터(Q2∼Q4)를 차례로 거치면서 증폭되어 제3f도 신호로서 출력단자(OUT)에서 출력된다. 이 출력신호[제3f도 신호]는 휘도신호 기록계의 화이트클립 및 다아크클립회로를 거쳐도 주파수의 저역부분에서 신호의 에지(edge)부분 손실이 없으므로 재생하게 되면, 원신호에 가장 가까운 신호파형으로 재생되게 된다.
상기한 바와 같이 작용하는 본 발명은 저역억압회로를 구성하여 VTR에서 휘도신호의 대신호기록시 엠퍼시스된 신호의 저주파대역을 감쇄시켜 줌으로써 화이트클립 및 다아크클립에 의해 신호의 에지 부분이 손상되는 것을 방지할 수 있어서 기록된 신호의 재생시 원신호에 가장 가까운 충실한 신호를 재생할 수 있는 장점이 있다.

Claims (1)

  1. 저항(RX1∼RX3)과 캐패시터(CX1), 가변캐패시터(Cj1,Cj2) 및 차동증폭기(AV1-AV5)로 이루어져 입력되는 휘도신호를 주파수가 높을수록 또 레벨이 낮을수록 많이 증강시켜 비선형 엠퍼시스시키는 엠퍼시스부(1)와, 저항(Rl-R3)가 캐패시터(Cl,C2) 및 트랜지스터(Q1)로 이루어져 상기 엠퍼시스부(1)에서 비선형 엠퍼시스된 신호를 입력하여 입력되는 신호중 낮은 주파수대역의 신호를 감쇄시키는 저역억압부(2) 및 저항(R4,R5)과 트랜지스터(Q2∼Q4)로 이루어져 상기 저역억압부(2)에서 낮은 주파수대역의 신호가 감쇄된 신호를 입력하여 일정한 이득값을 갖는 원하는 신호레벨로 증폭하는 증폭부(3)로 구성되어 잡음의 영향을 감소시켜 S/N비를 향상시키면서 엠퍼시스된 후 휘도신호의 대신호가 화이트클립 및 다아크클립에 의해 손상되는 것을 방지함을 특징으로 하는 비선형 엠퍼시스회로.
KR1019890012605A 1989-08-31 1989-08-31 비선형 엠퍼시스회로 KR910010066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890012605A KR910010066B1 (ko) 1989-08-31 1989-08-31 비선형 엠퍼시스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890012605A KR910010066B1 (ko) 1989-08-31 1989-08-31 비선형 엠퍼시스회로

Publications (2)

Publication Number Publication Date
KR910005554A KR910005554A (ko) 1991-03-30
KR910010066B1 true KR910010066B1 (ko) 1991-12-12

Family

ID=19289530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012605A KR910010066B1 (ko) 1989-08-31 1989-08-31 비선형 엠퍼시스회로

Country Status (1)

Country Link
KR (1) KR910010066B1 (ko)

Also Published As

Publication number Publication date
KR910005554A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
JPH06510655A (ja) Ｒｆ増幅器バイアス制御方法および装置
JP2723702B2 (ja) 線形補償回路
US4860105A (en) Noise Reducing circuit of a video signal
KR910010066B1 (ko) 비선형 엠퍼시스회로
US4122502A (en) Playback system for a magnetic tape recorder
US5276403A (en) Nonlinear preemphasis-deemphasis system
KR100213073B1 (ko) 재생 오디오 신호의 주파수 특성 보상 장치
US5182520A (en) Non-linear de-emphasis circuit
KR940009480B1 (ko) 색신호의 윤곽 강조회로
KR100213072B1 (ko) 오디오 신호 기록 보상장치
JPH05292454A (ja) ノンリニアエンファシス回路
JP2833932B2 (ja) ノンリニアエンファシス回路
KR900003542Y1 (ko) 재생 휘도 신호의 잡음 제거회로
JPS6148312B2 (ko)
JP2531789B2 (ja) ホワイト・ダ―ククリップ回路
JPH0419883Y2 (ko)
JP2893856B2 (ja) 重低音再生装置
JPS5811125B2 (ja) フイルタ装置
JPH0758559A (ja) スルーレート制御増幅器
JPS6174107A (ja) 信号処理回路
JPS6093814A (ja) 非線形増幅回路
JPH0522701A (ja) 画像再生装置
JPH11144386A (ja) 信号処理回路
JPS61234681A (ja) デエンフアシス装置
JPS6172485A (ja) 映像信号記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19890831

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19890831

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19910802

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19911112

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920303

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920409

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920409

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19941014

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19951212

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19961126

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970828

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19981124

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19991112

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20001120

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20011107

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20021108

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20031107

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20061128

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee