JP2000207858A - 磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【課題】 ヘッドの位置決め精度を改善した磁気ディス
ク装置を提供する。 【解決手段】 磁気ヘッドにより読み取られた信号を読
み出し回路で増幅し、該読出し回路からの読出し信号に
基づいて必要なデータを抽出するとともにヘッド駆動モ
ータのサーボ信号を生成する信号処理回路を備えた磁気
ディスク装置の上記信号処理回路において、上記読出し
信号を増幅する差動増幅回路の出力電流に対して選択的
に微小電流を加えるスイッチ回路及び上記微小電流を調
整する可変電流源回路とを含むオフセット補正回路を設
け、上記微小電流を含んだ無信号入力時の差動増幅回路
の出力電流を抵抗に流して電圧信号として取り出すとと
もに、基準電圧と比較してオフセットを検出して上記ス
イッチ回路のスイッチ制御信号及び可変電流源の電流制
御信号を形成して上記差動増幅回路でのオフセットを低
減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気ディスク型記
憶装置における磁気ヘッド駆動モータのサーボ信号生成
回路の差動増幅回路のオフセットキャンセル回路に利用
して有効な技術に関する。

【０００２】

【従来の技術】差動増幅回路は、対をなす差動素子のア
ンバランスにより入力信号が等しい無入力時にも出力電
流が形成されてしまうというオフセット電流が生じる。
磁気ディスク型記憶装置においては、上記のようなオフ
セット電流があると、差動増幅回路で構成されたリード
アンプの出力信号に基づいて磁気ヘッドの位置決め制御
を行なっているため、正確なヘッドの位置決めが行なえ
ないという不具合が生じる。つまり、磁気記録密度を高
するためにトラック幅を狭くしようとしても、上記オフ
セットによって磁気ヘッドの位置決め精度が決定されて
上記トラック幅に対応した正確なヘッド制御が行えない
から、かかるリードアンプの持つオフセットによって記
録密度が制限されてしまうものとなる。

【０００３】

【発明が解決しようとする課題】一般に差動増幅回路の
オフセット補正回路として、プローブ検査によってオフ
セットを検出し、抵抗素子のトリミングを行うことが考
えられる。しかし、このようにすると、上記トリミング
の誤差によって精度の高いオフセットキャンセルができ
ないばかりか、プロービング検査以降でのペア素子の特
性変化や温度及び電圧変動等に対応できないという問題
がある。

【０００４】この発明の目的は、ヘッドの位置決め精度
を改善した磁気ディスク装置を提供することにある。こ
の発明の前記ならびにそのほかの目的と新規な特徴につ
いては、本明細書の記述および添附図面から明らかにな
るであろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、磁気ヘッドにより読み取られた
信号を読み出し回路で増幅し、該読出し回路からの読出
し信号に基づいて必要なデータを抽出するとともにヘッ
ド駆動モータのサーボ信号を生成する信号処理回路を備
えた磁気ディスク装置の上記信号処理回路において、上
記読出し信号を増幅する差動増幅回路の出力電流に対し
て選択的に微小電流を加えるスイッチ回路及び上記微小
電流を調整する可変電流源回路とを含むオフセット補正
回路を設け、上記微小電流を含んだ無信号入力時の差動
増幅回路の出力電流を抵抗に流して電圧信号として取り
出すとともに、基準電圧と比較してオフセットを検出し
て上記スイッチ回路のスイッチ制御信号及び可変電流源
の電流制御信号を形成して上記差動増幅回路でのオフセ
ットを低減させる。

【０００６】

【発明の実施の形態】図１には、本発明に係る磁気ディ
スク装置に設けられるオフセット補正回路を備えた差動
増幅回路の一実施例の回路図が示されている。この実施
例では、信号処理回路に含まれるリードアンプを構成す
る差動増幅回路にオフセット補正回路及びその制御信号
を形成するオフセット検出回路が設けられる。

【０００７】入力信号Ｖｉｎと、直流バイアス電圧とし
ての基準電圧Ｖｒｅｆは、差動トランジスタＱ１とＱ２
のベースにそれぞれ供給される。上記トランジスタＱ１
とＱ２のコレクタと電源電圧ＶＣＣとの間には、負荷抵
抗Ｒ１とＲ２が設けられる。上記トランジスタＱ１とＱ
２のエミッタには、動作電流を流す電流源Ｉ１とＩ２が
設けられる。上記トランジスタＱ１とＱ２のエミッタと
の間には、エミッタ抵抗Ｒ３が設けられて、トランジス
タＱ１とＱ２とが差動動作を行うようにされて、いわゆ
るｇｍアンプを構成する。

【０００８】上記入力差動回路に対して、点線で示した
ようなオフセット補正回路１が設けられる。上記差動ト
ランジスタＱ１とＱ２のコレクタと可変電流源Ｉ３との
間には、トランジスタＱ５とＱ３、及びスイッチＳ１に
より上記差動トランジスタＱ１又はＱ２のいずれか一方
のコレクタに接続されるトランジスタＱ４からなるオフ
セット補正回路１が設けられる。上記トランジスタＱ５
とＱ３のコレクタは、上記差動トランジスタＱ１とＱ２
のコレクタとそれぞれ接続され、上記トランジスタＱ４
のコレクタは、スイッチＳ１により上記トランジスタＱ
１又はＱ２のいずれか一方のコレクタに接続される。上
記トランジスタＱ３〜Ｑ４のエミッタは共通に上記可変
電流源Ｉ３に接続される。上記トランジスタＱ３〜Ｑ５
は、同一サイズのトランジスタとして形成され、そのベ
ースには上記基準電圧基準電圧Ｖｒｅｆが供給される。

【０００９】上記差動トランジスタＱ１のコレクタの電
位Ｂと、差動トランジスタＱ２のコレクタの電位Ａは、
言い換えるならば、電源電圧ＶＣＣを基準にして抵抗Ｒ
１とＲ２で発生する電圧は、次の式（１）と（２）によ
り求められる。なお、スイッチＳ１は、差動トランジス
タＱ２のコレクタ側に接続された状態とし、抵抗Ｒ１と
Ｒ２の抵抗値は等しい抵抗値Ｒ０であるとし、差動トラ
ンジスタＱ１とＱ２のエミッタに設けられる定電流源Ｉ
１とＩ２の電流値は、等しい電流Ｉ０であるとする。

【００１０】 Ａ＝ＶＣＣ−Ｒ０（２／３×Ｉ３＋Ｉ０） ・・・・・・・（１） Ｂ＝ＶＣＣ−Ｒ０（１／３×Ｉ３＋Ｉ０） ・・・・・・・（２） したがって、差動トランジスタＱ２とＱ１のコレクタ電
位差Ａ−Ｂ、言い換えるならば、次段の差動増幅回路の
差動入力に伝えられる入力オフセット電圧は、１／３×
Ｒ０×Ｉ３となり、可変電流源Ｉ３の１ステップ当たり
電流ｉだけ増減させたときの次段差動増幅回路の入力オ
フセット電圧は、１／３×Ｒ０×（Ｉ３±ｉ）となり、
１／３×Ｒ０×ｉずつ補正される仕組みである。

【００１１】上記のようなオフセット補正回路１は、次
のオフセット検出回路２により形成された制御信号ＬＫ
とＩＴとにより制御される。制御信号ＬＫは、上記スイ
ッチＳ１の制御信号であり、バンドギャップ回路４で形
成された基準電圧Ｖ２と、無信号時の差動増幅回路のモ
ニタ出力電圧Ｖ１とを比較し、例えばＶ１＞Ｖ２となる
ようにスイッチＳ１を制御する。つまり、Ａ＞Ｂとなる
ような入力オセットを発生させる。

【００１２】差動トランジスタＱ６及びＱ７は、電圧電
流変換増幅回路を構成する。これらの差動トランジスタ
Ｑ６とＱ７のベースには、上記入力段の差動増幅回路の
出力信号ＢとＡがそれぞれ供給される。上記差動トラン
ジスタＱ６とＱ７の共通接続されたエミッタには、動作
電流を流す電流源Ｉ４が設けられる。上記差動トランジ
スタＱ６とＱ７のコレクタと電源電圧ＶＣＣとの間に
は、電流ミラー回路を構成するトランジスタＱ８とＱ９
及びそのエミッタ抵抗Ｒ４とＲ５とからなるアクティブ
負荷回路が設けられる。

【００１３】上記差動トランジスタＱ６とＱ７は、ＮＰ
Ｎ型トランジスタからなり、上記電流ミラー回路を構成
するトランジスタＱ８とＱ９は、ＰＮＰ型トランジスタ
からなる。上記アクティブ負荷回路を構成する電流ミラ
ー回路は、トランジスタＱ８のベースとコレクタとが接
続されてダイオード形態とされて、上記差動トランジス
タＱ６のコレクタ側に接続される。トランジスタＱ９
は、上記トランジスタＱ８とベースが共通接続されて、
そのコレクタが上記差動トランジスタＱ７のコレクタと
接続される。これにより、トランジスタＱ７のコレクタ
においはて、トランジスタＱ６に流れる電流ｉ１とＱ７
に流れる電流ｉ２との差分電流ｉ３が形成される。

【００１４】上記電圧電流変換増幅回路では、電流信号
の形態での出力信号を取り出すために電流ミラー回路が
設けられる。トランジスタＱ１０は、ベースとコレクタ
とが接続されることによってダイオード形態にされる。
このトランジスタＱ１０のエミッタと電源電圧ＶＣＣと
の間にはエミッタ抵抗Ｒ６が設けられる。上記トランジ
スタＱ１０に対して、電流ミラー形態にされるトランジ
スタＱ１１が設けられ、そのコレクタから出力電流ｉ４
を得るようにするものである。トランジスタＱ１１のエ
ミッタにも同様なエミッタ抵抗Ｒ７が設けられる。

【００１５】特に制限されないが、この実施例では、ト
ランジスタＱ１１のコレクタには、スイッチＳ２が設け
られ、かかるスイッチＳ２を通して出力電流ｉ４をキャ
パシタＣ０に供給し、出力電圧Ｖｏｕｔを発生させる。
上記キャパシタＣ０は、スイッチＳ３により放電（リセ
ット）されるものであり、上記スイッチＳ３とＳ４のス
イッチ制御により上記キャパシタＣ０への一定期間のチ
ャージ動作により形成された電圧信号Ｖｏｕｔを出力さ
せるものである。

【００１６】この実施例では、電流モニタ回路としてト
ランジスタＱ１２が設けられる。このトランジスタＱ１
２のベースは、上記トランジスタＱ１１のベースと共通
接続するとともに、エミッタに同様なエミッタ抵抗Ｒ８
を接続することにより、トランジスタＱ１１に流れる電
流ｉ４と同様な電流ｉ５を形成する。この電流ｉ５は、
特に制限されないが、半導体集積回路の外付抵抗Ｒ０に
流すようにして電圧信号Ｖ１を発生させる。上記外付抵
抗Ｒ０を用いた場合には、絶対値精度の高い抵抗値を得
ることができ、絶対値的に精度の高い電圧Ｖ１を得るこ
とができる。

【００１７】上記切換えスイッチＳ１は上記電圧比較回
路６から出力される誤差の正負に応じた信号ＬＫによっ
て制御され、電圧電流変換増幅回路の入力電圧がＡ＞Ｂ
になるような入力オフセット電圧を形成する。この結
果、電圧電流変換増幅回路の差動トランジスタＱ６とＱ
７に流れる電流は、ｉ１＜ｉ２のようなオフセット電流
が発生する。このため、出力回路では、ｉ３＝ｉ２−ｉ
１のようなオフセット電流が入力され、この電流ｉ３に
等しい電流ｉ４がキャパシタＣ０に流れて、それがオフ
セット電圧として出力される。

【００１８】この実施例では、出力電流をモニタするト
ランジスタＱ１２にも上記電流ｉ３に等しい電流ｉ５が
流れ、それが抵抗Ｒ０に流れて電圧信号Ｖ１となる。こ
の電圧Ｖ１と基準電圧Ｖ２との電位差がデジタル信号に
変換される。基準電圧Ｖ２は、無信号時において所望す
る出力電圧を出力するように設定されており、その電位
差をデジタル信号に変換して記憶させるとともに、それ
をアナログ変換して上記可変電流源Ｉ３の制御信号ＩＴ
を発生させ、無信号時に上記電流ｉ３が０になるように
可変電流源Ｉ３の電流を設定する。この構成では、素子
特性のプロセスバラツキの他に経時変化や温度変化、あ
るいは電圧変化等によるオフセットも解消することがで
きるものとなる。

【００１９】特に制限されないが、この実施例のオフセ
ット検出回路２は、制御信号ＥＮが所定のレベルにされ
たときにのみ動作するように構成されている。例えば、
前記のような磁気ディスク用サーボ信号処理回路の場合
には、サーボ信号に信号が入力されないリード時などに
信号ＥＮが上記所定レベルにされて、オフセット検出回
路２が動作し、オフセット補正回路１を制御してそのと
きのオフセットを補正するものである。つまり、上記の
ように入力振幅が０の時間内に上記オフセット検出回路
２によりオフセット補正動作が行われ、入力信号が供給
されるときには、信号ＥＮによりオフセット検出回路２
は非動作状態となるが、上記アナログ／デジタル変換回
路３の出力部に保持されたデジタル信号によりデジタル
／アナログ変換回路５が制御信号ＩＴを形成するので、
上記オフセット補正動作はそのまま継続される。

【００２０】図２には、オフセット検出回路の他の一実
施例の回路図が示されている。この実施例では、抵抗Ｒ
０で形成された電圧Ｖ１と基準電圧Ｖ２を電圧比較回路
１３で比較し、その結果をラッチ回路１４に保持させて
前記信号ＬＫを発生させる。また、上記電圧Ｖ１とＶ２
は、アンプ１５により差分を取り出し、許容オフセット
電圧δと電圧比較回路１６で比較する。Ｖ１−Ｖ２＞δ
のときには、カウンタ回路１８の計数動作を行わせる。
上記カウンタ回路１８には、図示しない他の回路から計
数動作に必要なクロックパルスが供給されるものであ
る。この計数出力は、デジタル／アナログ変換回路１９
によりアナログ信号に変換されて前記可変電流源Ｉ３を
制御する。上記カウンタ回路１８の計数動作は、上記Ｖ
１−Ｖ２が小さくなる方向にカウントアップ又はダウン
するものである。そして、上記Ｖ１−Ｖ２＜δになる
と、カウンタ回路１８の計数動作を停止させ、そのとき
のデジタル信号によりオフセット補正を行うものであ
る。

【００２１】上記カウンタ回路１８は、信号ＥＮが一方
のレベルであるときに上記電圧比較回路１６の出力に対
応して計数動作を行い、信号ＥＮが他方のレベルにある
ときには上記上記電圧比較回路１６の出力に無関係に前
の計数結果を保持するものである。上記のように入力振
幅が０の時間内に上記信号ＥＮが一方のレベルとされて
オフセット補正動作が行われ、入力信号が供給されると
きには、信号ＥＮが他方のレベルにされてカウンタ回路
１８が非動作状態となるが、上記計数結果を保持してい
るのでデジタル／アナログ変換回路１９により制御信号
ＩＴを形成するのでオフセット補正動作はそのまま継続
される。

【００２２】図３には、この発明に係る磁気ディスク装
置の一実施例のブロック図が示されている。この磁気デ
ィスク装置においては、本発明に係る前記のようなオフ
セット補正回路及びオフセット検出回路を備えた差動ア
ンプを備えている。

【００２３】この発明に係る磁気ディスク装置の構成を
簡単に説明すると、５０は磁気ディスク、５１は磁気デ
ィスクを回転させるスピンドルモータ、５２は磁気ディ
スク５０に対するデータの書込み、読取りを行なう磁気
ヘッド、５３は磁気ヘッド５２の位置決め用のボイスコ
イルモータ、５４は磁気ヘッド５２に書込み電流を流す
ライトアンプや磁気ヘッド５２により読み取られた信号
を増幅するためのリードアンプを有するリード・ライト
ＩＣ、５５はライトデータにＩＤ情報を付加して書込み
信号を形成したり読出し信号からデータを抽出したりす
る信号処理用ＬＳＩ、５６はボイスコイルモータ５３を
駆動するドライバ、５７はスピンドルモータ５１を駆動
するドライバ、５８はマイクロプロセッサ等に代わって
ハードディスク装置全体を制御するハードディスク・コ
ントローラである。図３の実施例では、ハードディスク
・コントローラ５８がスピンドルモータ５１を制御する
ように構成されているが、ハードディスク・コントロー
ラ５８とは別個にスピンドルモータ５１を制御する回路
を設けても良い。

【００２４】上記信号処理用ＬＳＩ５５にはリード系の
回路とライト系の回路が設けられており、このうちリー
ド系の回路は、図４に示すように、読出し信号Ｒｉｎ
ｘ，Ｒｉｎｙを増幅するオートゲインアンプ（ＡＧＣ）
５０１と、読出し信号Ｒｉｎｘ，Ｒｉｎｙから高周波の
ノイズ成分を除去するローパスフィルタ５０２と、読出
し信号のデータ部の信号をデジタル信号に変換するＡＤ
変換回路５０３と、ヘッド位置決め用のサーボ信号を生
成するサーボ信号生成回路５０４などから構成されてい
る。そして、このサーボ信号生成回路５０４は、読出し
信号Ｒｉｎｘ，Ｒｉｎｙを全波整流する全波整流回路５
４１、前記のような発明に係るオフセット補正回路及び
オフセット検出回路かなるオフセット調整回路１０を備
えた差動アンプなどから構成される。

【００２５】読出し信号Ｒｉｎｘ，Ｒｉｎｙからヘッド
位置決め用のサーボ信号を生成するサーボ信号生成回路
５０４の差動アンプとして本発明に係る初段差動増幅回
路、オフセット補正回路及びオフセット検出回路からな
るオフセット調整回路を差動アンプ２０に適用すること
により、差動アンプがオフセットを有することにより磁
気ヘッドが磁気ディスク面のトラックの中心からずれて
いるように見えてしまうのを防止して、精度の高い磁気
ヘッドの位置決め制御が可能となり、結果として高記録
密度化と安定した書き込みと読み出し動作が可能なると
いう利点が生じる。

【００２６】上記の実施例から得られる作用効果は、下
記の通りである。 （１） 磁気ヘッドにより読み取られた信号を読み出し
回路で増幅し、該読出し回路からの読出し信号に基づい
て必要なデータを抽出するとともにヘッド駆動モータの
サーボ信号を生成する信号処理回路を備えた磁気ディス
ク装置の上記信号処理回路において、上記読出し信号を
増幅する差動増幅回路の出力電流に対して選択的に微小
電流を加えるスイッチ回路及び上記微小電流を調整する
可変電流源回路とを含むオフセット補正回路を設け、上
記微小電流を含んだ無信号入力時の差動増幅回路の出力
電流を抵抗に流して電圧信号として取り出すとともに、
基準電圧と比較してオフセットを検出して上記スイッチ
回路のスイッチ制御信号及び可変電流源の電流制御信号
を形成して上記差動増幅回路でのオフセットを低減させ
ることにより、プロセスバラツキの他にも素子特性の経
時変化、温度変化あるいは電圧変化に対応した高精度の
オフセットキャンセル動作を行わせることができるとい
う効果が得られる。

【００２７】（２） 上記（１）により、磁気ディスク
装置では高記録密度化とともに安定した読み出し書き込
み動作を行わせることができるという効果が得られる。

【００２８】（３） 上記オフセット補正回路として、
入力信号と基準電圧とを受ける差動トランジスタと、上
記差動トランジスタのコレクタに設けられた抵抗素子
と、上記差動トランジスタのエミッタに設けられて動作
電流を形成する定電流源と、上記差動トランジスタのコ
レクタにそれぞれコレクタが接続された一対からなる第
１と第２のトランジスタと、上記スイッチ制御信号に対
応してコレクタが上記差動トランジスタのコレクタの一
方に接続される第３のトランジスタとを用い、上記第１
ないし第３のトランジスタの共通接続されたエミッタに
上記可変電流源を設け、上記第１ないし第３のトランジ
スタのべースに、上記差動トランジスタの一方の入力に
供給される基準電圧を供給することにより、正又は負の
両方のオフセット補正に対応させることができるという
効果が得られる。

【００２９】（４） 上記オフセット検出回路として、
上記抵抗により形成された電圧信号と上記基準電圧とを
電圧比較回路により大小比較して上記スイッチ制御信号
を形成し、上記抵抗により形成された電圧信号と基準電
圧との差分をアナログ／デジタル変換してラッチ回路に
保持させるとともに、その出力信号をデジタル／アナロ
グ変換してオフセット補正するような上記電流制御信号
を形成することにより正又は負の両方のオフセット補正
を行うことができるという効果が得られる。

【００３０】（５） 上記オフセット検出回路として、
上記抵抗により形成された電圧信号と上記基準電圧とを
電圧比較回路により大小比較して上記スイッチ制御信号
を形成し、上記抵抗により形成された電圧信号と基準電
圧と比較してデジタルカウンタ回路の計数動作を行わ
せ、その計数出力をデジタル／アナログ変換して電流制
御信号を形成し、上記抵抗で形成された電圧信号と基準
電圧との差分が許容誤差以下になるまで上記デジタルカ
ウンタの計数動作を行わせることにより、比較的簡単な
回路で正又は負の両方のオフセット補正を行うことがで
きるという効果が得られる。

【００３１】（６） 上記オセット検出回路に制御端子
を設け、無入力信号時の一定の期間にその動作を有効に
する制御信号を供給することにより、動作モードに対応
したオフセット補正制御が可能になるという効果が得ら
れる。

【００３２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例においては、入力段増幅回路や電圧電流変換増
幅回路において、増幅素子はトランジスタの他にＭＯＳ
ＦＥＴ（絶縁ゲート型電界効果トランジスタ）に置き換
えるものであってもよい。また、電圧電流変換増幅回路
は、正と負の出力電流を形成するようにするものであっ
てもよい。出力信号の取り出し方は、上記のようにキャ
パシタに出力電流を充電するものの他、それを抵抗に流
して出力電圧として取り出すものであってもよい。この
発明に係るオフセット調整回路を備えた差動アンプは、
磁気ヘッドの位置決め制御を行なうものの他、オフセッ
ト電圧が問題になる差動増幅回路に広く利用することが
できる。

【００３３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるハード
ディスク装置を構成する信号処理回路（ＬＳＩ）内のサ
ーボ信号生成回路を構成する差動アンプに適用したもの
について説明したが、この発明はそれに限定されるもの
でなく、差動増幅回路におけるオフセットの補正に広く
利用することができる。また、ハードディスク装置のみ
ならずフロッピーディスク装置やコンパクトディスク装
置などのサーボ信号生成回路にも利用することができ
る。

【００３４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。磁気ヘッドにより読み取られた信号を
読み出し回路で増幅し、該読出し回路からの読出し信号
に基づいて必要なデータを抽出するとともにヘッド駆動
モータのサーボ信号を生成する信号処理回路を備えた磁
気ディスク装置の上記信号処理回路において、上記読出
し信号を増幅する差動増幅回路の出力電流に対して選択
的に微小電流を加えるスイッチ回路及び上記微小電流を
調整する可変電流源回路とを含むオフセット補正回路を
設け、上記微小電流を含んだ無信号入力時の差動増幅回
路の出力電流を抵抗に流して電圧信号として取り出すと
ともに、基準電圧と比較してオフセットを検出して上記
スイッチ回路のスイッチ制御信号及び可変電流源の電流
制御信号を形成して上記差動増幅回路でのオフセットを
低減させることにより、プロセスバラツキの他にも素子
特性の経時変化、温度変化あるいは電圧変化に対応した
高精度のオフセットキャンセル動作を行わせることがで
きる。

【図面の簡単な説明】

【図１】本発明に係る磁気ディスク装置に設けられるオ
フセット補正回路を備えた差動増幅回路の一実施例を示
す回路図である。

【図２】図１のオフセット検出回路の他の一実施例を示
す回路図である。

【図３】本発明に係る磁気ディスク装置の一実施例を示
す概略ブロック図である。

【図４】図３の信号処理回路（ＬＳＩ）のリード系の回
路の構成例を示すブロック図である。

【符号の説明】

１…オフセット補正回路、２…オフセット検出回路、３
…アナログ／デジタル変換回路、４…バンドギャップ回
路、５…デジタル／アナログ変換回路、６…比較回路、
１３…電圧比較回路、１４…ラッチ回路、１５…アン
プ、１６…電圧比較回路、１８…カウンタ回路、１９…
デジタル／アナログ変換回路、Ｑ１〜Ｑ１２…トランジ
スタ、Ｒ１〜Ｒ８…抵抗、Ｉ１〜Ｉ４…電流源、Ｓ１〜
Ｓ３…スイッチ、Ｃ０…キャパシタ、５０…磁気ディス
ク、５１…スピンドルモータ、５２…磁気ヘッド、５３
…ボイスコイルモータ、５４…リード・ライトＩＣ、５
５…信号処理ＬＳＩ、５６…モータドライバ、５７…モ
ータドライバ、５８…ハードディスクコントローラ、５
０１…オートゲインアンプ、５０２…ローパスフィル
タ、５０３…ＡＤ変換回路、５０４…サーボ信号生成回
路、５４１…全波整流回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 磁気ディスクを回転駆動する回転駆動モ
   ータと、 磁気ディスクに記憶されているデータを読み取る磁気ヘ
   ッドと、 該磁気ヘッドの位置決めを行なうヘッド駆動モータと、 上記磁気ヘッドにより読み取られた信号を増幅する読出
   し回路と、 該読出し回路からの読出し信号に基づいて必要なデータ
   を抽出するとともに上記ヘッド駆動モータのサーボ信号
   を生成する信号処理回路と、 上記回転駆動モータを制御する制御回路とを備え、 上記信号処理回路は、 上記読出し信号を増幅する差動増幅回路と、 上記差動増幅回路に入力される入力信号経路に対して選
   択的に微小電流を加えるスイッチ回路及び上記微小電流
   を調整する可変電流源回路とを含むオフセット補正回路
   と、 上記微小電流を加えた無信号入力時の入力信号を受ける
   差動増幅回路の出力電流を抵抗に流して電圧信号として
   取り出すとともに、基準電圧と比較してオフセットを検
   出し、上記スイッチ回路のスイッチ制御信号及び可変電
   流源の電流制御信号を形成して上記差動増幅回路でのオ
   フセットを低減させるオフセット検出回路と含むことを
   特徴とする磁気ディスク装置。
2. 【請求項２】 請求項１において、 上記オフセット補正回路は、 入力信号と基準電圧とを受ける差動トランジスタと、 上記差動トランジスタのコレクタに設けられた抵抗素子
   と、 上記差動トランジスタのエミッタに設けられて動作電流
   を形成する定電流源と、 上記差動トランジスタのコレクタにそれぞれコレクタが
   接続された一対からなる第１と第２のトランジスタと、 上記スイッチ制御信号に対応してコレクタが上記差動ト
   ランジスタのコレクタの一方に接続される第３のトラン
   ジスタを含み、 上記第１ないし第３のトランジスタの共通接続されたエ
   ミッタに上記可変電流源が設けられ、 上記第１ないし第３のトランジスタのべースには、上記
   差動トランジスタの一方の入力に供給される基準電圧が
   供給されるものであることを特徴とする磁気ディスク装
   置。
3. 【請求項３】 請求項２において、 上記オフセット検出回路は、 上記抵抗により形成された電圧信号と上記基準電圧と
   は、電圧比較回路により大小比較して上記スイッチ制御
   信号を形成し、 上記抵抗により形成された電圧信号と基準電圧との差分
   をアナログ／デジタル変換し、デジタル出力をラッチ回
   路に保持させるとともに、その出力信号をデジタル／ア
   ナログ変換して電流制御信号を形成してオフセットを補
   正するものであることを特徴とする磁気ディスク装置。
4. 【請求項４】 請求項２において、 上記オフセット検出回路は、 上記抵抗により形成された電圧信号と上記基準電圧と
   は、電圧比較回路により大小比較して上記スイッチ制御
   信号を形成し上記抵抗により形成された電圧信号と基準
   電圧と比較してデジタルカウンタ回路の計数動作を行わ
   せるとともに、その計数出力をデジタル／アナログ変換
   して電流制御信号を形成するものであり、 上記抵抗で形成された電圧信号と基準電圧との差分が許
   容誤差電圧以下になるまで上記デジタルカウンタの計数
   動作を行わせるものであることを特徴とする磁気ディス
   ク装置。
5. 【請求項５】 請求項３又は請求項４において、 上記オセット検出回路は更に制御端子を備え、 上記制御端子には、無入力信号時の一定の期間にその動
   作を有効にする制御信号が供給されるものであることを
   特徴とする磁気ディスク装置。