JP2000339603A - 磁気ディスクメモリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 素子の製造プロセスバラツキに影響されない
で最適な読み出し信号振幅が得られるようにした磁気デ
ィスクメモリ装置を提供する。 【解決手段】 磁気ディスクの記録面からの読み出し信
号を増幅するリードアンプと、その出力信号を受ける利
得制御回路を備え、上記利得制御回路は、可変利得アン
プと、上記可変利得アンプから出力される差動信号を受
け、シングル出力信号に変換する信号変換回路と、上記
信号変換回路の出力信号を受け、上記出力信号の中心レ
ベルに対して正負の目標設定電位に対して絶対値的に上
記出力信号が超えたことを検出するコンパレータとを含
み、上記コンパレータの平滑信号により上記可変利得ア
ンプの利得制御信号を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、磁気ディスクメ
モリ装置に関するものであり、例えば読み出しヘッドと
してＭＲ（magnetoresistive）素子を用いるものに利用
して有効な技術に関するものである。

【０００２】

【従来の技術】ＭＲヘッドからの読み出し信号は、アナ
ログ／デジタル変換され、かかる変換されたデジタル信
号を信号処理することにより２値データを生成する。こ
のため、アナログ／デジタル変換する前の読み出し信号
の振幅を一定に制御することが必要である。

【０００３】

【発明が解決しようとする課題】上記のような読み出し
信号を一定に制御するためには、自動利得制御回路（Ａ
ＧＣ）が用いられる。本願発明者等においては、本願発
明に先立って自動利得制御のための振幅検出回路とし
て、図５に示すような回路を考えた。可変利得アンプを
通した読み出し信号である差動信号ＩＮＰとＩＮＮを抵
抗Ｒ２０とＲ２１により分圧して中点電圧を形成し、そ
れをオペアンプＯＰ１０とＮＰＮ出力トランジスタＱ１
２からなるボルティージフォロワ回路に供給し、抵抗Ｒ
２２と可変電流源Ｉ１２により基準電圧を形成する。上
記差動信号ＩＮＰとＩＮＮは、それぞれトランジスタＱ
１０とＱ１１及び定電流源Ｉ１０とＩ１１からなるエミ
ッタフォロワ出力回路を通した出力信号をコンパレータ
ＣＰ１とＣＰ２により比較して、チャージポンプ回路か
らなる平滑回路で直流化する。

【０００４】この回路は図６（Ａ）の波形図に示したよ
うに、上記差動信号ＩＮＰとＩＮＮにオセット電圧が存
在しない場合には、中心電圧であるリファレンスレベル
に対して、差動信号ＩＮＰとＩＮＮに対応した信号
（ａ）と（ｂ）が対称的となって、その中心電位がリフ
ァレンスレベルに一致するために上記ロウレベルに設定
された目標設定振幅（ΔＶ）により上記信号（ａ）と
（ｂ）の信号振幅を検出することができる。

【０００５】しかしながら、上記差動信号ＩＮＰとＩＮ
ＮにオフセットＶｏｆが存在する場合、言い換えるなら
ば、各信号ＩＮＰとＩＮＮの中心電圧と上記リファレン
スレベルとが直流的に不一致のときには、オフセットＶ
ｏｆ分が信号振幅と見做されてしまい、ＡＧＣ制御電圧
は上記オフセット電圧Ｖｏｆの大きさによって目標設定
振幅よりも小さくなる方向に読み出し信号の振幅を制御
してしまう。したがって、信号処理に必要な振幅を確保
できない程の大きなオフセットを持つ場合には、上記Ａ
ＧＣ回路を内蔵した信号処理回路を不良品として落とす
こととなり、製品歩留りを悪化させることが本発明者等
によって見い出された。

【０００６】この発明の目的は、素子の製造プロセスバ
ラツキに影響されないで最適な読み出し信号振幅が得ら
れるようにした磁気ディスクメモリ装置を提供すること
にある。この発明の前記ならびにそのほかの目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、磁気ディスクの記録面から
の読み出し信号を増幅するリードアンプと、その出力信
号を受ける利得制御回路を備え、上記利得制御回路は、
可変利得アンプと、上記可変利得アンプから出力される
差動信号を受け、シングル出力信号に変換する信号変換
回路と、上記信号変換回路の出力信号を受け、上記出力
信号の中心レベルに対して正負の目標設定電位に対して
絶対値的に上記出力信号が超えたことを検出するコンパ
レータとを含み、上記コンパレータの平滑信号により上
記可変利得アンプの利得制御信号を形成する。

【０００８】

【発明の実施の形態】図１には、この発明に係る磁気デ
ィスクメモリ装置に設けられる振幅検出回路の一実施例
のブロック図が示されている。上記振幅検出回路は、リ
ードアンプからの読み出し信号を一定の信号振幅に設定
するためのＡＧＣ（自動利得制御）ループ内に設けられ
る振幅検出回路を構成する。同図の各回路ブロックは、
ハードディスクメモリ用の信号処理回路を構成する図示
しない他の回路ブロックとともに１つの半導体基板上に
おいて形成される。

【０００９】後述するような可変利得アンプで形成され
た差動信号（ポジティブ）ＩＮＰに対応した入力信号ｖ
１と差動信号（ネガティブ）ＩＮＮに対応した入力信号
ｖ２とは、差動−シングルの信号変換回路ＣＶに供給さ
れる。この信号変換回路ＣＶは、アナログ演算回路から
なり、後述するように上記２つの入力信号ｖ１とｖ２の
差電圧（ｖ２−ｖ１）に対応したシングル信号ｖｏを形
成する。

【００１０】上記差動信号ＩＮＰとＩＮＮが入力される
入力端子間には、抵抗Ｒ１０とＲ１１とが設けられて、
その中点電圧が形成される。上記２つの差動信号ＩＮＰ
とＩＮＮとの間に直流オフセット電圧が存在しても、上
記のような直列抵抗Ｒ１０とＲ１１により１／２に分圧
した電圧を形成することにより、上記オフセットを含め
た中点電圧を形成することができる。

【００１１】上記中点電圧は、一方においてオペアンプ
ＯＰ４と、その出力部に設けられたＰＮＰ出力トランジ
スタＱ１とにより構成されたボルティージフォロワ回路
に入力される。つまり、オペアンプＯＰ４の非反転入力
端子（＋）には上記中点電圧が供給され、反転入力端子
（−）に上記出力トランジスタＱ１のエミッタ出力が帰
還される。上記オプアンプＯＰ４の出力信号は、上記ト
ランジスタＱ１のベースに供給される。上記トランジス
タＱ１のエミッタと電源電圧ＶＣＣとの間は、出力信号
の正側のレベル設定値を決めるための抵抗Ｒ１２と可変
電流源Ｉ１とが直列に接続される。上記ボルティージフ
ォロワ回路では、トランジスタＱ１のエミッタ電位が入
力された中点電圧と等しくなるように動作するから、そ
れを基準にして抵抗Ｒ１２で発生した電圧降下分が上記
中点電圧に対して正側の目標設定値とされる。

【００１２】上記中点電圧は、他方においてオペアンプ
ＯＰ５と、その出力部に設けられたＮＰＮ出力トランジ
スタＱ２とにより構成されたボルティージフォロワ回路
に入力される。つまり、オペアンプＯＰ５の非反転入力
端子（＋）には上記中点電圧が供給され、反転入力端子
（−）に上記出力トランジスタＱ２のエミッタ出力が帰
還される。上記オプアンプＯＰ５の出力信号は、上記ト
ランジスタＱ２のベースに供給される。上記トランジス
タＱ２のエミッタと回路の接地電位ＧＮＤとの間には、
出力信号の負側のレベル設定値を決めるための抵抗Ｒ１
３と可変電流源Ｉ２とが直列に接続される。上記ボルテ
ィージフォロワ回路では、トランジスタＱ２のエミッタ
電位が入力された中点電圧と等しくなるように動作する
から、それを基準にして抵抗Ｒ１３で発生した電圧降下
分が上記中点電圧に対して負側の目標設定値とされる。

【００１３】特に制限されないが、上記可変電流源Ｉ１
とＩ２とを電流ミラー回路により結合させることによ
り、可変電流源Ｉ１とＩ２の電流値を同じ制御電流に対
応した電流とすること、及び上記抵抗Ｒ１２とＲ１３の
抵抗値を等しく形成することとにより、上記中点電圧に
対して等しい電圧とれた正側と負側の目標設定電圧を形
成することができる。

【００１４】コンパレータＣＰは、上記信号変換回路Ｃ
Ｖから形成されたシングル信号を、上記２つの目標設定
電圧とを比較し、上記シングル信号が目標設定値を絶対
値的に超えたときにパルス信号を形成し、図示しないチ
ャージポンプ回路に供給する。チャージポンプ回路で
は、上記パルス信号を平滑して可変利得アンプの利得制
御電圧を形成する。

【００１５】この実施例の振幅検出回路では、上記信号
変換回路ＣＶによりシングル信号に変換された信号の振
幅を、その中点電圧を基準にして形成された正と負の目
標設定値と比較するものであり、後述するように差動−
シングル信号への信号変換過程でオフセット成分が相殺
されるために、精度の高い信号振幅検出を行うことが可
能となる。このため、素子の製造プロセスバラツキに影
響されないで高い精度での信号振幅の検出が可能とな
り、安定的なＡＧＣ動作を行わせるようにすることがで
きる。

【００１６】図２には、図１の振幅検出回路の動作を説
明するための波形図が示されている。この実施例では、
差動信号ＩＮＰとＩＮＮの差分によりシングル信号とす
るものであるので、その減算により信号ＩＮＰとＩＮＮ
とのオフセット電圧が相殺されて信号成分の差分、つま
り、信号ＩＮＰ又はＩＮＮの信号振幅の２倍の信号振幅
とされる。そして、その中心電圧であるリファレンスレ
ベルは、直流的には上記差動信号ＩＮＰとＩＮＮのオフ
セット電圧Ｖｏｆの１／２のレベルとされる。上記のよ
うに差動信号ＩＮＰとＩＮＮの信号振幅の２倍の信号振
幅とされること対応して、目標設定振幅も正側と負側に
おいて、上記リファレンスレベルを中心にして２倍（２
ΔＶ）に設定される。

【００１７】この実施例では、上記のような振幅検出回
路を用いることによりＡＧＣループ振幅Ｖｐは、次式
（１）により求めることができる。 Ｖｐ／２＝ΔＶ／（ｓｉｎ〔π／２×（１−Ｃｒ）〕） ・・・・・・（１） ここで、Ｃｒは、振幅制御用チャージポンプにおけるチ
ャージ／ディスチャージ電流比である。

【００１８】図３には、上記差動−シングルの信号変換
回路の一実施例の回路図が示されている。この実施例で
は、入力回路と減算回路とで構成される。入力回路は、
差動信号ｖ１とｖ２をその間に存在するオフセット電圧
Ｖｏｆの１／２を含めた中点電圧を基準にした差動信号
を形成するものである。つまり、オペアンプＯＰ１とＯ
Ｐ２の非反転入力端子（＋）には、入力信号ｖ１とｖ２
を供給する。上記２つのオペアンプＯＰ１とＯＰ２の出
力端子間に抵抗Ｒ３〜Ｒ５を接続して、Ｖｏｆ／２のオ
セット電圧を含む差動信号ｖ１＋Ｖｏｆ／２とｖ２＋Ｖ
ｏｆ／２を形成する。

【００１９】上記の差動信号を抵抗Ｒ１、Ｒ２及びオペ
アンプＯＰ３からなる減算回路により、上記２つの信号
（ｖ２＋Ｖｏｆ／２）−（ｖ１＋Ｖｏｆ／２）の減算動
作を行わせて、上記オフセット成分Ｖｏｆ／２を相殺さ
せ、次式（２）のようなｖ１及びｖ２に対してそれぞれ
２倍とされた振幅のシングル信号ｖｏを形成する。ここ
で、ｖ１＝ｖ２、Ｒ１＝Ｒ２、２Ｒ３＝２Ｒ５＝Ｒ４と
する。 ｖｏ＝Ｒ２／Ｒ１（１＋Ｒ３／Ｒ４＋Ｒ５／Ｒ４）ｖ１ ＝１（１＋１／２＋１／２）ｖ１＝２ｖ１ ・・・（２）

【００２０】図４には、この発明が適用される磁気ディ
スクメモリ装置の一実施例の概略ブロック図が示されて
いる。磁気ディスクメモリ装置は、磁気記録面を持つ複
数のディクスと、それを回転駆動する駆動装置としての
モータ、上記ディスク面への記録及び再生を行うヘッド
と、そのヘッドとの間でリード／ライト信号を授受する
リード／ライト（Ｒ／Ｗ）ＬＳＩ（集積回路）及びＲ／
ＷＬＳＩとの間での信号の授受を行う信号処理処理ＬＳ
Ｉ及びコントローラから構成される。

【００２１】上記Ｒ／ＷＬＳＩには、複数のヘッドに対
応した複数個のリードアンプや利得制御回路及び書き込
み用のドライバ回路等が搭載される。上記リードアンプ
は、ＭＲヘッドの製造バラツキを補償するように利得調
整されたほぼ一定の読み出し信号が形成されて、信号処
理ＬＳＩのＡＧＣ（自動利得制御）回路に伝えられる。
このＡＧＣ回路は、可変利得アンプＶＧＡ、振幅検出回
路ＡＧＣＤＥＴからなり、ＭＲヘッドと磁気記録面との
相対的な移動によって刻々変化する読み出し信号を振幅
を前記のような振幅検出回路により検出して一定の信号
振幅になるように可変利得アンプＶＧＡの利得を制御す
るという自動利得制御を行い、アクティブフィルタＡＦ
を通してサーボ回路に供給される。

【００２２】前記Ｒ／ＷＬＳＩのリードアンプの利得制
御は、いわば静的な利得設定を行うものであるのに対し
て、上記信号処理ＬＳＩに設けられるＡＧＣ回路は、い
わば動的な利得制御を行って実際に読み出される振幅を
ほぼ一定にし、読み出し信号をアナログ／デジタル変換
動作を高い精度で行うようにする。上記アクティブフィ
ルタＡＦは、読み出し信号のデータ転送速度に対応した
信号成分より高い周波数成分をノイズとして除去する。
ＡＧＣループ内に上記上記アクティブフィルタＡＦを含
ませることにより、信号振幅制御が高い周波数成分のノ
イズによって影響されなくなる。

【００２３】上記ＡＤＣは、クロックパルスにより動作
するチョッパ型のコンパレータを含んでおり、上記ＶＣ
Ｏで形成されたクロックパルスによりアナログ／デジタ
ル変換動作を行う。サーボ回路は、上記アクティブフィ
ルタ回路ＡＦを通した読み出し信号を入力として、ヘッ
ドが搭載されたアームの位置制御信号を形成する。ＷＰ
Ｃは、デジタル回路で生成された書き込みデータを受け
て書き込みパルスを形成し、上記Ｒ／ＷＬＳＩに供給す
る。Ｒ／ＷＬＳＩに含まれる書き込みドライバは、上記
書き込みパルスを受けて磁気ヘッドに駆動して書き込み
動作を行う。

【００２４】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 磁気ディスクの記録面からの読み出し信号を増
幅するリードアンプと、その出力信号を受ける利得制御
回路を備え、上記利得制御回路を可変利得アンプと、上
記可変利得アンプから出力される差動信号を受け、シン
グル出力信号に変換する信号変換回路と、上記信号変換
回路の出力信号を受け、上記出力信号の中心レベルに対
して正負の目標設定電位に対して絶対値的に上記出力信
号が超えたことを検出するコンパレータで構成し、上記
コンパレータの平滑信号により上記可変利得アンプの利
得制御信号を形成することにより、差動信号のオフセッ
ト電圧に影響されないで最適な読み出し信号振幅が得ら
れるような自動利得制御を行うことができるという効果
が得られる。

【００２５】（２） 上記可変利得アンプの出力信号を
入力信号のデータ転送速度に対応した遮断周波数を持つ
アクティブフィルタ回路に供給し、上記信号変換回路に
入力される差動信号を、上記可変利得アンプ及びアクテ
ィブフィルタ回路を通して形成された信号とすることに
より、高周波成分のノイズに影響されないで安定した自
動利得制御を行うようにすることができるという効果が
得られる。

【００２６】（３） 上記信号変換回路として、差動信
号の中点電圧を基準にし、それを減算して形成された差
分に対応したシングル信号とすることにより、オフセッ
ト成分を相殺させてシングル信号を形成することができ
るという効果が得られる。

【００２７】（４） 上記コンパレータとして、上記差
動信号が伝えられる入力端子間に設けられた分圧抵抗に
より形成された中点電圧を受け、ＰＮＰとＮＰＮ出力ト
ランジスタを持つ第１と第２のボルテージフォロワ回路
と、上記第ＰＮＰとＮＰＮの出力トランジスタのエミッ
タに第１と第２の抵抗を介して接続された第１と第２の
可変電流源とをそれぞれ備え、上記第１と第２の抵抗で
発生した電圧をハイレベル側とロウレベル側の基準電圧
とすることにより、オフセット電圧の影響を低減させた
自動利得制御を行うことができるという効果が得られ
る。

【００２８】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、差動
−シングルの信号変換回路は、差動信号の差分に対応し
たシングル信号を形成するものであれば何であってもよ
い。例えば、差動信号の一方を反転して同相信号とし
て、それを加算回路で加算しても同等の結果が得られ
る。

【００２９】コンパレータは、２つの基準電圧を持つ窓
型コンパレータの他、図５のように２つのコンパレータ
の組み合わせて構成するものであってもよい。ただし、
図５の場合とは逆に、入力信号が共通で基準電圧がそれ
ぞれ異なるものとされる。増幅トランジスタＱ１やＱ２
等は、ＭＯＳＦＥＴに置き換えることができる。読み出
しヘッドは、ＭＲヘッドの他にＧ（巨大）ＭＲヘッドで
あってもよい。この発明は、磁気ディスクメモリ装置に
広く利用できる。

【００３０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、磁気ディスクの記録面から
の読み出し信号を増幅するリードアンプと、その出力信
号を受ける利得制御回路を備え、上記利得制御回路を可
変利得アンプと、上記可変利得アンプから出力される差
動信号を受け、シングル出力信号に変換する信号変換回
路と、上記信号変換回路の出力信号を受け、上記出力信
号の中心レベルに対して正負の目標設定電位に対して絶
対値的に上記出力信号が超えたことを検出するコンパレ
ータで構成し、上記コンパレータの平滑信号により上記
可変利得アンプの利得制御信号を形成することにより、
差動信号のオフセット電圧に影響されないで最適な読み
出し信号振幅が得られるような自動利得制御を行うこと
ができる。

【図面の簡単な説明】

【図１】この発明に係る磁気ディスクメモリ装置に設け
られる振幅検出回路の一実施例を示すブロック図であ
る。

【図２】図１の振幅検出回路の動作を説明するための波
形図である。

【図３】図１の振幅検出回路に用いられる差動−シング
ルの信号変換回路の一実施例を示す回路図である。

【図４】この発明が適用される磁気ディスクメモリ装置
の一実施例を示す概略ブロック図である。

【図５】この発明に先立って考えられた振幅検出回路の
回路図である。

【図６】図５の振幅検出回路の動作を説明するための波
形図である。

【符号の説明】

Ｑ１，Ｑ２、Ｑ１０〜Ｑ１２…トランジスタ、ＯＰ１〜
ＯＰ５，ＯＰ１０…オペアンプ、Ｒ１〜Ｒ５、Ｒ１０〜
Ｒ２２…抵抗、ＣＰ…コンパレータ、ＣＶ…信号変換回
路、ＡＤＣ…アナログ／デジタル変換回路、ＡＧＣ…自
動利得制御回路、ＡＦＣＤＥＣ…振幅検出回路、ＶＧＡ
…可変増幅回路、ＡＦ…アクティブフィルタ回路、ＶＣ
Ｏ…発振回路、ＷＰＣ…書き込みパルス発生回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 円盤状の磁気記憶媒体と、 上記磁気記憶媒体の記録情報を読み出す読み出しヘッド
   と、 上記読み出しヘッドから出力された読み出し信号を増幅
   するリードアンプと、 上記リードアンプからの読み出し信号に対して自動利得
   制御を行う利得制御回路とを備え、 上記利得制御回路は、 可変利得アンプと、 上記可変利得アンプから出力される差動信号を受け、シ
   ングル出力信号に変換する信号変換回路と、 上記信号変換回路の出力信号を受け、上記出力信号の中
   心レベルに対して正負の目標設定電位に対して絶対値的
   に上記出力信号が超えたことを検出するコンパレータ
   と、 上記コンパレータの平滑信号により上記可変利得アンプ
   の利得制御信号を形成することを特徴とする磁気ディス
   クメモリ装置。
2. 【請求項２】 請求項１において、 上記可変利得アンプの出力信号は、入力信号のデータ転
   送速度に対応した遮断周波数を持つアクティブフィルタ
   回路に供給され、 上記信号変換回路に入力される差動信号は、上記可変利
   得アンプ及びアクティブフィルタ回路を通して形成され
   た信号であることを特徴とする磁気ディスクメモリ装
   置。
3. 【請求項３】 請求項２において、 上記信号変換回路は、差動信号の中点電圧を基準にし、
   それを減算して形成された差分に対応したシングル信号
   を形成するものであることを特徴とする磁気ディスクメ
   モリ装置。
4. 【請求項４】 請求項３において、 上記コンパレータは、 上記差動信号が伝えられる入力端子間に設けられた分圧
   抵抗により形成された中点電圧を受け、ＰＮＰ出力トラ
   ンジスタを持つ第１のボルテージフォロワ回路と、上記
   第ＰＮＰ出力トランジスタのエミッタに第１の抵抗を介
   して接続された第１の可変電流源とを備え、上記第１の
   抵抗で発生した電圧をハイレベル側の基準電圧とし、 上記中点電圧を受け、ＮＰＮ出力トランジスタを持つ第
   ２のボルテージフォロワ回路と、上記第ＮＰＮ出力トラ
   ンジスタのエミッタに第２の抵抗を介して接続された第
   ２の可変電流源とを備え、上記第２の抵抗で発生した電
   圧をロウレベル側の基準電圧とするものであることを特
   徴とする磁気ディスクメモリ装置