JP2005304096A - モータ駆動用半導体集積回路および磁気ディスク記憶装置 - Google Patents

Abstract

【課題】 シーク動作やトラックフォロー動作、セトリング動作をＰＷＭ制御で行なうことができるボイスコイルモータの駆動制御用半導体集積回路を提供する。
【解決手段】 回転駆動される磁気記憶ディスク上の磁気ヘッド（１０６）を上記ディスク上にて移動させるボイスコイルモータの駆動電流を、フィードバック制御するボイスコイルモータ駆動回路（２００）において、磁気ヘッドのシーク動作やトラックフォロー動作などコントローラからの指令値に基づいて磁気ヘッドを移動させる電流制御をＰＷＭ駆動で行なうとともに、コイルの一方の端子を駆動するドライバ回路とコイルの他方の端子を駆動するドライバ回路のいずれか一方をＰＷＭパルスの１／２周期ごとにＰＷＭ駆動し、他方のドライバ回路の制御信号は当該１／２周期の間固定状態にするようにした。
【選択図】 図２

Description

本発明は、磁気ディスク記憶装置の制御技術、さらには、回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリード／ライトを行なう磁気ヘッドを移動させるボイスコイルモータの制御技術に関する。

磁気ディスク記憶装置は、回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリード／ライトを行なう磁気ヘッドと、この磁気ヘッドを上記ディスク上にて移動させるボイスコイルモータと、上記磁気ヘッドのリード状態を監視しながら上記ボイスコイルモータの駆動電流を制御することにより上記磁気ヘッドの位置決めを行なうボイスコイルモータ駆動制御装置を有する。

磁気ディスク記憶装置の情報記憶密度は年々高められているが、これに伴って磁気ヘッドの位置決め制御も非常に高精度が要求される。そこで、上記ボイスコイルモータの駆動電流を当該駆動電流の検出値に基づいてフィードバック制御することにより上記磁気ヘッドの位置決めを行なうフィードバック制御が採用されている。また、磁気ヘッドを移動させるボイスコイルモータの駆動には、当初、ボイスコイルモータの駆動電流量を連続的に変化させるリニア駆動方式が採用されていた。

しかしながら、磁気ディスク記憶装置の高速化を実現するためには磁気ヘッドを所望の記憶トラックまで移動させる時間いわゆるシーク時間を短縮させなければならないが、そのためにはボイスコイルモータの駆動電流を増大させる必要がある。しかし、ボイスコイルモータの駆動電流を増大させると特にモータコイルでの電力損失が増大し、これに伴って発熱量が増大する。リニア駆動方式ではシーク時間短縮に伴う電源電流の増加が著しく大きい。一方、磁気ヘッドの移動の際に必要な電源を減らす方法として、パルス幅変調制御（以下、ＰＷＭ制御と呼ぶ）がある。ただし、ＰＷＭ制御はリニア駆動方式に比べて低消費電力であるが、高精度の制御が難しいという課題があった。

そこで、磁気ヘッドを所定の記憶トラックまで移動させるいわゆるシーク時にはＰＷＭ制御でボイスコイルモータを駆動させ、リード・ライトのため磁気ヘッドを所望のトラックに追従させるトラックフォロー時にはリニア駆動方式でボイスコイルモータを駆動させるようにした技術が開発された（特許文献１）。
特開２００２−１８４１３７号公報

しかし、シーク動作からトラックフォロー動作へ移る時にＰＷＭ駆動からリニア駆動へ切り替える方式にあっては、切り替えを円滑かつ迅速に行なわなくてはならないが、その制御を高精度で行うのが困難であるとともに、ＰＷＭ駆動のための制御回路とリニア駆動のための制御回路を別々にそれぞれ最適設計しなければならないので、設計負担が大きいとともに回路規模が増大するという不具合がある。そこで、本発明者らは、シーク動作とトラックフォロー動作の両方をＰＷＭ制御で行なうことを検討した。

ところが、現在、ボイスコイルモータのＰＷＭ制御には１４ビット前後のＤＡ変換回路が使用されているが、トラックフォローをＰＷＭ制御で行なうには１６ビット以上のＤＡ変換回路が必要であり、現在の半導体製造技術で主流のＣＭＯＳプロセスで１６ビット以上のＤＡ変換回路を製造するのは比較的困難であるという課題がある。また、従来、ボイスコイルモータのフィードバック制御のための電流検出には、コイルと直列に接続された抵抗の両端に発生する電圧をリニアアンプで検出する方式が一般に採用されているが、センス抵抗において電力損失が生じたり、サンプリングクロックの持つジッタにより検出誤差が生じたりするなど、種々の課題があることが明らかとなった。

本発明の目的は、シーク動作やトラックフォロー動作をＰＷＭ制御で行なうことができるとともに、所望の制御精度を有しかつＣＭＯＳプロセスで製造することができるボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明の他の目的は、ボイスコイルモータのフィードバック制御のための電流検出を、サンプリングクロックのジッタの影響を受けずかつＰＷＭ周期にも依存することなく、高精度に行なうことができるボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明のさらに他の目的は、量子化ノイズを抑えて制御系全体をディジタル回路化することができ、これによってアナログ回路に比べてＳＮ比を向上させることができるボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明の更に他の目的は、シーク動作やトラックフォロー動作をＰＷＭ制御で行なうことができるとともに、ＰＷＭ駆動で発生するノイズを低減することができるとともに、精度の高い電流制御が可能なボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明の更に他の目的は、製造ばらつきによってドライバ回路に生じる伝播遅延時間や遷移時間のずれを自動調整し、ＰＷＭ駆動の制御精度の低下を防止するとともにドライバ回路の出力信号の変化によってヘッドにより読み出された信号にノイズが結合して位置情報や記憶情報に誤りが生じるのを防止することができるボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明のさらに他の目的は、センス用抵抗において発生する電力損失を低減することができるボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明のさらに他の目的は、電源電圧の変動により生じるコイルの誤差電流を低減し、精度の高い駆動制御を行なうことができるボイスコイルモータの駆動制御用半導体集積回路を提供することにある。

本発明のさらに他の目的は、消費電力が少なく、読み出しエラーの少ない磁気ディスク記憶装置を提供することにある。

本発明の前記ならびにそのほかの目的と特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを上記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうボイスコイルモータ駆動回路において、磁気ヘッドのシーク動作やトラックフォロー動作などコントローラからの指令値に基づいて磁気ヘッドを移動させる位置決め制御に必要なボイスコイルモータの駆動電流制御を、ＰＷＭ駆動で行なうようにしたものである。

上記した手段によれば、シーク動作とトラックフォロー動作をＰＷＭ駆動のみで行なうため、シーク動作からトラックフォロー動作への移行およびその逆の移行を円滑かつ迅速に実行させることができ、時間的なロスが少ないとともに、ＰＷＭ駆動のための制御回路とリニア駆動のための制御回路を別々に設計する必要がないので、設計負担が軽減し回路規模も低減する。さらに、ＰＷＭ駆動はリニア駆動に比べて、出力ＭＯＳトランジスタのホットキャリアによる特性劣化を生じにくいため、安価なＣＭＯＳプロセスを採用し易く、それによってコストを低減することが可能になる。

ここで、望ましくは、磁気ヘッドを退避位置からディスク上へ移動させるロード動作制御もＰＷＭ駆動で行なう。さらに、シーク動作からトラックフォロー動作に移行する際のセトリング動作制御もＰＷＭ駆動で行なうように構成すると良い。さらに、磁気ヘッドをディスク上から退避位置へ移動させるアンロード動作制御もＰＷＭ駆動で行なうようにすることが可能である。

本願の第２の発明は、ボイスコイルモータをフィードバック制御するための制御回路全体をディジタル回路で構成するようにしたものである。従来は、ボイスコイルモータの制御回路がアナログ回路により構成されていたため、外部からのノイズに弱くまたオフセットによる誤差を生じ易いとともに、製造ばらつきの影響を受け易いため制御の高精度化が困難であったが、制御回路全体をディジタル回路で構成することによりこれらの問題を解決することができる。

ここで、望ましくは、電流指令値と電流検出値との差分信号から出力ドライバを制御する信号を生成する変調回路としてΣΔ（シグマ・デルタ）変調器を用いる。制御回路をディジタル回路で構成した場合、量子化ノイズが問題となるが、ΣΔ変調回路は量子化ノイズを高周波領域に拡散する特性があるため、ボイスコイルモータの位置決め制御に必要な低周波領域でのノイズを低減することができ、ＳＮ比を向上させることができる一方、増加した高周波領域のノイズはフィルタ（ディジタルフィルタ等）によって比較的容易に抑制することができる。

本願の他の発明は、ボイスコイルモータの制御回路全体をディジタル回路で構成することにより派生する新たな問題点を解決するためのものであり、それには以下のようなものがある。

第１に、ΣΔ変調器側において発生した高周波領域のノイズは、通常はフィルタを設けて除去するところを、フィルタを設けずに、制御信号をアナログ信号に変換するＤ／Ａ変換回路（ＰＷＭパルス生成回路等）で生じるノイズと共に、モータのコイルが有する時定数（積分作用）を利用して平均化させることで減衰させるようにしたものである。具体的には、ΣΔ変調器の出力信号を直接Ｄ／Ａ変換回路に入力して出力ドライバを制御するＰＷＭパルスもしくはＰＡＭパルスを生成させるようにする。これにより、ΣΔ変調器の後段のフィルタが不要になって制御回路全体を簡略化することができる。

ここで、望ましくは、ΣΔ変調器の量子化器として、１ビット量子化器ではなくマルチビット量子化器を用いるようにする。制御回路の高速化にはΣΔ変調器の量子化器として１ビット量子化器を用いる方が良いが、１ビット量子化器を用いると出力駆動回路のスイッチングディレイによってリニアリティが悪化してＳＮ比が劣化したり、出力駆動回路におけるスイッチングロスが増加したりするが、マルチビット量子化器を用いることにより、高周波ノイズの拡散をＰＷＭ周波数よりも低い周波数帯域に集中できるため、ＳＮ比を向上させ、出力駆動回路におけるスイッチングロスを低減することができる。

第２に、ΣΔ変調器の前段に積分型ディジタルフィルタからなる位相補償器を設けるようにしたものである。ボイスコイルモータの制御回路は、負帰還ループであるため系を安定させて発振を防止するために位相補償器を設ける必要があるが、ΣΔ変調器の前段に位相補償器を設けることにより制御回路全体を簡略化することができる。すなわち、電流指令値の更新周波数に比べて高い周波数で動作するΣΔ変調器の前段には、量子化ノイズを減らすためのオーバーサンプリングのための予測器が必要となるが、本発明では制御系全体の位相補償を行なう回路を積分型ディジタルフィルタで構成しΣΔ変調器の前段に設けることによって予測器と兼用させることができ、それによって別途予測器を設ける必要がなくなり制御回路を簡略化することができる。また、予測器で生じる時間遅れを削減できるため、本発明のＶＣＭドライバ回路全体の周波数帯域を向上させることができる。

ここで、望ましくは、位相補償器を低周波領域のみ積分特性を有するＰＩ型制御器を用い、ΣΔ変調器の前段に配置する。これにより、ΣΔ変調器およびその後段のＤ／Ａ変換器で発生する量子化ノイズの出力駆動電流に対する入力換算ノイズの伝達特性に微分特性を持たせることができ、それがΣΔ変調器の微分特性に加算されるため、低周波領域におけるＳＮ比が更に向上する。また、ボイスコイルモータ駆動回路の低周波領域におけるＳＮ比はほぼ電流検出段の精度で決定できるようになり、電流検出段にΣΔ変調型Ａ／Ｄ変換回路を用いることで精度を向上させることができる。さらに、望ましくは、位相補償器のフィルタ係数を設定するレジスタを設ける。これにより、ファームウェアの変更で、適用される磁気ディスク記憶装置の仕様に応じて最適な特性となるように、位相補償器を設定することができる。

第３に、電流検出段として、コイルに流れる電流（それを再現した電流を含む）を高速サンプルによる積分動作によって平均化した後に量子化(ＡＤ変換)する手段を用いるようにしたものである。具体的には、電流検出手段を電流検出用アンプと該アンプで検出されたアナログ信号をディジタル信号に変換するＡ／Ｄ変換回路とで構成し、Ａ／Ｄ変換回路としてオーバーサンプリング型Ａ／Ｄ変換回路を用いる。これにより、サンプリングパルスのジッタによる検出誤差がなくなると共に、ＰＷＭパルスのデューティ比が小さい時の平均電流の検出が可能となる。また、量子化の際に行なうサンプリング周期もＰＷＭ駆動の周期とは無関係に設定できるため、ボイスコイルモータ駆動回路全体の帯域向上も容易となる。

ここで、望ましくは、検出信号をディジタル信号に変換するＡ／Ｄ変換回路として、ΣΔ変調型Ａ／Ｄ変換回路を用いる。これにより、量子化ノイズが高周波領域に拡散されるため、ボイスコイルモータの位置決め制御に必要な低周波領域でのノイズを低減することができ、ＳＮ比を向上させることができる。なお、通常ΣΔＡＤ変調型Ａ／Ｄ変換回路の前段にはオーバーサンプリングを行なうための予測器が必要となるが、本発明ではボイスコイルモータのコイルによる積分特性でこれを代行し、予測器を省略する。つまり、電流検出用アンプから出力された検出信号を直接Ａ／Ｄ変換回路に入力させる。これによって、予測器が不要となり制御回路全体を簡略化することができる。

また、望ましくは、ΣΔ変調型Ａ／Ｄ変換回路の後段に、低域通過および周波数間引き機能を持つデシメーションフィルタを設ける。これにより、電流検出手段としてΣΔ変調型Ａ／Ｄ変換回路を用いるによって増加する高周波領域のノイズを抑制することができる。なお、さらに、望ましくは、該デシメーションフィルタの後段には、位相進み補償器を設ける。これにより、本フィルタの遅延によって生じるボイスコイルモータ駆動回路全体の不安定化（ゲインピーキング）を防止することができる。

本願のさらに他の発明は、ボイスコイルモータの制御回路全体をディジタル回路で構成するとともに、電流指令値と電流検出値との差分信号から出力ドライバを制御する信号を生成する変調回路としてΣΔ変調器を用い、電流検出手段の出力とΣΔ変調器の入力である高精度の駆動電圧指令信号とに基づいてコイルに生じる逆起電圧を推定する逆起電圧推定回路を設けるようにしたものである。コイルに生じる逆起電圧は、これを直接検出しなくても、ボイスコイルモータ駆動回路の電源電圧と、コイルに流れている電流の大きさ、コイルの駆動電圧が分かれば、コイルインピーダンスのモデルを用いて演算によって求めることができるが、これらのパラメータは上記構成を有する制御回路内にはもともと存在するため、演算によって容易に得ることができる。そのため、複雑な逆起電圧を検出するためのアンプ等を設ける必要がなくなり、回路規模を低減することができ低コスト化が可能となる。

本願の更に他の発明は、回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを上記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうボイスコイルモータ駆動回路において、磁気ヘッドのシーク動作やトラックフォロー動作などコントローラからの指令値に基づいて磁気ヘッドを移動させる電流制御をＰＷＭ駆動で行なうとともに、コイルの一方の端子を駆動するドライバ回路とコイルの他方の端子を駆動するドライバ回路のいずれか一方をＰＷＭパルスの１／２周期ごとにＰＷＭ駆動し、他方のドライバ回路の制御信号は当該１／２周期の間固定状態にするようにしたものである。

上記した手段によれば、ＰＷＭパルスの１周期内で発生する駆動電流の変動ムラを小さくすることができるため、ＰＷＭ駆動で発生するノイズを低減することができる。また、１／２周期ごとに異なる電流指令値を与えることができるため、１周期ごとに電流指令値を与える従来のＰＷＭ駆動方式に比べて、より高速応答の電流制御が可能になる。

本願の更に他の発明は、ボイスコイルモータ駆動回路のコイルの端子を駆動するドライバ回路の出力電圧の立上がりまたは立下がりのタイミングを検出してドライバ回路を制御する信号の遅延時間を計測する遅延時間計測回路と、ドライバ回路を制御する信号を任意の時間遅延させる可変遅延回路と、上記遅延時間計測回路で計測した時間を可変遅延回路に帰還させて信号の遅延時間を変化させる負帰還制御ループとを設けるようにしたものである。

これによって、製造ばらつきや温度変化および電源電圧変動によってドライバ回路に生じる伝播遅延時間のずれを自動調整することができ、これによってＰＷＭ駆動制御におけるリニアリティの低下を防止することができる。ここで、上記遅延時間計測回路は、コイルの一方の端子を駆動するドライバ回路とコイルの他方の端子を駆動するドライバ回路の両方に対して共通の回路として設けても良いが、別々に設けることによってより精度の高いＰＷＭ駆動制御が保証される。

本願の更に他の発明は、ボイスコイルモータ駆動回路のコイル端子を駆動するドライバ回路の出力電圧の立上がりまたは立下がりに要する時間を検出してドライバ回路の出力信号の遷移時間を計測する遷移時間計測回路と、ドライバ回路を制御する信号の変化速度を任意に設定する傾き調整回路と、上記遷移時間計測回路で計測した時間を傾き調整回路に帰還させて信号の遷移時間を変化させる負帰還制御ループとを設けるようにしたものである。

これによって、製造ばらつきや温度変化および電源電圧変動によってドライバ回路に生じる遷移時間のずれを自動調整することができ、同遷移時間を高精度に制御できるので、ドライバ回路の出力信号を伝播するケーブルにおいて、ドライバ回路の出力信号の急峻な変化によってヘッドにより読み出された信号にノイズが結合して位置情報や記憶情報に誤りが生じるのを防止することができる。ここで、上記遷移時間の調整は、遷移時間を設定するレジスタを設けて外部のコントローラからレジスタに設定した値に応じて行なうようにしても良いが、コントローラからボイスコイルモータ駆動回路へ供給される電流指令値に基づいて指令値に比例して遷移時間の調整を行なうように構成することも可能である。

本願の更に他の発明は、ボイスコイルモータをフィードバック制御するための制御回路全体をディジタル回路で構成するとともに、検出したコイル電流をフィードバックする経路の途中に、制御系全体で生じるオフセットをキャンセルするオフセット校正回路を設けるようにしたものである。制御回路全体をディジタル回路で構成したことにより、従来のアナログ制御系ではさまざまな箇所に必要であったオフセットの校正回路を１箇所に集約して設けることができ、回路規模の増大を抑制することができる。ここで、検出したコイル電流をディジタル信号に変換する回路がΣΔ変調型Ａ／Ｄ変換回路とその後段に設けられたデシメーションフィルタとからなる場合には、デシメーションフィルタの後段にオフセット校正回路を設けるのが望ましい。

本願の更に他の発明は、ボイスコイルモータのコイルに駆動電流を流すドライバ回路の出力トランジスタと並列に設けられ出力トランジスタの電流に比例した電流を流す所定のサイズ比のセンス用トランジスタを有するコイル電流再現回路と、該コイル電流再現回路により再現された電流をセンス用抵抗に流して発生した電圧降下を増幅する差動アンプとを有する電流検出回路を設けるようにしたものである。従来（特許文献１）のボイスコイルモータ駆動回路においては、モータのコイルと直列に接続したセンス用抵抗において生じた電圧降下を誤差アンプで増幅することでコイル電流を検出するようにしていたためセンス用抵抗において電力損失が発生していたが、本発明によると、モータのコイルと直列に接続するセンス用抵抗が不要となり、別途設けたセンス用抵抗にはコイル電流を比例縮小した電流を流して検出することができ、それによって電力損失を低減することができる。

また、前述の特許文献１に記載のボイスコイルモータ駆動回路においては、センス用抵抗において生じた電圧降下を増幅する誤差アンプに抵抗分割した電圧を入力しているが、この抵抗分割に用いる抵抗がオンチップの場合、抵抗値が島電位のバイアス依存性を持つことで電流検出誤差が発生したり、抵抗分割に用いる抵抗の比が製造ばらつきや局所的な温度上昇でマッチングが取れなくなると誤差アンプのＣＭＲＲ（同相ノイズ除去比）が低下して検出誤差が発生したりするおそれがあったが、本発明によると、誤差アンプへの入力電圧の分圧用抵抗が不要となるため、検出誤差を低減することができるようになる。

ここで、望ましくは、電流検出回路に、ＰＷＭ駆動の電力回生時に出力トランジスタに逆方向の電流が流れる場合でも上記センス用トランジスタに順方向電流が流れるように常時オフセット電流を流す電流付加回路と、検出電流に該オフセット電流が加算されないようにするオフセット電流キャンセル回路とを設ける。さらに、望ましくは、電流検出対象の出力トランジスタの状態がＯＮ抵抗領域に無く電流再現回路により正しい電流を再現できないような場合にその状態を判定する判定回路と、検出電流を保持可能なホールド手段とを設け、その間直前の検出電流を保持させるようにする。これによって、誤った電流の検出を回避して、より精度の高い電流検出が可能となる。

本願の更に他の発明は、ボイスコイルモータ駆動回路の電源電圧を検出する電源電圧検出回路を設け、基準電圧と比較してそのずれ量に応じて駆動制御信号（ＰＷＭ駆動パルス）のデューティ比もしくは出力電圧値を変化させるようにしたものである。これにより、電源電圧の変動により生じるコイルの誤差電流を低減することができる。ここで、ＰＷＭ駆動パルスのデューティ比もしくは出力電圧値を変化させる信号が、ΣΔ変調器で形成されるように構成されている場合には、ΣΔ変調器の入力部に可変利得アンプとして機能する乗算器を設け、該アンプのゲインが電源電圧の変化に反比例するように乗算器を働かせると良い。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、精度の高い駆動制御を行なうことができるコイルモータの駆動制御用半導体集積回路を得ることができる。
さらに、本発明に従うと、消費電力が少なく、読み出しエラーの少ない磁気ディスク記憶装置を実現することができる。

以下、本発明の好適な実施態様を、図面を参照しながら説明する。
図１は本発明の技術が適用された磁気ディスク記憶装置の概要を示す。
同図に示す磁気ディスク記憶装置は、磁気記憶ディスク１００、該磁気記憶ディスク１００を回転駆動させるスピンドルモータ１０２、上記磁気記憶ディスク１００上の記憶トラックに対して情報のリード／ライトを行なう磁気ヘッド（書込み磁気ヘッドおよび読出し磁気ヘッドを含む）１０４、先端に磁気ヘッド１０４を有するアーム１０６、このアーム１０６を回動させて磁気ヘッド１０４を上記ディスク１００上にて径方向へ移動させるボイスコイルモータ１０８、このボイスコイルモータ１０８を駆動するモータ駆動回路２００、上記磁気ヘッド１０４の読出信号から位置情報を読み取る信号処理回路（信号処理ＩＣ）１１０、この信号処理回路１１０が読み出した位置情報に基づいて上記モータ駆動回路２００に駆動電流指令値Ｉcmdを送る制御部３００などを有する。

ここで、制御部３００は、磁気ディスク記憶装置全体の動作を制御するマイクロコンピュータ（ＣＰＵ）３１０と、このマイクロコンピュータ３１０からの位置指令(目標トラック位置情報)と上記信号処理回路１１０からのヘッド位置情報とに基づいて例えば１６ビットのバイナリコードからなる駆動電流指令値Ｉcmdを生成するコントローラ３２０を有する。このコントローラ３２０が生成する駆動電流指令値Ｉcmdは、電流の流れる向きを指定できるようにするため２の補数あるいはオフセット・バイナリの形式で上記モータ駆動回路２００へ送られる。モータ駆動回路２００は、特に制限されるものでないが、この実施例では、単結晶シリコンのような１個の半導体チップに半導体集積回路として形成されている。

図２はボイスコイルモータ１０８を駆動制御するモータ駆動回路２００の構成を示す。
モータ駆動回路２００は、図２に示されているように、上記コントローラ３２０との間でシリアルにデータの送受信を行なうシリアルポート２０１と、ボイスコイルモータＶＣＭのコイルＬVCMに流される電流に比例した電流が流されるセンス用抵抗Ｒsnsの両端に発生する電圧を検出する差動アンプ（以下、電流検出用アンプと称する）２０２と、コイルＬVCMの両端子に駆動電圧を印加して所望の電流を流す出力ドライバ２１１，２１２が出力する電流に比例した電流がセンス用抵抗Ｒsnsに流れるように制御する電流検出制御回路２０３と、上記シリアルポート２０１を介してコントローラ３２０から受信した駆動電流指令値Ｉcmdと上記電流検出用アンプ２０２により検出した駆動電流Ivcmに比例する出力電圧Vsnsとに基づいて上記ドライバ２１１，２１２の駆動制御信号を生成するディジタル制御回路２２０と、該制御回路２２０において発生するオフセットを校正するオフセットキャリブレーション回路２０４と、電源電圧ＶDDの電圧値を検出するための分圧抵抗Ｒ１，Ｒ２およびＡＤ変換回路２０５と、ディジタル制御回路２２０内部の信号に基づいてコイルの逆起電圧Ｖb-emf（推定値）を演算して速度情報として上記コントローラ３２０へ供給する逆起電圧推定回路２０６などから構成されている。図２に示されている回路ブロックや素子は、ボイスコイルモータＶＣＭとセンス抵抗Ｒsnsを除いて、半導体集積回路化される。

逆起電圧推定回路２０６は、後述の変調回路２２４内の乗算器ＶＧＡの出力をＣＮＴ、コイルの電流をIvcm、コイルの寄生抵抗をＲＬ、制御回路の電源電圧ＶDDの基準値をＶDD0とおくと、次式
Ｖb-emf＝Ｖout−Ｉvcm・ＲＬ
Ｖout＝(２／ＣＮＴ)・ＶDD0
によって逆起電圧Ｖb-emfを簡単に演算することができる。したがって、逆起電圧推定回路２０６はＲＬ値やＶDD0値を保持するレジスタと乗算器と加減算器により構成することができ、従来のアナログ制御システムにおけるような複雑な逆起電圧検出回路が不要となる。

逆起電圧推定回路２０６によって算出された逆起電圧Ｖb-emfは、シリアルポート２０１を介してコントローラ３２０へ送るようにすることができる。コントローラ３２０は受信した逆起電圧からヘッドの移動速度を認知することができ、例えば磁気ヘッドをランプと呼ばれる退避位置からディスク上へ移動させるヘッドロード時のボイスコイルモータの速度制御に利用することができる。磁気ヘッドの移動速度が速過ぎると磁気ヘッドがディスク表面に接触して傷をつけてしまうおそれがあるが、該速度制御によりそれを回避することが可能となる。

ディジタル制御回路２２０は、上記差動アンプ２０２の出力信号をディジタル信号に変換するＡ／Ｄ変換回路２２１と、その後段に設けられたデシメーションフィルタ２２２と、デシメーションフィルタ２２２から出力される検出電流値とコントローラ３２０から送られて来る駆動電流指令値Ｉcmdとの差分に対して位相補償のための演算を行なう位相補償回路２２３と、位相補償された電流値を所定ビット数（実施例では７ビット）の制御コード信号ＦＣＮＴに変換する変調回路２２４と、該変調回路２２４の出力信号とその符号反転信号に基づいて前記ＶＣＭドライバ２１１，２１２の駆動制御信号を生成するＤ／Ａ変換手段としてのＰＷＭパルス生成回路２２５，２２６などから構成されている。

この実施例においては、上記デシメーションフィルタ２２２および上記位相補償回路２２３はロウパスフィルタ特性を有し、共にディジタルフィルタにより構成されている。ＰＷＭパルス生成回路２２５，２２６はカウンタとコンパレータにより構成することができる。変調回路２２４は、電流指令値と電流測定値とからＰＷＭパルス生成回路２２５，２２６に出力駆動信号のパルス幅に応じた計数値ＦＣＮＴ，−ＦＣＮＴを与え、ＰＷＭパルス生成回路２２５，２２６は５０ＭＨｚのようなクロックφ０によって動作して、上記計数値に応じたデューティ比の駆動電圧ＶＣＭＰ，ＶＣＭＮがドライバ２１１，２１２から出力されるように駆動制御信号（ＰＷＭ駆動パルス）ＰＬ１，ＰＬ２を生成して出力する。本実施例では、変調回路２２４の出力部の量子化器ＱＴＺとして７ビット量子化器を用いることにより、出力段のスイッチングロスを適切に保ちながらＰＷＭ駆動によるノイズの最適化を図るようにしている。

また、ディジタル制御回路２２０には、上記デシメーションフィルタ（２２２）と上記位相補償器（２２３）における演算に必要な係数を保持するレジスタ２２７，２２８がそれぞれ設けられており、これらのレジスタ２２７，２２８には、イニシャライズ（初期化）時等にコントローラ３２０から送られて来る値が設定され、保持されるように構成されている。オフセットキャリブレーション回路２０４は、イニシャライズ時にコントローラ３２０から出力アンプ２１１および２１２をハイインピーダンス状態にする信号が与えられたときに、電流検出回路全体のオフセットによって生じる値を電流検出系のオフセットキャンセル値ＡＣＱとしてレジスタ２２９に設定されるように構成される。

本実施例においては、Ａ／Ｄ変換回路２２１としてオーバーサンプリング型Ａ／Ｄ変換器の一種である２次のΣΔ変調型Ａ／Ｄ変換回路（以下、ΣΔ型Ａ／Ｄ変換回路と称する）が、また変調回路２２４として２次のΣΔ型変調回路が使用されている。ΣΔ型Ａ／Ｄ変換回路２２１は出力部にディジタル出力信号を生成する２ビットのＡ／Ｄ変換器ＡＤＣ１と、アナログ帰還信号を生成する２ビットのＤ／Ａ変換器ＤＡＣ１とが設けられ、２５ＭＨｚのような周波数のサンプリングクロックφｓに同期して動作される。ΣΔ型変調回路２２４は入力部に可変利得アンプＶＧＡとして機能する乗算器が、また出力部に７ビット量子化器ＱＴＺが設けられ、ＰＷＭ制御の周期（３９０ｋＨｚ）に対応してその１／２の周期を有する７８０ｋＨｚのような周波数のクロックφ１に同期して動作されるように構成されている。

ΣΔ型変調回路２２４の入力部の可変利得アンプＶＧＡのゲインＫｒは、Ａ／Ｄ変換回路２０５から出力される検出電源電圧ＶDDSと電源電圧ＶDDの基準値ＶDD0との比ＶDD0／ＶDDS・（1+R1／R2）で決定される。ＰＷＭ駆動によってドライバ２１１，２１２から出力される電圧ＶＣＭＰ，ＶＣＭＮは、電源電圧ＶDDに比例するため、電源電圧ＶDDの変動は出力電圧の歪となり、ＰＳＲＲ(Power Supply Rejection Ratio)を悪化させる。そこで、本実施例では、電源電圧ＶDDを検出するＡ／Ｄ変換回路２０４を設けるとともにΣΔ型変調回路２２４の入力部に可変利得アンプＶＧＡとして機能する乗算器を設けて、該アンプのゲインＫｒを電源電圧ＶDDの変化に反比例するように制御することで、高ＰＳＲＲ化を図るようにしている。

上記のように、本実施例のモータ駆動回路において、ΣΔ型Ａ／Ｄ変換回路とΣΔ型変調回路を用いているのは、ΣΔ型回路の特徴である高周波領域にノイズを拡散させて低周波領域のノイズを減らすことができるノイズシェーピングという特性（雑音整形）を利用するためである。つまり、ボイスコイルモータの駆動回路はその制御帯域が数１０ｋＨｚ以下であり、比較的低いため、ΣΔ型回路を用いることで低周波領域のノイズを減らして制御精度を高めることとした。そして、低周波領域のノイズが減った分増加する高周波領域のノイズは、ΣΔ型Ａ／Ｄ変換回路２１１の後段に、ロウパスフィルタとして機能するデシメーションフィルタ２２２を設けて抑制することとした。

ところで、従来より、Ａ／Ｄ変換回路には、逐次比較型やオーバーサンプル型など種々の形式のものが開発されている。一般に、Ａ／Ｄ変換回路でアナログ入力信号をディジタル信号に変換する場合、サンプリング周波数を高くすれば、信号周波数近傍のＳ／Ｎ（Signal to Noise Ratio）特性を向上させることができる。オーバーサンプル型Ａ／Ｄ変換回路は、オーバーサンプル比を高くすることによりＳ／Ｎ特性を向上させた方式である。

オーバーサンプル型Ａ／Ｄ変換回路は、Δ変調方式、ΣΔ変調方式、それらの混合方式に大別できる。このうち、ΣΔ変調方式は、出力信号と入力信号との差を積分器で積分し、この積分器の出力が最小となるようにフィードバック制御するものである。このΣΔ変調方式においては、積分の次数すなわち積分器の数を増やすことにより、Ｓ／Ｎ特性をさらに改善することができる。つまり、積分の次数を１次増やす毎に、周波数に比例したノイズシェーピング特性が期待できる。ただし、積分の次数を高くすると、系の安定性が低下するとともに消費電力が多くなるという不具合がある。本実施例では、ΣΔ型Ａ／Ｄ変換回路２２１とΣΔ型変調回路２２４をそれぞれ２次の回路とした。

本発明者等は、ボイスコイルモータ駆動用ＩＣに内蔵されて、コイル電流を検出するセンスアンプ２０２の出力信号をディジタル信号に変換してフィードバックするＡ／Ｄ変換回路としては、変換精度および変換速度の点からオーバーサンプリング型Ａ／Ｄ変換回路、その中でも特にΣΔ変調方式のＡ／Ｄ変換回路が適していると考えた。ΣΔ変調方式を用いると、通常の１６ビットのＡ／Ｄ変換回路として良く知られる逐次比較方式やノイズシェーパを用いないオーバーサンプリング方式を適用した場合に比べて、ノイズシェーピング特性の効果によって量子化ビット数を少なくして回路を簡略化できると共に、電流セル等の製造上のバラツキに対するセルのキャリブレーション無しで安定に高精度を実現できるという利点がある。

本電流検出にコイルに流れる電流Ｉvcmを検出した信号をディジタル変換する回路としてオーバーサンプリング型Ａ／Ｄ変換回路の１種であるΣΔ変調方式を用いた他の理由は、ＰＷＭ駆動の周期よりも短い周期で検出信号のサンプリングを行なうことにより、通常の１６ビットのＡ／Ｄ変換回路を用いる場合よりも電流検出誤差を小さくすることができるからである。

すなわち、通常の１６ビットのＡ／Ｄ変換回路を用いる場合には、例えば図１４（ａ）〜（ｃ）に示すように、ＰＷＭパルスの中央におけるコイル電流Ｉvcmをサンプリングして代表値とする方式が採られると考えられるが、これに用いられるサンプリングクロックφｓは、通常ＶＣＯ（電圧制御発振器）等で生成されるため破線のようにジッタを有することが多く、それによって図１４（ｄ）に示すように、検出電流Ｉsnsに誤差ΔＩが生じるおそれがある。また、前述の特許文献１のアナログ制御方式の発明においてもＰＷＭパルスの中心点におけるコイル電流Ｉvcmをサンプリングして代表値とし電流指令値との差をとる方式が採用されている（特許文献１の図３，図４参照）ため、同様な検出電流誤差ΔＩが生じるおそれがあった。

これに対し、本実施例のボイスコイルモータ駆動回路においては、コイル電流Ｉvcmの検出信号をディジタル変換する回路としてオーバーサンプリング型Ａ／Ｄ変換回路を用い、ＰＷＭ駆動の周期よりも短い周期で検出信号のサンプリングを行ないΣΔ型Ａ／Ｄ変換回路の持つ積分機能で平滑化を行なうため、図１４（ｅ）に示すように、クロックジッタによる電流検出誤差が原理上無視できるようになる。

なお、ΣΔ型Ａ／Ｄ変換回路とΣΔ型変調回路の構成と動作は公知であるので、詳しい説明は省略する。ΣΔ型Ａ／Ｄ変換回路２２１の出力用のＡ／Ｄ変換器ＡＤＣ１と帰還用のＤ／Ａ変換器ＤＡＣ１は、低周波領域のノイズを減らすとともに回路規模の増大を抑えるため２ビットとした。

ところで、通常、ΣΔ型変調器の前段にはオーバーサンプリングを行なうための予測器（補間処理）が必要となるが、本実施例ではモータ駆動回路全体の位相補償を行なう位相補償回路２２３を積分器で構成することによって、これをΣΔ型変調回路２２４の予測器として代行させるようにしている。また、電流検出のＡ／Ｄ変換回路２２１側ではＰＷＭ駆動時のコイルの積分特性が予測器として働くためコイルを予測器として代用させることで、予測器を省略している。

位相補償回路２２３は、ボイスコイルモータのコイルインピーダンスの1次遅れ特性を補償し、系全体を１次遅れに保つことと、出力段のＳＮ比を向上させるために設けられた回路である。図２の位相補償回路２２３のブロック内に示されている伝達関数から分かるように、この実施例では位相補償回路２２３は積分器で構成される。"ｓ"は、ラプラス変換された関数を表すのに用いられる変数である。

本実施例では、ボイスコイルモータ駆動回路全体の帰還ループの位相補償を行なう位相補償回路２２３を、低周波領域において積分特性を有し、高周波領域で比例特性を有するＰＩ型制御器とし、ΣΔ型変調回路２２４の前段に配置することで、変調器(量子化器)で発生する量子化ノイズの出力駆動電流に対する入力換算ノイズの伝達特性に微分特性を持たせるようにしている。

これにより、上記微分特性がΣΔ型変調回路２２４の微分特性に加算されるため、低周波領域におけるＳＮ比は更に向上し、本実施例のボイスコイルモータ駆動回路２００の低周波領域におけるＳＮ比はほぼ電流検出段（Ａ／Ｄ変換回路２２１）の精度で決定されるようになる。しかるに、本実施例では、電流検出段として、ノイズシェーピング効果を有するΣΔ型Ａ／Ｄ変換回路２２１を用いているため、回路全体としてのＳＮ比を低減することができる。

図９には、本実施例のボイスコイルモータ駆動回路２００の電流検出段で発生する誤差電流ΔＩadcと、出力段（位相補償回路、変調回路およびＰＷＭ生成回路）で発生する誤差電流ΔＩoutと、回路全体の誤差電流ΔＩvcmを示す。同図より、電流検出段で発生する誤差電流ΔＩadcは出力段で発生する誤差電流ΔＩoutよりも大きいが、回路全体の誤差電流ΔＩvcmは電流検出段で発生する誤差電流ΔＩadcよりも若干大きい程度であることが分かる。なお、図９において、ΔＩvcmoは４０ｋＨｚの帯域を有する理想の１６ビットＤ／Ａ変換器の誤差電流である。また、図９に示されているすべての誤差電流の値は、ΔＩvcmo（at ｆ<ｆvcm）で正規化されている。
なお、本実施例の電流検出段の理論ＳＮ比は次式（１）で近似することができる。

但し、ｎ：ΣΔ変調の次数
Ｎ：ΣΔ変調の量子化bit数
ovsa：オーバーサンプリング比(=fadc／2fvcm)
fadc：電流検出用ＡＤＣのサンプリングレート[Hz]
fvcm：本実施例のＶＣＭドライバの帯域[Hz]
であり、入力信号（電流指令値Icmd）はfvcmに帯域制限されていると仮定(即ちナイキスト周波数がfvcmと仮定)した。

図３には、ボイスコイルモータＶＣＭと図２の実施例のモータ駆動回路２００を伝達関数で現したものが示されている。図３において、"Ｋsens"は差動アンプ２０２のゲイン、"Ｋadc"はＡ／Ｄ変換回路２２１のゲイン、"ＱＮadc"はＡ／Ｄ変換回路２２１における量子化ノイズ、"ＱＮout"はＰＷＭ変調における量子化ノイズ、"ＶDD0"は電源電圧の基準、ＦＣＮＴはＰＷＭパルス生成回路２２５，２２６が計数すべきカウント値であり、このカウント値がΣΔ型変調回路２２４からＰＷＭパルス生成回路２２５，２２６へ与えられる。

図４には、図２の実施例のモータ駆動回路２００におけるデシメーションフィルタ２２２の具体例が示されている。

この実施例のデシメーションフィルタは、それぞれＮ個（例えばＮ＝１６）の遅延段ＤＬＹおよび加算器ＡＤＤを有しフィルタ係数が「１」のＦＩＲ（有限インパルス応答）フィルタＦＩＲ１，ＦＩＲ２とそれらの出力の平均をとる平均化回路ＡＶＲ１，ＡＶＲ２とが縦続接続されてなるロウパスフィルタ部ＬＰＦと、Ｍ個（例えばＭ＝３２）の遅延段ＤＬＹおよび加算器ＡＤＤを有しフィルタ係数が「１」のＦＩＲフィルタＦＩＲ３とその出力の平均をとる平均化回路ＡＶＲ３と、平均化回路ＡＶＲ３のデータをＭ個おきに取り出して出力する間引き回路（Ｍ：１）とが縦続接続されてなる間引き処理部ＥＬＭと、位相進み補償部ＰＧＣとから構成されている。

位相進み補償部ＰＧＣは、(1+S1／ωd)／(1+S1／m・ωd)なる伝達関数で表される演算を行なうディジタルフィルタにより構成し、分子が大きくなるように設定することで位相の進みを大きくすることができる。ここで、ωdはボイスコイルモータの周波数帯域をｆvcmとおくと、ωd＝３×２・π・ｆvcmで表される。位相進み補償部ＰＧＣを設けているのは、モータ駆動回路２００の周波数−ゲイン特性における５０ｋＨｚ近傍でゲインが上昇するのを抑えるためである。以下、その理由を説明する。

図５にはデシメーションフィルタの周波数特性が、また図６には実施例のモータ駆動回路２００の周波数−ゲイン特性が示されている。位相進み補償部ＰＧＣを設けないデシメーションフィルタを用いた場合、ディジタルフィルタはロウパスフィルタ特性を有するため遅延が生じ、ゲインと群遅延時間の周波数特性は、それぞれ図５に点線Ａ１，Ａ２で示すような特性となり、これによってモータ駆動回路２００の周波数特性は図６に点線Ａ０で示すように、５０ｋＨｚ近傍にゲインピーキングが発生する。

一方、位相進み補償部ＰＧＣを設けたデシメーションフィルタを用いた場合、図５に実線Ｂ１，Ｂ２で示すような特性となり、これによってモータ駆動回路２００の周波数特性は、図６に実線Ｂ０で示すように、ゲインピーキングのない特性となる。

ここで、上記位相進み補償部ＰＧＣや位相補償回路２２３は、図７に示すような等価回路からなるディジタルフィルタにより構成することができ、その伝達特性は、Ｋi’＝(1+bz^-1）／(1-az^-1）で表わされる。ＰＩ型制御器は、Ｋiの項とＫpの項を含む式Ｋi／ｓ＋Ｋpで表わされ、これは次式
Ｋi／ｓ＋Ｋp＝Ｋi／ｓ（１＋Ｋp・ｓ／Ｋi）
＝Ｋi／ｓ（１＋ｓ・Ｋp／Ｋi）
のように、変形することができる。この式は、図２の位相補償回路２２３のブロック内部に記されている式、Ｋi／ｓ（１＋ｓ・Ｌ／ＲL）と同じ形であることが分かる。図２の実施例のモータ駆動回路の位相補償回路２２３は、Ｋi／ｓ（１＋ｓ・Ｋp／Ｋi）とＫi／ｓ（１＋ｓ・Ｌ／ＲL）とが同じになるように、図７中のパラメータ"Ｋ"，"ａ"，"ｂ"が設計される。

次に、本実施例のモータ駆動回路におけるＰＷＭパルス生成回路２２５，２２６について説明する。ＰＷＭパルス生成回路２２５，２２６はそれぞれカウンタとコンパレータからなる回路であり、アナログ式駆動制御回路における三角波生成回路に相当する。ＰＷＭパルス生成回路２２５，２２６の計数値ＦＣＮＴ，−ＦＣＮＴがΣΔ型変調回路２２４からパルス幅を指定する７ビットのバイナリコードとして与えられ、５０ＭＨｚのクロックφ０でカウント動作して計数値に達すると出力が変化するように構成される。

しかも、この実施例においては、ΣΔ型変調回路２２４からＰＷＭパルス生成回路２２５，２２６へ７ビットの計数値が７８０ｋＨｚの周期で与えられる一方、ＰＷＭパルス生成回路２２５，２２６は計数値ＦＣＮＴ，−ＦＣＮＴが与えられてもいずか一方のカウンタはハイまたはロウ出力の固定値が継続出力されるように構成されている。ＰＷＭパルス生成回路２２５，２２６のかかる動作を、図８を用いて説明する。

図８において、ＰＷＭＣＮＴは計数値ＦＣＮＴ，−ＦＣＮＴの入力指令と同時に５０ＭＨｚのクロックφ０で「０」からカウントアップ動作する仮想のカウンタの計数値、ＰＬ１はＰＷＭパルス生成回路２２５から出力ドライバ２１１に供給される駆動制御信号（ＰＷＭ駆動パルス）、ＰＬ２はＰＷＭパルス生成回路２２６から出力ドライバ２１２に供給される駆動制御信号（ＰＷＭ駆動パルス）で、ＰＬ１，ＰＬ２はドライバ２１１，２１２から出力され、モータのコイル両端をＰＷＭ駆動する。モータ両端の駆動電圧ＶＣＭＰ，ＶＣＭＮはそれぞれＰＬ１およびＰＬ２に同期してＧＮＤレベルと電源電圧ＶDDをスイッチングする。VCMP−VCMNは、モータのコイルの両端子間に印加される電圧である。

図８から分かるように、本実施例においては、ＰＷＭ駆動パルスＰＬ１，ＰＬ２はそれぞれ１周期のうち半周期は固定、つまり半周期毎に交互にハイレベルまたはロウレベルに保持される。ＰＷＭ駆動におけるカウンタの動作のさせ方としては、図８の下半分に示されているように、パルスＰＬ１，ＰＬ２が１周期の間にそれぞれ入力指令値に応じた期間だけハイレベルになるように形成すればよいが、本実施例のように半周期はどちらか一方のパルスを固定し他方のパルスのみ入力指令値で制御することで、コイルの端子間電圧VCMP−VCMNの値をＰＷＭ駆動パルスＰＬ１，ＰＬ２の半周期毎に更新することができる。これによって、ＰＷＭ変調の見かけ上の分解能を高め、電流制御精度が高くなるという利点がある。尚、ＰＬ１，ＰＬ２のどちらを固定するかはFCNTの極性とPWMCNTが前半カウントか後半カウントのいずれの状態にあるかをみて判断する。

本実施例においては、パルスＰＬ１とＰＬ２の出力レベルが一致する区間と不一致する区間から構成され、カウンタ値が更新されるタイミングを起点に不一致区間、一致区間の順に並べる。これにより、FCNT値の絶対値が小さくなるトラックフォロー時ほど、PWMによる駆動電流のリップル電流が小さくなり高精度の制御が可能となる。更に本実施例ではFCNT＝０のときにDuty＝５０％のタイミングでPL1およびPL2の極性が切り替わるため出力駆動段の遅延時間および遷移時間による、ゼロクロス歪の発生が無い。

上記で述べた本実施例における、Xbit変調器のより具体的なＰＬ１，ＰＬ２のファンクション定義は下記のとおりである。
(i)FCNT(PL1の指示値)=-FCNT(PL2の指示値)=0 入力のとき
If 0 <= PWMCNT< [2^(X-1)]-1 then PL1=H,PL2=H
If[2^(X-1)] < PWMCNT<= [2^X]-1 then PL1=L,PL2=L
(ii)FCNT=+N, -FCNT=-N (0<N=<2^(X-1)-1) 入力のとき
If 0 <= PWMCNT< N-1 then PL1=H,PL2=L
If N <= PWMCNT< [2^(X-1)]-1 then PL1=H,PL2=H
If[2^(X-1)] < PWMCNT< [2^(X-1)]+N-1 then PL1=H,PL2=L
If[2^(X-1)]+N< PWMCNT<= [2^X]-1 then PL1=L,PL2=L
(iii)FCNT=-N, -FCNT=+N (0<N=<2^(X-1)-1) 入力のとき
If 0 <= PWMCNT< N-1 then PL1=L,PL2=H
If N <= PWMCNT< [2^(X-1)]-1 then PL1=H,PL2=H
If[2^(X-1)] < PWMCNT< [2^(X-1)]+N-1 then PL1=L,PL2=H
If[2^(X-1)]+N< PWMCN<= [2^X]-1 then PL1=L,PL2=L

次に、本実施例のモータ駆動回路における電流検出回路を備えた出力ドライバ２１１，２１２の具体例とその動作を、図１０および図１１を用いて説明する。なお、図１０には、出力ドライバ２１１，２１２のうちＰ側のドライバ２１１の構成が示されている。出力ドライバ２１２は２１１と同一の構成であるので、図示および説明を省略する。

本実施例の出力ドライバ２１１は、ＰＷＭパルス生成回路２２５から供給される駆動パルスＰＬ１のスイッチングタイミングと、出力制御回路２０３から供給される制御信号に基づいて調整する波形調整部２３１と、出力駆動部２３２とからなる。また、出力制御回路２０３は、出力ドライバ２１１の電源電圧ＶDDと出力電圧ＶＣＭＰとから出力電圧ＶＣＭＰの遅延時間と遷移時間を検出する計測部２３３と、シリアルポート（ＳＩＯ）２０１を介してコントローラ３２０から受け取った制御情報を保持するレジスタ部２３４と、レジスタ部２３４に保持されている制御情報と計測部２３３からの検出信号に基づいて上記波形調整部２３１に対する制御信号を生成する制御信号生成部２３５とからなる。

図１０に示されているように、出力ドライバの出力駆動部２３２は、電源電圧端子ＶDDと接地点との間に直列に接続されコイルの一方の端子に駆動電圧ＶＣＭＰを印加して電流を流す出力ＭＯＳトランジスタＭ１１，Ｍ２１と、Ｍ１１，Ｍ２１のゲート端子を駆動する差動アンプＡＭＰ１，ＡＭＰ２と、上記波形調整部２３１からの信号と出力電圧ＶＣＭＰを抵抗Ｒ９，Ｒ１０で分圧した電圧とを入力とし上記コイル駆動用差動アンプＡＭＰ１，ＡＭＰ２の入力信号を生成する電圧入力−電流出力型の差動増幅回路（以下、ｇｍアンプと称する）ＡＭＰ０などから構成されている。

また、差動アンプＡＭＰ１，ＡＭＰ２は、自身の出力電圧すなわち出力ＭＯＳトランジスタＭ１１，Ｍ２１と、Ｍ１１，Ｍ２１のゲート電圧をそれぞれ抵抗Ｒ４とＲ５またはＲ７とＲ８で分圧した電圧が反転入力端子に印加されている。かかる構成の出力ドライバの駆動回路については、特開２００３−５２１９４号に類似の回路技術が開示されており、また本発明の要旨ではないので、詳細については説明を省略する。

計測部２３３は、出力駆動部２３２の出力電圧ＶＣＭＰと電源電圧ＶDDより少し低い基準電位とを入力とする電圧比較器ＣＭＰ１と、出力駆動部２３２の出力電圧ＶＣＭＰと接地電位ＧＮＤより少し高い基準電位とを入力とする電圧比較器ＣＭＰ２と、電圧比較器ＣＭＰ１の出力ＤＬＹ１又は電圧比較器ＣＭＰ２の出力ＤＬＹ２とＰＷＭ駆動パルスＰＬ１（ＰＬ２）とから出力電圧ＶＣＭＰの遅延時間Ｔｄ（図１１参照）を検出するカウンタＣＮＴ１と、電圧比較器ＣＭＰ１の出力ＤＬＹ１と電圧比較器ＣＭＰ２の出力ＤＬＹ２とから出力電圧ＶＣＭＰの遷移時間Ｔｓを検出するカウンタＣＮＴ２などから構成されている。

制御信号生成部２３５は、レジスタ部２３４に保持されている制御情報と計測部２３３からの検出信号との差分をとる減算器もしくはディジタル比較器ＳＵＢ１，ＳＵＢ２と、差分に応じた制御コードＣＣ１，ＣＣ２を生成して上記波形調整部２３１へ出力する補償器ＣＰＳ１，ＣＰＳ２などから構成されている。補償器ＣＰＳ１，ＣＰＳ２は、ディジタルフィルタで構成する。

波形調整部２３１は、補償器ＣＰＳ１からの制御コードＣＣ１に応じてＰＷＭ駆動パルスＰＬ１を遅延させる遅延カウンタＤＬＣと、直列に接続された一対の定電流源Ｉ１，Ｉ２およびこれらと直列に設けられたスイッチＳＷ１，ＳＷ２と、電流源Ｉ１，Ｉ２の結合ノードＮ１と接地点との間に接続された容量素子Ｃ３などから構成されている。電流源Ｉ１，Ｉ２は、上記制御信号生成部２３５の補償器ＣＰＳ２からの制御コードＣＣ２に応じて電流値が変化されるようにされている。スイッチＳＷ１とＳＷ２はいずれか一方がオン状態にされるように制御され、スイッチＳＷ１がオンされると電流源Ｉ１により容量素子Ｃ３が充電されて出力電圧ＰＬ１’が上昇し、スイッチＳＷ２がオンされると電流源Ｉ２により容量素子Ｃ３が放電されることで出力電圧ＰＬ１’が下降する。その変化のスピードが電流源Ｉ１，Ｉ２の電流値で制御されることによって出力の変化速度（スロープ）すなわち遷移時間が調整される。

このように、本実施例の出力ドライバ２１１（２１２）においては、ＰＷＭパルス生成回路２２５（２２６）から供給される駆動パルスＰＬ１（ＰＬ２）のスイッチングタイミングと、計測部２３３による計測結果に基づいて波形調整部２３１において制御され、計測値がコントローラからの設定値に一致するようにフィードバックがかかる。そのため、図１１に示されているように、遅延時間Ｔｄと遷移時間Ｔｓが次第に設定値に収束するようになる。なお、この実施例では、電流源Ｉ１，Ｉ２の電流値の切替えで出力の変化速度（スロープ）を制御するようにしているが、ＳＷ１、ＳＷ２、I１およびＩ２からなるスルーレート調整回路を省略しｇｍアンプＡＭＰ０のスルーレートを直接制御して遷移時間Ｔｓを調整するように構成しても良い。

本実施例の出力ドライバ２１１（２１２）を適用すると、以下のような利点がある。
図１に示されているように、磁気ディスク記憶装置においては、ボイスコイルモータ１０８とモータ駆動用ＩＣ（２００）との間およびヘッド１０４を支持するアーム１０６に搭載してあるリード・ライト用ＩＣと信号処理用ＩＣ（１１０）との間が信号線で接続される。この接続は、一般にＦＰＣと呼ばれるフレキシブルなプリント配線ケーブル（図１２参照）で行なわれており、途中で分岐されることでそれぞれの部品に結合される。そのため、このケーブルには、ボイスコイルモータ１０８とモータ駆動用ＩＣ（２００）とを接続する配線と、リード・ライト用ＩＣと信号処理用ＩＣ（１１０）とを接続する配線とが互いに隣接して設けられることとなる。

磁気ヘッド１０４により読み出されたヘッドのポジショニング信号はアーム１０６上のリード・ライト用ＩＣ内のプリアンプで増幅され、信号処理回路１１０へフレキシブルケーブル４００の信号線４１１を介して供給される。また、本実施例の出力ドライバを有するモータ駆動回路２００からボイスコイルモータ１０８への駆動電圧(ＶＣＭＰとＶＣＭＮ)の供給も同一のケーブルの信号線４３１，４３２で行なわれる。従って、例えば図１２に示すように、フレキシブルケーブル（ＦＰＣ）４００の信号線４１１と４３１，４３２との間に存在する浮遊容量Ｃs1、Ｃs2によって、ボイスコイルモータの駆動電圧ＶＣＭＰとＶＣＭＮのスイッチングノイズがポジション信号に結合し、位置決め制御精度を悪化させるおそれがある。

磁気ディスクのヘッドシーク時は高速動作が要求されるため、ボイスコイルモータの駆動電流Ｉvcmは大きく(最大２Ａ程度)なるが、比較的、ポジション信号の読み出し精度に関してはトラックフォロー時ほどシビアではない。反対にヘッドのトラックフォロー時はボイスコイルモータの駆動電流Ｉvcm自体は小さい(数１０ｍＡ程度)が、オントラック状態を維持するためにポジショニング信号の読み出し精度は厳しい。また、トラックフォロー時はポジショニング信号と読み出しデータ信号が同一配線で時系列に交互に出力されるため、本カップリングノイズの重畳は読み出し信号のエラーレートの悪化をもたらす。さらに、コイル駆動電圧ＶＣＭＰとＶＣＭＮが同時に同一方向に変化すると、ポジション信号に結合するノイズがさらに大きくなるおそれがある。

そこで、本実施例では、図１３に示すように、電流指令値Ｉcmdが大きいヘッドシーク時はスイッチングロス低減を優先するため、ボイスコイルモータのコイル駆動電圧ＶＣＭＰとＶＣＭＮの変化速度（スロープ）を急峻にし、電流指令値Ｉcmdが小さいトラックフォロー時はカップリングノイズ抑制を優先させるため、ボイスコイルモータの駆動電圧ＶＣＭＰとＶＣＭＮの変化速度（スロープ）を緩やかにするようにしている。このスロープの切り替えによって装置の消費電力の増加を抑えつつ、ケーブルでのカップリングノイズの発生を少なくすることができる実用的なＶＣＭドライバを実現することができる。なお、ヘッドシーク時とトラックフォロー時における駆動電圧のスロープの切り替えは、ボイスコイルモータの駆動電流指示値Ｉcmdの絶対値の大きさに応じて決定してもよいし、位置決め制御系のモード切替信号を利用して行なうようにしても良い。

次に、ボイスコイルモータのコイルに流れる電流を検出する電流検出回路の実施例について説明する。図１の実施例のボイスコイルモータ駆動回路は、従来の駆動回路と同様にモータのコイルと直列に接続されたセンス用抵抗で生じる電圧降下を検出することでモニタすることも可能であるが、本実施例では、ドライバ２１１，２１２の出力ＭＯＳトランジスタ（図１０のＭ１１，Ｍ２１等）に流れる電流をカレントミラー方式で再現し、再現された電流をモータのコイルとは無関係に設けられたセンス用抵抗に流して、この抵抗で生じる電圧降下を検出することでモニタするようにしたコイル電流検出回路をドライバ２１１，２１２に設けている。

図１５に、コイル電流検出回路の具体的な回路例を示す。
図１５は出力ＭＯＳＭ１１，Ｍ２１，Ｍ３１，Ｍ４１からコイルＬvcmに電流を供給して駆動するＨブリッジ型のモータ回路であり、符号Ｌvcmが付されているのはボイスコイルモータのコイル、ＲＬはコイルの寄生抵抗成分を示したもので、センス用抵抗Ｒsnsではない。図１５にはセンス用抵抗Ｒsnsは図示されていない。図１０に示されているｇｍアンプＡＭＰ０や誤差アンプＡＭＰ１，ＡＭＰ２も図１５には示されていない。図１５において、コイルＬvcmの右側に示されているのは上側（Ｐ側）のドライバ２１１に対応する電流検出回路、コイルＬvcmの左側に示されているのは下側（Ｎ側）のドライバ２１２に対応する電流検出回路である。

コイルＬvcmの一方の端子（図では右側）にドレイン端子が接続されたＭＯＳトランジスタＭ１１，Ｍ２１は上側（Ｐ側）のドライバ２１１の出力ＭＯＳトランジスタであり、これらの出力ＭＯＳトランジスタＭ１１，Ｍ２１のゲートが、図１０の差動アンプＡＭＰ１，ＡＭＰ２の出力電圧VCMPU，VCMPLによって駆動される。また、Ｍ３１，Ｍ４１は下側（Ｎ側）のドライバ２１２の出力ＭＯＳトランジスタであり、これらの出力ＭＯＳトランジスタＭ３１，Ｍ４１のゲートは、図１０のドライバと同様な構成されたドライバの誤差アンプ（ＡＭＰ１，ＡＭＰ２に対応）の出力電圧VCMNU，VCMNLによって駆動される。

この実施例のコイル電流検出回路は、上記各出力ＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１，Ｍ４１と並列に設けられそれぞれそれらのゲート端子に印加される電圧VCMPU，VCMPL，VCMNU，VCMNLと同一の電圧がゲート端子に印加されてドレイン電流をモニタするＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２，Ｍ４２を備えており、Ｍ１１とＭ１２、Ｍ２１とＭ２２、Ｍ３１とＭ３２、Ｍ４１とＭ４２はそれぞれサイズ（ゲート幅）がｍ：１に設定されることにより、Ｍ１２，Ｍ２２，Ｍ３２，Ｍ４２にはＭ１１，Ｍ２１，Ｍ３１，Ｍ４１に流れるドレイン電流の１／ｍの大きさのドレイン電流が流れるようにされている。

図１５から分かるように、上記各出力ＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１，Ｍ４１にはそれぞれ上記モニタ用ＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２，Ｍ４２を含む同一構成のモニタ回路が設けられている。そこで、以下、出力ＭＯＳトランジスタＭ１１に対応したモニタ回路について説明し、Ｍ２１，Ｍ３１，Ｍ４１に対応したモニタ回路については説明を省略する。

モニタ用ＭＯＳトランジスタＭ１２には、これと直列にＭＯＳトランジスタＭ１３とＭ１４が接続されているとともに、Ｍ１１のゲート端子に印加される電圧VCMPU，VCMPL，VCMNU，VCMNLと同一の電圧がゲート端子に印加され、Ｍ１１と同一サイズを有し同一の電流が流れるＭＯＳトランジスタＭ１５が設けられている。そして、このＭＯＳトランジスタＭ１５と直列にＭＯＳトランジスタＭ１６とＭ１７が接続され、このうちＭ１７はドレインとゲートが結合されたダイオード接続とされているとともに、Ｍ１７とＭ１４のゲート端子が互いに接続されてカレントミラー回路を構成している。ＭＯＳトランジスタＭ１７とＭ１４は同一のサイズとされる。

また、上記ＭＯＳトランジスタＭ１３，Ｍ１６のゲート端子には、それぞれ誤差アンプＡＭＰ１１，ＡＭＰ１２の出力電圧が印加されている。ここで、誤差アンプＡＭＰ１１は、非反転入力端子にモニタ用ＭＯＳトランジスタＭ１２のソース電圧が印加され、反転入力端子には駆動用ＭＯＳトランジスタＭ１１のソース電圧よりも所定の電圧Ｖoffだけ低い電圧が印加されている。これにより、ＭＯＳトランジスタＭ１２は、誤差アンプＡＭＰ１１とＭＯＳＭ１３からなる負帰還ループの作用により、そのソース電圧が駆動用ＭＯＳトランジスタＭ１１のソース電圧よりもＶoffだけ低い電圧になるように制御される。上記動作により駆動用ＭＯＳＭ１１の動作状態とモニタ用ＭＯＳＭ１２の動作状態が完全に一致し、同ＭＯＳトランジスタがＯＮ抵抗領域で動作している限りにおいて、精度の良いカレントミラーが形成される。

一方、誤差アンプＡＭＰ１２は、非反転入力端子にＭＯＳトランジスタＭ１５のソース電圧が印加され、反転入力端子には電源電圧ＶDDよりも所定の電圧（オフセット電圧）Ｖoffだけ低い電圧が印加されている。これにより、ＭＯＳトランジスタＭ１６は、誤差アンプＡＭＰ１２とＭＯＳＭ１６からなる負帰還ループの作用により、そのソース電圧が電源電圧ＶDDよりもＶoffだけ低い電圧になるように制御される。そして、このＭＯＳトランジスタＭ１６のドレイン電流がＭＯＳトランジスタＭ１７に流され、カレントミラーによってＭＯＳトランジスタＭ１４に転写される。その結果、ＭＯＳトランジスタＭ１３に流れるドレイン電流とＭ１４に流れるドレイン電流の差分が検出電流Ｉsnsとして出力され、これがセンス抵抗Ｒsns（図２参照）へ流されるようになっている。

上記のように誤差アンプＡＭＰ１１とＭＯＳトランジスタＭ１３を設けてＭ１２のソース電圧をＭ１１のソース電圧よりもＶoffだけ低くしているのは、モータのコイルＬvcmをＰＷＭ駆動した際の電力回生期間中に出力ＭＯＳトランジスタＭ１１のソース電圧が電源電圧ＶDDよりも高くなって逆向きのドレイン電流が流れるが、モニタ用ＭＯＳトランジスタＭ１２は回路構成上、逆向きのドレイン電流を流せないためである。オフセット電圧Ｖoffは、ＰＷＭ駆動した際の電力回生期間中の出力ＭＯＳトランジスタＭ１１に逆向きのドレイン電流が流される状態においても、Ｍ１２には逆向きの電流が流れないようにできる電圧に設定される。これによって、モニタ用ＭＯＳトランジスタＭ１２には出力ＭＯＳトランジスタＭ１１にドレイン電流がゼロになる場合にも所定の電流Ｉoffが流れるようになる。

ただし、このままモニタ用ＭＯＳトランジスタＭ１２の電流をセンス抵抗Ｒsnsへ流したのでは、オフセット電圧Ｖoffによって生じる余分な電流（オフセット電流Ｉoff）が加算されているため、正しい検出電流を流すことができない。そこで、Ｍ１５とＭ１６と誤差アンプＡＭＰ１２によってオフセット電圧Ｖoffによって生じるオフセット電流Ｉoffのみを生じさせ、カレントミラーでＭＯＳトランジスタＭ１４に転写させ、ＭＯＳトランジスタＭ１３に流れるドレイン電流からＭ１４に流れるオフセット電流Ｉoffを差し引いた分を検出電流として出力させることによって、オフセットをキャンセルするようにしている。

さらに、この実施例のコイル電流検出回路においては、誤差アンプＡＭＰ１１，ＡＭＰ１２〜ＡＭＰ４１，ＡＭＰ４２を、イネーブル信号ＥＮ，／ＥＮによって所定のタイミングで活性化させることによって、同時に複数の検出回路から検出電流が出力されないようにして、誤ったコイル電流の検出を防止するように構成されている。以下、そのような動作を、図１６〜図１８を用いて説明する。

図１６は、実施例のモータ駆動回路において、ドライバ２１１，２１２の出力ＶＣＭＰ，ＶＣＭＮが、コイルに図１５の矢印の向きつまり右から左へ向かって電流を流すように出力ＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１，Ｍ４１がオン・オフ制御されているときのコイルの電流Ｉvcm、Ｍ１１，Ｍ２１，Ｍ３１，Ｍ４１のドレイン電流Ｉｄ、イネーブル信号ＥＮ，／ＥＮ、検出電流Ｉsnsの変化が示されている。コイル電流Ｉvcmが図１５の矢印の向きに流れるこの制御状態においては、ＶＣＭＰ−ＶＣＭＮ>０の期間に出力ＭＯＳトランジスタＭ１１とＭ４１がオンされて、コイルには図１５に矢印(1)で示すような方向に有効な駆動電流が流されるが、次にＭ１１がオンのままＭ４１がオンからオフへ、Ｍ３１がオフからオンへ切り替わると矢印(2)のような電流が流れる。

その後、Ｍ１１がオンのままＭ４１がオフからオンへ、Ｍ３１がオンからオフへ切り替わってコイルに再び矢印(1)のような有効な駆動電流が流された後、Ｍ１１がオンからオフへ、Ｍ２１がオフからオンへ切り替わって矢印(3)のような電流が流れる。それから、Ｍ４１がオンのままＭ１１がオフからオンへ、Ｍ２１がオンからオフへ切り替わってコイルに再び矢印(1)のような有効な駆動電流が流れる。ところが、Ｍ４１がオフからオンへまたＭ３１がオンからオフへ切り替わって電流が(2)から(1)へ切り替わる際にも一瞬Ｍ３１とＭ４１にリカバリ電流が流れるとともに、Ｍ１１がオフからオンへまたＭ２１がオンからオフへ切り替わって電流が(3)から(1)へ切り替わる際に一瞬Ｍ１１とＭ２１にリカバリ電流が流れる。したがって、このようなリカバリ電流が流れているときにその相の電流を検出すると誤差を生じてしまう。

そこで、この実施例では、イネーブル信号ＥＮ，／ＥＮによってＴＳ１の期間はアンプＡＭＰ１１，ＡＭＰ１２を、またＴＳ２の期間はアンプＡＭＰ４１，ＡＭＰ４２をそれぞれ活性化させて、出力駆動トランジスタの電圧が遷移している期間中の電流検出を避け、常にＯＮ抵抗状態にある出力駆動トランジスタのみから電流検出を行なうことで正しい電流を検出できるようにしている。しかも期間ＴＳ１およびＴＳ２を同一時間とすることによりＶＣＭＰ側の検出値とＶＣＭＮ側の検出値の平均化をはかり、ＶＣＭＰ側およびＶＣＭＮ側の両検出回路間で生じるオフセットと利得のばらつきを低減している。

図１７は、実施例のモータ駆動回路において、ドライバ２１１，２１２の出力ＶＣＭＰ，ＶＣＭＮが、コイルに図１５の矢印と逆の向きつまり左から右へ向かって電流を流すように出力ＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１，Ｍ４１がオン・オフ制御されているときのコイルの電流Ｉvcm、Ｍ１１，Ｍ２１，Ｍ３１，Ｍ４１のドレイン電流、イネーブル信号ＥＮ，／ＥＮ、検出電流Ｉsnsの変化が示されている。コイル電流Ｉvcmが図１５の矢印と逆の向きに流れる制御状態においては、ＶＣＭＰ−ＶＣＭＮ<０の期間に出力ＭＯＳトランジスタＭ３１とＭ２１がオンされて、コイルには矢印(4)のような有効な駆動電流が流されるが、Ｍ２１がオフからオンへまたＭ１１がオンからオフへ切り替わる際に一瞬Ｍ１１とＭ２１にリカバリ電流が流れ、Ｍ３１がオフからオンへまたＭ４１がオンからオフへ切り替わる際に一瞬Ｍ３１とＭ４１にリカバリ電流が流れる。従って、このようなリカバリ電流が流れているときにその相の電流を検出すると誤差を生じてしまう。

そこで、この実施例では、イネーブル信号ＥＮ，／ＥＮによってＴＳ３の期間はアンプＡＭＰ２１，ＡＭＰ２２を、またＴＳ４の期間はアンプＡＭＰ３１，ＡＭＰ３２をそれぞれ活性化させて、出力駆動トランジスタの電圧が遷移している期間中の電流検出を避け、常にＯＮ抵抗状態にある出力駆動トランジスタのみから電流検出を行なうことで正しい電流を検出できるようにしている。しかも期間ＴＳ３およびＴＳ４を同一時間とすることによりＶＣＭＰ側の検出値とＶＣＭＮ側の検出値の平均化をはかり、ＶＣＭＰ側およびＶＣＭＮ側の両検出回路間で生じるオフセットと利得のばらつきを低減している。

さらに、この実施例の電流検出回路においては、出力ＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１，Ｍ４１のオン・オフ切替え時に制御信号VCMPU〜VCMNLのわずかなずれで上側のＭＯＳトランジスタＭ１１と下側のＭ２１あるいはＭ３１とＭ４１が同時にオン状態にされると非常に大きな貫通電流が流れてしまうおそれがあるので、Ｍ１１とＭ２１あるいはＭ３１とＭ４１が同時にオン状態にならないように制御信号VCMPU〜VCMNLのタイミングが調整されている。

ただし、このようにすると、例えば出力ＭＯＳトランジスタＭ１１とＭ４１がオンされてコイルに図１５の(1)のような電流が流れているときにＭ４１がオン状態からオフ状態にされた直後はＭ３１もオフであるため、Ｍ４１の基体ダイオードを通して電流が流れ、コイルの端子電圧ＶＣＭＰ，ＶＣＭＮには図１８（ｃ），（ｄ）に丸印で示すようなところに、不一致部分が現われる。このような電流が流れてＶＣＭＰ，ＶＣＭＮに不一致部分が現われたとしても、コイルの電流の向きと駆動電圧の極性とが一致している場合には、基本的には出力ＭＯＳがフルオンしている際の電流検出となるため図１５の回路により電流を正しく検出することができる。但し、遷移期間がゆっくりで、期間Ｔｓ１および期間Ｔｓ２の開始時点で、ＶＣＭＰおよびＶＣＭＮの出力がそれぞれ遷移し終えてない場合は多少の検出誤差を生じる。

ところが、本発明の駆動対象となる負荷は誘導性のコイルを前提にしているため、VCMP-VCMNの差動駆動電圧に比べて負荷コイルの駆動電流Ivcmの位相は遅れを生じる。このため、駆動電流の極性を切り替えた直後は一定期間、駆動電圧と駆動電流の極性が反転する。また、負荷がボイスコイルモータのコイルの場合、モータの逆器電圧B-EMFの影響によって駆動電圧と駆動電流の極性が反転する期間が存在する。本極性反転期間中(電圧と電流の極性不一致時)は、出力駆動段の上下の出力ＭＯＳトランジスタ切替えのため図１８に示すＴdtの期間（以下、デッドタイムと称する）は出力段の電位が遷移した後に生じるため、相選択信号としてのイネーブル信号ＥＮの切り替わりと一致してしまう。このため、デッドタイムＴdtの間は電流検出相の出力ＭＯＳトランジスタがオンせず電流検出が出来ないことが分かった。

そこで、この実施例では、図１５のコイル電流検出回路内の誤差アンプＡＭＰ１１，ＡＭＰ２１，ＡＭＰ３１，ＡＭＰ４１を、図１９に示すような、制御信号HOLDPまたはHOLDNに応じて出力レベルを保持可能なホールド機能付き誤差アンプで構成し、このアンプを図２０に示すような論理回路からの制御信号HOLDPまたはHOLDNによって動作させ所定の期間、直前の検出電流値を保持させるように構成することで、上述したような不具合を回避することができるようにした。図２０の論理回路（デッドタイム判定回路）は、図２の出力制御回路２０３に設けておくようにすることができる。

図１９の誤差アンプは、定電流源ＣＩ１とＭＯＳトランジスタＭop1〜Ｍop4とからなる差動増幅段と、定電流源ＣＩ２とＭＯＳトランジスタＭop5とからなる出力段との間にゲート端子に制御信号HOLDPまたはHOLDNが入力されるスイッチＭＯＳトランジスタＭop6，Ｍop7が直列に接続されており、制御信号HOLDPまたはHOLDNがハイレベルのときはＭop6，Ｍop7がオン状態になって通常の差動アンプとして動作し、制御信号HOLDPまたはHOLDNがロウレベルのときはＭop6，Ｍop7がオフ状態になって直前の電圧が容量Ｃｃ２とＣｃ１に保持されることにより、出力電圧ＯＵＴが直前のレベル状態を保持できるようにされる。

図２０のデッドタイム判定回路は、出力ＭＯＳトランジスタＭ１１の制御信号VCMPUとＭ１１が十分オンできるしきい値電圧ＶthHPとを比較するコンパレータＣomp１と、出力ＭＯＳトランジスタＭ２１の制御信号VCMPLとＭ２１が十分オンできるしきい値電圧ＶthLPとを比較するコンパレータＣomp2と、出力ＭＯＳトランジスタＭ４１の制御信号VCMNLとＭ４１が十分オンできるしきい値電圧ＶthLNとを比較するコンパレータＣomp3と、出力ＭＯＳトランジスタＭ３１の制御信号VCMNUとＭ３１が十分オンできるしきい値電圧ＶthHPとを比較するコンパレータＣomp4と、前記コンパレータＣomp1とＣomp2の出力およびイネーブル信号ＥＮを入力とするＮＡＮＤゲートＧ１と、前記コンパレータＣomp3とＣomp4の出力およびイネーブル信号ＥＮの反転信号／ＥＮを入力とするＮＡＮＤゲートＧ２とから構成されている。

図１６の各出力ＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１，Ｍ４１のゲート電圧VCMPUとVCMPLがそれぞれしきい値電圧VthHP，VthLPよりも低く、またVCMNUとVCMNLがVthHN，VthLNよりも低くなると、該当する出力ＭＯＳトランジスタがオフ状態にあると判断し、対応するコンパレータの出力はハイレベルになる。そして、コンパレータＣomp１とＣomp2とイネーブル信号ＥＮがすべてハイレベルになるとＮＡＮＤゲートＧ１の出力HOLDPがロウレベルにされ、図１６のアンプＡＭＰ１１とＡＭＰ２１がホールド状態となる。

また、コンパレータＣomp3とＣomp4がハイレベルになりイネーブル信号ＥＮがロウレベル（／ＥＮは"Ｈ"）になるとＮＡＮＤゲートＧ２の出力HOLDNがロウレベルにされ、図１６のアンプＡＭＰ３１とＡＭＰ４１がホールド状態となる。上記参照値ＶthHPとＶthLP，ＶthLN，ＶthHNはそれぞれ、出力制御回路２０３内に設けられた基準電流源Ｉref1，Ｉref2，Ｉref3と抵抗Ｒref1，Ｒref2，Ｒref3とからなる参照電圧生成回路ＲＶＧより与えられ、各出力トランジスタがフルオンできるゲートソース間電圧に相当する参照電圧ＶthHP，ＶthLP（＝ＶthLN），ＶthHNは予め各出力トランジスタのしきい値電圧、相互コンダクタンスおよび駆動電流の設計値に基づいて決定される。

なお、図１５のコイル電流検出回路内の誤差アンプＡＭＰ１１，ＡＭＰ２１，ＡＭＰ３１，ＡＭＰ４１を図１９のような構成とする代わりに、図２の電流検出用アンプ２０２の後段に所定のタイミングで検出電流値を保持するホールド回路を設けるとともに、出力制御回路２０３にデッドタイムＴdtの発生を検出する判定回路を設けてホールド回路に制御信号を与えて動作させてデッドタイム直前の検出電流値を保持するように構成しても良い。

図２１はボイスコイルモータ１０８を駆動制御するモータ駆動回路２００の他の構成例を、また図２２にはそのタイミングチャートを示す。
この実施例は、図２の実施例のモータ駆動回路におけるＰＷＭパルス生成回路２２５，２２６の代わりに、ＰＡＭ（パルス振幅変調）パルス生成回路２２５，２２６を用いるようにしたものである。ＰＡＭパルス生成回路２２５，２２６は、通常のＤＡ変換器で構成することができる。図２のＰＷＭ変調制御のタイミングと比較してＰＡＭ変調制御のタイミングを示す図２２を参照すると分かるように、ＰＡＭ変調制御では、ＰＷＭ変調制御において１／２周期ごとにパルス幅を指定していた指令値で振幅値を表わすこととなる。この振幅指令値に応じて駆動パルスＰＬ１，ＰＬ２（パルス幅一定）の振幅が変化され、それによってコイルの両端子間に印加される電圧VCMP-VCMNが変化される。

これにより、例えばＰＷＭ変調制御では指令値＋１６，−１６でパルスのデューティ２５％（振幅は１００％）を表わしていたものが、ＰＡＭ変調制御では指令値＋１６，−１６でパルスの振幅２５％（デューティ１００％）が表わされるようになる。この実施例のＰＡＭ変調制御を適用することにより、コイル駆動電流Ｉvcmに現われるＰＡＭ（ＰＷＭ）周波数の２倍の周波数成分のノイズを低減することができるという利点がある。

前記実施例のモータ駆動回路によれば、シーク動作やトラックフォロー動作、セトリング動作をＰＷＭ制御で行なうことができるとともに、所望の制御精度を有しかつＣＭＯＳプロセスで製造することができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。

また、ボイスコイルモータのフィードバック制御のための電流検出を、サンプリングクロックのジッタの影響を受けずかつＰＷＭ周期にも依存することなく、高精度に行なうことができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。

さらに、量子化ノイズを抑えて制御系全体をディジタル回路化することができ、これによってアナログ回路に比べてＳＮ比を向上させることができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。

さらに、上記のような実施例に従うと、消費電力が少なく、読み出しエラーの少ない磁気ディスク記憶装置を実現することができる。
さらに、シーク動作やトラックフォロー動作、セトリング動作をＰＷＭ制御で行なうことができるとともに、ＰＷＭ駆動で発生するノイズを低減することができ、精度の高い電流制御が可能なボイスコイルモータの駆動制御用半導体集積回路を得ることができる。

また、製造ばらつきや温度変化および電源電圧変動によってドライバ回路に生じる伝播遅延時間や遷移時間のずれを自動調整し、ＰＷＭ駆動の制御精度の低下を防止するとともに、ドライバ回路の出力信号の変化によってヘッドにより読み出された信号にノイズが結合して位置情報や記憶情報に誤りが生じるのを防止することができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
さらに、センス用抵抗において発生する電力損失を低減することができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。

また、電源電圧の変動により生じるコイルの誤差電流を低減し、精度の高い駆動制御を行なうことができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。

以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、ボイスコイルモータ駆動回路によるＰＷＭ駆動を磁気ヘッドのシーク時とトラックフォロー時とランプロード時に行なうと説明したが、磁気ヘッドをランプへ退避させるアンロード時にも実施例のボイスコイルモータ駆動回路でコイルのＰＷＭ駆動を行なっても良いし、ヘッドのアンロードは比較的ラフな制御でよいので、簡単なリニア駆動回路を別途設けてアンロードを行なうようにしても良い。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるハードディスクを記憶媒体とする磁気ディスク記憶装置に適用した場合について説明したが、本発明にそれに限定されるものでなく、光ディスクピックアップの位置決め制御、プリンタヘッドの位置決め制御、産業用ＡＣサーボモータのトルク制御等、高精度のトルク制御が必要なアクチュエータ機器全般にも利用することができる。

本発明が適用される磁気ディスク記憶装置の概要を示すブロック図である。 本発明が適用される磁気ディスク記憶装置を構成するボイスコイルモータ駆動回路の構成例を示すブロック図である。 図２に示したボイスコイルモータ駆動回路とボイスコイルモータを伝達関数で表わした説明図である。 実施例のボイスコイルモータ駆動回路を構成するデシメーションフィルタの具体例を示す構成図である。 デシメーションフィルタの周波数特性を示す特性図である。 実施例のモータ駆動回路の周波数−ゲイン特性を示す特性図である。 位相進み補償部ＰＧＣや位相補償回路２２３を構成するディジタルフィルタの等価回路を示す構成図である。 実施例のモータ駆動回路における動作例を示すタイミングチャートである。 実施例のボイスコイルモータ駆動回路の電流検出段で発生する誤差電流ΔＩadcと、出力段で発生する誤差電流ΔＩoutと、回路全体の誤差電流ΔＩvcmを示す特性図である。 実施例のボイスコイルモータ駆動回路を構成する出力ドライバと出力制御回路の具体例を示す構成図である。 実施例のボイスコイルモータ駆動回路の出力ドライバの動作例を示すタイミングチャートである。 本発明が適用される磁気ディスク記憶装置におけるヘッド側と制御装置側とを接続するケーブルの構成例を示す拡大説明図である。 ケーブルにより伝達される信号の影響を示す波形図である。 実施例のボイスコイルモータ駆動回路に備わる電流検出回路と本発明者が先に考え検討した形式のボイスコイルモータ駆動回路における電流検出回路の動作例を示すタイミングチャートである。 実施例のボイスコイルモータ駆動回路における電流検出回路の具体例を示す構成図である。 実施例の電流検出回路の動作例を示すタイミングチャートである。 実施例の電流検出回路の別の状態での動作例を示すタイミングチャートである。 実施例の電流検出回路におけるコイルの電流の向きと駆動電圧の極性が一致する場合と一致しない場合の出力電圧波形を示す波形図である。 電流検出回路内に設けられるホールド機能付き誤差アンプの具体例を示す回路図である。 デッドタイム判定回路の具体例を示す論理構成図である。 本発明が適用される磁気ディスク記憶装置を構成するボイスコイルモータ駆動回路の他の構成例を示すブロック図である。 ＰＡＭ変調制御の図２１の実施例のモータ駆動回路における入力指令値と駆動パルスとの関係を、図２のＰＷＭ変調制御の実施例のモータ駆動回路における入力指令値と駆動パルスとの関係と比較して示すタイミングチャートである。

符号の説明

１００ 磁気記憶ディスク
１０２ スピンドルモータ
１０４ 磁気ヘッド
１０６ アーム
１０８ ボイスコイルモータ
１１０ 信号処理回路（信号処理ＩＣ）
２００ モータ駆動回路
２０１ シリアルポート
２０２ 電流センス用アンプ
２０３ 出力制御回路
２０４ オフセットキャリブレーション回路
２０５ Ａ／Ｄ変換器
２１１，２１２ ドライバ
２２０ ディジタル制御回路
２２１ ΣΔ型Ａ／Ｄ変換回路
２２２ デシメーションフィルタ
２２３ 位相補償器
２２４ ΣΔ型変調回路
２２５，２２６ ＰＷＭパルス生成回路
３１０ コントローラ
３２０ マイクロコンピュータ

Claims (34)

1. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
   磁気ヘッドのシーク動作やトラックフォロー動作などコントローラからの指令値に基づいて磁気ヘッドを移動させる電流制御をＰＷＭ（パルス幅変調）駆動で行なうとともに、コイルの一方の端子を駆動するドライバ回路とコイルの他方の端子を駆動するドライバ回路のいずれか一方をＰＷＭパルスの１／２周期ごとにＰＷＭ駆動し、他方のドライバ回路の制御信号は当該１／２周期の間固定状態にすることを特徴とするモータ駆動用半導体集積回路。
2. 請求項１において、前記磁気ヘッドのシーク動作からトラックフォロー動作に移行するセトリング動作および前記磁気ヘッドを退避位置からディスク上へ移動させるロード動作制御もＰＷＭ駆動で行なうことを特徴とするモータ駆動用半導体集積回路。
3. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドと、この磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータと、前記磁気ヘッドのリード状態を監視しながら前記ボイスコイルモータの駆動電流をフィードバック制御することにより前記磁気ヘッドの位置決め制御を行なう請求項１または２に記載のモータ駆動用半導体集積回路と、前記モータ駆動用半導体集積回路に対してボイスコイルモータのコイルに流す電流指令値を与えるコントローラと、を備え、前記コントローラは前記ＰＷＭパルスの１／２周期ごとに前記モータ駆動用半導体集積回路へ電流指令値を与えることを特徴とする磁気ディスク記憶装置。
4. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
   前記コイルの端子を駆動するドライバ回路の出力電圧の立上がりまたは立下がりのタイミングを検出してドライバ回路を制御する信号の遅延時間を計測する遅延時間計測回路と、ドライバ回路を制御する信号を任意の時間遅延させる可変遅延回路と、前記遅延時間計測回路で計測した時間を可変遅延回路に帰還させて信号の遅延時間を変化させる負帰還制御ループとを備えることを特徴とするモータ駆動用半導体集積回路。
5. 請求項４において、前記遅延時間計測回路および可変遅延回路は、前記コイルの一方の端子を駆動するドライバ回路と前記コイルの他方の端子を駆動するドライバ回路の各々に対応してそれぞれ設けられていることを特徴とするモータ駆動用半導体集積回路。
6. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
   前記コイルの端子を駆動するドライバ回路の出力電圧の立上がりまたは立下がりに要する時間を検出してドライバ回路の出力信号の遷移時間を計測する遷移時間計測回路と、ドライバ回路のスルーレートを制御する信号の変化速度を任意に設定する傾き調整回路と、前記遷移時間計測回路で計測した時間を前記傾き調整回路に帰還させて信号の遷移時間を変化させる負帰還制御ループとを備えることを特徴とするモータ駆動用半導体集積回路。
7. 請求項６において、前記遷移時間計測回路および傾き調整回路は、前記コイルの一方の端子を駆動するドライバ回路と前記コイルの他方の端子を駆動するドライバ回路の各々に対応してそれぞれ設けられていることを特徴とするモータ駆動用半導体集積回路。
8. 請求項６または７のいずれかにおいて、遷移時間を設定可能なレジスタを備え、前記傾き調整回路は前記レジスタの設定値に応じて前記ドライバ回路を制御する信号の遷移時間を調整することを特徴とするモータ駆動用半導体集積回路。
9. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
   ボイスコイルモータをフィードバック制御するための制御回路はディジタル回路で構成され、検出したコイル電流をフィードバックする経路の途中一箇所には、制御系で生じるオフセットをキャンセルするオフセット校正回路が設けられていることを特徴とするモータ駆動用半導体集積回路。
10. 請求項９において、前記制御回路は前記検出したコイル電流をディジタル信号に変換するΣΔ変調型Ａ／Ｄ変換回路とその後段に設けられたデシメーションフィルタとからなるアナログ−ディジタル変換回路を備え、前記オフセット校正回路は前記デシメーションフィルタの後段に設けられていることを特徴とするモータ駆動用半導体集積回路。
11. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
    前記コイルに駆動電流を流すドライバ回路の出力トランジスタと並列に設けられ前記出力トランジスタの電流に比例した電流を流す所定のサイズ比のセンス用トランジスタを有するコイル電流再現回路と、該コイル電流再現回路により再現された電流をセンス用抵抗に流して発生した電圧降下を増幅する差動アンプとを有する電流検出回路を備えることを特徴とするモータ駆動用半導体集積回路。
12. 請求項１１において、前記電流検出回路は前記出力トランジスタに逆方向の電流が流れる場合でも前記センス用トランジスタに順方向電流が流れるように常時オフセット電流を流す電流付加回路と、検出電流に該オフセット電流が加算されないようにするオフセット電流キャンセル回路とを備えることを特徴とするモータ駆動用半導体集積回路。
13. 請求項１１または１２において、前記電流検出回路は、コイルの電流の向きがコイルの駆動電圧の向きと逆になる状態を判定する判定回路と、検出電流を保持可能なホールド手段とを備え、コイルの電流の向きがコイルの駆動電圧の向きと逆になる状態の間直前の検出電流を保持することを特徴とするモータ駆動用半導体集積回路。
14. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
    電源電圧を検出する電源電圧検出回路と、前記コイルに流れる駆動電流を検出する電流検出回路と、該電流検出回路により検出された電流と電流指令値とに基づいて前記コイルに駆動電流を流すドライバ回路に対する駆動制御信号を生成する制御信号生成回路とを備え、
    前記制御信号生成回路は、前記電源電圧検出回路の検出電圧と基準電圧と比較してそのずれ量に応じて駆動制御信号のデューティ比もしくは出力電圧値を変化させるように構成されていることを特徴とするモータ駆動用半導体集積回路。
15. 請求項１４において、前記制御信号生成回路は、前記駆動制御信号デューティ比もしくは出力電圧値を変化させる信号を形成するΣΔ変調器を備え、該ΣΔ変調器の入力部には可変利得アンプとして機能する乗算器が設けられ、前記電源電圧検出回路の検出電圧に基づいて前記利得可変アンプのゲインが電源電圧の変化に反比例するように前記乗算器が動作されることを特徴とするモータ駆動用半導体集積回路。
16. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドと、この磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータと、前記磁気ヘッドのリード状態を監視しながら前記ボイスコイルモータの駆動電流をフィードバック制御することにより前記磁気ヘッドの位置決め制御を行なう請求項４ないし１５のいずれかに記載のモータ駆動用半導体集積回路と、前記モータ駆動用半導体集積回路に対してボイスコイルモータのコイルに流す電流指令値を与えるコントローラと、を有する磁気ディスク記憶装置。
17. 請求項８において、上記遷移時間はヘッドシーク時はボイスコイルモータの駆動電圧ＶＣＭＰおよびＶＣＭＮの遷移時間を第一の時間に設定し、トラックフォロー時はボイスコイルモータの駆動電圧ＶＣＭＰおよびＶＣＭＮの遷移時間を上記第一の時間よりも長い第二の時間に設定することを特徴とするモータ駆動用半導体集積回路。
18. 回転駆動される磁気記憶ディスク上の記憶トラックに対して情報のリードを行なう磁気ヘッドを前記ディスク上にて移動させるボイスコイルモータの駆動電流を、前記ボイスコイルモータのコイルに流れる駆動電流を検出しながらフィードバック制御することにより前記磁気ヘッドの移動を行なうモータ駆動用半導体集積回路であって、
    ヘッドシーク時はボイスコイルモータの駆動電圧ＶＣＭＰおよびＶＣＭＮのスルーレートを第一の大きさに設定し、トラックフォロー時はボイスコイルモータの駆動電圧ＶＣＭＰおよびＶＣＭＮのスルーレートを第一の大きさよりも小さい第二の大きさに設定した、モータ駆動用半導体集積回路。
19. Ｈブリッジ型式でコイルに電流を供給して駆動するモータに用いられるものであり、上記コイルに電流を供給する為の出力段を駆動制御する為のモータ用半導体集積回路において、
    コントローラからの指令値に基づいて上記モータ駆動させる電流制御をＰＷＭ（パルス幅変調）駆動もしくはＰＡＭ（パルス振幅変調）駆動で行なうとともに、コイルの一方の端子を駆動するドライバ回路とコイルの他方の端子を駆動するドライバ回路のいずれか一方をＰＷＭパルスもしくはＰＡＭパルスの１／２周期ごとにＰＷＭ駆動もしくはＰＡＭ（パルス振幅変調）駆動し、他方のドライバ回路の制御信号は当該１／２周期の間固定状態にすることを特徴とするモータ駆動用半導体集積回路。
20. 請求項１９において、モータによって移動させる制御対象を位置決め制御するためのモータのトルク制御即ち電流制御をＰＷＭ駆動もしくはＰＡＭ（パルス振幅変調）駆動で行なうことを特徴とするモータ駆動用半導体集積回路。
21. 物体を移動制御する為のＨブリッジ型式で駆動されるモータと、上記モータの駆動電流をフィードバック制御を行なう請求項１９または２０のいずれかに記載のモータ駆動用半導体集積回路と、前記モータ駆動用半導体集積回路に対して上記モータのコイルに流す電流指令値を与えるコントローラと、を有し、前記コントローラは前記ＰＷＭパルスもしくはＰＡＭパルスの１／２周期ごとに前記モータ駆動用半導体集積回路へ電流指令値を与えることを特徴とする装置。
22. Ｈブリッジ型式でコイルに電流を供給して駆動するモータに用いられるものであり、上記コイルに電流を供給する為の出力段を駆動制御する為のモータ駆動用半導体集積回路において、
    前記出力段を駆動制御するドライバ回路の出力電圧の立上がりまたは立下がりのタイミングを検出してドライバ回路を制御する信号の遅延時間を計測する遅延時間計測回路と、ドライバ回路を制御する信号を任意の時間遅延させる可変遅延回路と、前記遅延時間計測回路で計測した時間を可変遅延回路に帰還させて信号の遅延時間を変化させる負帰還制御ループとを備えることを特徴とするモータ駆動用半導体集積回路。
23. 請求項２２において、前記遅延時間計測回路および可変遅延回路は、前記コイルの一方の端子を駆動するドライバ回路と前記コイルの他方の端子を駆動するドライバ回路の各々に対応してそれぞれ設けられていることを特徴とするモータ駆動用半導体集積回路。
24. Ｈブリッジ型式でコイルに電流を供給して駆動するモータに用いられるものであり、上記コイルに電流を供給する為の出力段を駆動制御する為のモータ駆動用半導体集積回路において、
    前記出力段を駆動制御するドライバ回路の出力電圧の立上がりまたは立下がりに要する時間を検出してドライバ回路の出力信号の遷移時間を計測する遷移時間計測回路と、ドライバ回路のスルーレートを制御する信号の変化速度を任意に設定する傾き調整回路と、前記遷移時間計測回路で計測した時間を前記傾き調整回路に帰還させて信号の遷移時間を変化させる負帰還制御ループとを備えることを特徴とするモータ駆動用半導体集積回路。
25. 請求項２４において、前記遷移時間計測回路および傾き調整回路は、前記コイルの一方の端子を駆動するドライバ回路と前記コイルの他方の端子を駆動するドライバ回路の各々に対応してそれぞれ設けられていることを特徴とするモータ駆動用半導体集積回路。
26. 請求項２４または２５のいずれかにおいて、遷移時間を設定可能なレジスタを備え、前記傾き調整回路は前記レジスタの設定値に応じて前記ドライバ回路を制御する信号の遷移時間を調整することを特徴とするモータ駆動用半導体集積回路。
27. Ｈブリッジ型式でコイルに電流を供給して駆動するモータに用いられるものであり、上記コイルに電流を供給する為の出力段を駆動制御する為のモータ駆動用半導体集積回路において、
    上記モータをフィードバック制御するための制御回路はディジタル回路で構成され、検出したコイル電流をフィードバックする経路の途中一箇所には、制御系で生じるオフセットをキャンセルするオフセット校正回路が設けられていることを特徴とするモータ駆動用半導体集積回路。
28. 請求項２７において、前記制御回路は前記検出したコイル電流をディジタル信号に変換するΣΔ変調型Ａ／Ｄ変換回路とその後段に設けられたデシメーションフィルタとからなるアナログ−ディジタル変換回路を備え、前記オフセット校正回路は前記デシメーションフィルタの後段に設けられていることを特徴とするモータ駆動用半導体集積回路。
29. Ｈブリッジ型式でコイルに電流を供給して駆動するモータに用いられるものであり、上記コイルに電流を供給する為の出力段を駆動制御する為のモータ駆動用半導体集積回路において、
    前記コイルに駆動電流を流すドライバ回路の出力トランジスタと並列に設けられ前記出力トランジスタの電流に比例した電流を流す所定のサイズ比のセンス用トランジスタを有するコイル電流再現回路と、該コイル電流再現回路により再現された電流をセンス用抵抗に流して発生した電圧降下を増幅する差動アンプとを有する電流検出回路を備えることを特徴とするモータ駆動用半導体集積回路。
30. 請求項２９において、前記電流検出回路は前記出力トランジスタに逆方向の電流が流れる場合でも前記センス用トランジスタに順方向電流が流れる常時オフセット電流を流す電流付加回路と、検出電流に該オフセット電流が加算されないようにするオフセット電流キャンセル回路とを備えることを特徴とするモータ駆動用半導体集積回路。
31. 請求項２９または３０において、前記電流検出回路は、コイルの電流の向きがコイルの駆動電圧の向きと逆になる状態を判定する判定回路と、検出電流を保持可能なホールド手段とを備え、コイルの電流の向きがコイルの駆動電圧の向きと逆になる状態の間、直前の検出電流を保持することを特徴とするモータ駆動用半導体集積回路。
32. Ｈブリッジ型式でコイルに電流を供給して駆動するモータに用いられるものであり、上記コイルに電流を供給する為の出力段を駆動制御する為のモータ駆動用半導体集積回路において、
    電源電圧を検出する電源電圧検出回路と、前記コイルに流れる駆動電流を検出する電流検出回路と、該電流検出回路により検出された電流と電流指令値とに基づいて前記コイルに駆動電流を流すドライバ回路に対する駆動制御信号を生成する制御信号生成回路とを備え、
    前記制御信号生成回路は、前記電源電圧検出回路の検出電圧と基準電圧と比較してそのずれ量に応じて駆動制御信号のデューティ比もしくは出力電圧値を変化させるように構成されていることを特徴とするモータ駆動用半導体集積回路。
33. 請求項３２において、前記制御信号生成回路は、前記駆動制御信号のデューティ比もしくは出力電圧値を変化させる信号を形成するΣΔ変調器を備え、該ΣΔ変調器の入力部には可変利得アンプとして機能する乗算器が設けられ、前記電源電圧検出回路の検出電圧に基づいて前記利得可変アンプのゲインが電源電圧の変化に反比例するように前記乗算器が動作されることを特徴とするモータ駆動用半導体集積回路。
34. 物体を移動制御する為のＨブリッジ型式で駆動されるモータと、上記モータの駆動電流をフィードバック制御する請求項２２ないし３３のいずれかに記載のモータ駆動用半導体集積回路と、前記モータ駆動用半導体集積回路に対して上記モータのコイルに流す電流指令値を与えるコントローラと、を有することを特徴とする装置。

Images