以下、本発明の好適な実施態様を、図面を参照しながら説明する。
図1は本発明の技術が適用された磁気ディスク記憶装置の概要を示す。
同図に示す磁気ディスク記憶装置は、磁気記憶ディスク100、該磁気記憶ディスク100を回転駆動させるスピンドルモータ102、上記磁気記憶ディスク100上の記憶トラックに対して情報のリード/ライトを行なう磁気ヘッド(書込み磁気ヘッドおよび読出し磁気ヘッドを含む)104、先端に磁気ヘッド104を有するアーム106、このアーム106を回動させて磁気ヘッド104を上記ディスク100上にて径方向へ移動させるボイスコイルモータ108、このボイスコイルモータ108を駆動するモータ駆動回路200、上記磁気ヘッド104の読出信号から位置情報を読み取る信号処理回路(信号処理IC)110、この信号処理回路110が読み出した位置情報に基づいて上記モータ駆動回路200に駆動電流指令値Icmdを送る制御部300などを有する。
ここで、制御部300は、磁気ディスク記憶装置全体の動作を制御するマイクロコンピュータ(CPU)310と、このマイクロコンピュータ310からの位置指令(目標トラック位置情報)と上記信号処理回路110からのヘッド位置情報とに基づいて例えば16ビットのバイナリコードからなる駆動電流指令値Icmdを生成するコントローラ320を有する。このコントローラ320が生成する駆動電流指令値Icmdは、電流の流れる向きを指定できるようにするため2の補数あるいはオフセット・バイナリの形式で上記モータ駆動回路200へ送られる。モータ駆動回路200は、特に制限されるものでないが、この実施例では、単結晶シリコンのような1個の半導体チップに半導体集積回路として形成されている。
図2はボイスコイルモータ108を駆動制御するモータ駆動回路200の構成を示す。
モータ駆動回路200は、図2に示されているように、上記コントローラ320との間でシリアルにデータの送受信を行なうシリアルポート201と、ボイスコイルモータVCMのコイルLVCMに流される電流に比例した電流が流されるセンス用抵抗Rsnsの両端に発生する電圧を検出する差動アンプ(以下、電流検出用アンプと称する)202と、コイルLVCMの両端子に駆動電圧を印加して所望の電流を流す出力ドライバ211,212が出力する電流に比例した電流がセンス用抵抗Rsnsに流れるように制御する電流検出制御回路203と、上記シリアルポート201を介してコントローラ320から受信した駆動電流指令値Icmdと上記電流検出用アンプ202により検出した駆動電流Ivcmに比例する出力電圧Vsnsとに基づいて上記ドライバ211,212の駆動制御信号を生成するディジタル制御回路220と、該制御回路220において発生するオフセットを校正するオフセットキャリブレーション回路204と、電源電圧VDDの電圧値を検出するための分圧抵抗R1,R2およびAD変換回路205と、ディジタル制御回路220内部の信号に基づいてコイルの逆起電圧Vb-emf(推定値)を演算して速度情報として上記コントローラ320へ供給する逆起電圧推定回路206などから構成されている。図2に示されている回路ブロックや素子は、ボイスコイルモータVCMとセンス抵抗Rsnsを除いて、半導体集積回路化される。
逆起電圧推定回路206は、後述の変調回路224内の乗算器VGAの出力をCNT、コイルの電流をIvcm、コイルの寄生抵抗をRL、制御回路の電源電圧VDDの基準値をVDD0とおくと、次式
Vb-emf=Vout−Ivcm・RL
Vout=(2/CNT)・VDD0
によって逆起電圧Vb-emfを簡単に演算することができる。したがって、逆起電圧推定回路206はRL値やVDD0値を保持するレジスタと乗算器と加減算器により構成することができ、従来のアナログ制御システムにおけるような複雑な逆起電圧検出回路が不要となる。
逆起電圧推定回路206によって算出された逆起電圧Vb-emfは、シリアルポート201を介してコントローラ320へ送るようにすることができる。コントローラ320は受信した逆起電圧からヘッドの移動速度を認知することができ、例えば磁気ヘッドをランプと呼ばれる退避位置からディスク上へ移動させるヘッドロード時のボイスコイルモータの速度制御に利用することができる。磁気ヘッドの移動速度が速過ぎると磁気ヘッドがディスク表面に接触して傷をつけてしまうおそれがあるが、該速度制御によりそれを回避することが可能となる。
ディジタル制御回路220は、上記差動アンプ202の出力信号をディジタル信号に変換するA/D変換回路221と、その後段に設けられたデシメーションフィルタ222と、デシメーションフィルタ222から出力される検出電流値とコントローラ320から送られて来る駆動電流指令値Icmdとの差分に対して位相補償のための演算を行なう位相補償回路223と、位相補償された電流値を所定ビット数(実施例では7ビット)の制御コード信号FCNTに変換する変調回路224と、該変調回路224の出力信号とその符号反転信号に基づいて前記VCMドライバ211,212の駆動制御信号を生成するD/A変換手段としてのPWMパルス生成回路225,226などから構成されている。
この実施例においては、上記デシメーションフィルタ222および上記位相補償回路223はロウパスフィルタ特性を有し、共にディジタルフィルタにより構成されている。PWMパルス生成回路225,226はカウンタとコンパレータにより構成することができる。変調回路224は、電流指令値と電流測定値とからPWMパルス生成回路225,226に出力駆動信号のパルス幅に応じた計数値FCNT,−FCNTを与え、PWMパルス生成回路225,226は50MHzのようなクロックφ0によって動作して、上記計数値に応じたデューティ比の駆動電圧VCMP,VCMNがドライバ211,212から出力されるように駆動制御信号(PWM駆動パルス)PL1,PL2を生成して出力する。本実施例では、変調回路224の出力部の量子化器QTZとして7ビット量子化器を用いることにより、出力段のスイッチングロスを適切に保ちながらPWM駆動によるノイズの最適化を図るようにしている。
また、ディジタル制御回路220には、上記デシメーションフィルタ(222)と上記位相補償器(223)における演算に必要な係数を保持するレジスタ227,228がそれぞれ設けられており、これらのレジスタ227,228には、イニシャライズ(初期化)時等にコントローラ320から送られて来る値が設定され、保持されるように構成されている。オフセットキャリブレーション回路204は、イニシャライズ時にコントローラ320から出力アンプ211および212をハイインピーダンス状態にする信号が与えられたときに、電流検出回路全体のオフセットによって生じる値を電流検出系のオフセットキャンセル値ACQとしてレジスタ229に設定されるように構成される。
本実施例においては、A/D変換回路221としてオーバーサンプリング型A/D変換器の一種である2次のΣΔ変調型A/D変換回路(以下、ΣΔ型A/D変換回路と称する)が、また変調回路224として2次のΣΔ型変調回路が使用されている。ΣΔ型A/D変換回路221は出力部にディジタル出力信号を生成する2ビットのA/D変換器ADC1と、アナログ帰還信号を生成する2ビットのD/A変換器DAC1とが設けられ、25MHzのような周波数のサンプリングクロックφsに同期して動作される。ΣΔ型変調回路224は入力部に可変利得アンプVGAとして機能する乗算器が、また出力部に7ビット量子化器QTZが設けられ、PWM制御の周期(390kHz)に対応してその1/2の周期を有する780kHzのような周波数のクロックφ1に同期して動作されるように構成されている。
ΣΔ型変調回路224の入力部の可変利得アンプVGAのゲインKrは、A/D変換回路205から出力される検出電源電圧VDDSと電源電圧VDDの基準値VDD0との比VDD0/VDDS・(1+R1/R2)で決定される。PWM駆動によってドライバ211,212から出力される電圧VCMP,VCMNは、電源電圧VDDに比例するため、電源電圧VDDの変動は出力電圧の歪となり、PSRR(Power Supply Rejection Ratio)を悪化させる。そこで、本実施例では、電源電圧VDDを検出するA/D変換回路204を設けるとともにΣΔ型変調回路224の入力部に可変利得アンプVGAとして機能する乗算器を設けて、該アンプのゲインKrを電源電圧VDDの変化に反比例するように制御することで、高PSRR化を図るようにしている。
上記のように、本実施例のモータ駆動回路において、ΣΔ型A/D変換回路とΣΔ型変調回路を用いているのは、ΣΔ型回路の特徴である高周波領域にノイズを拡散させて低周波領域のノイズを減らすことができるノイズシェーピングという特性(雑音整形)を利用するためである。つまり、ボイスコイルモータの駆動回路はその制御帯域が数10kHz以下であり、比較的低いため、ΣΔ型回路を用いることで低周波領域のノイズを減らして制御精度を高めることとした。そして、低周波領域のノイズが減った分増加する高周波領域のノイズは、ΣΔ型A/D変換回路211の後段に、ロウパスフィルタとして機能するデシメーションフィルタ222を設けて抑制することとした。
ところで、従来より、A/D変換回路には、逐次比較型やオーバーサンプル型など種々の形式のものが開発されている。一般に、A/D変換回路でアナログ入力信号をディジタル信号に変換する場合、サンプリング周波数を高くすれば、信号周波数近傍のS/N(Signal to Noise Ratio)特性を向上させることができる。オーバーサンプル型A/D変換回路は、オーバーサンプル比を高くすることによりS/N特性を向上させた方式である。
オーバーサンプル型A/D変換回路は、Δ変調方式、ΣΔ変調方式、それらの混合方式に大別できる。このうち、ΣΔ変調方式は、出力信号と入力信号との差を積分器で積分し、この積分器の出力が最小となるようにフィードバック制御するものである。このΣΔ変調方式においては、積分の次数すなわち積分器の数を増やすことにより、S/N特性をさらに改善することができる。つまり、積分の次数を1次増やす毎に、周波数に比例したノイズシェーピング特性が期待できる。ただし、積分の次数を高くすると、系の安定性が低下するとともに消費電力が多くなるという不具合がある。本実施例では、ΣΔ型A/D変換回路221とΣΔ型変調回路224をそれぞれ2次の回路とした。
本発明者等は、ボイスコイルモータ駆動用ICに内蔵されて、コイル電流を検出するセンスアンプ202の出力信号をディジタル信号に変換してフィードバックするA/D変換回路としては、変換精度および変換速度の点からオーバーサンプリング型A/D変換回路、その中でも特にΣΔ変調方式のA/D変換回路が適していると考えた。ΣΔ変調方式を用いると、通常の16ビットのA/D変換回路として良く知られる逐次比較方式やノイズシェーパを用いないオーバーサンプリング方式を適用した場合に比べて、ノイズシェーピング特性の効果によって量子化ビット数を少なくして回路を簡略化できると共に、電流セル等の製造上のバラツキに対するセルのキャリブレーション無しで安定に高精度を実現できるという利点がある。
本電流検出にコイルに流れる電流Ivcmを検出した信号をディジタル変換する回路としてオーバーサンプリング型A/D変換回路の1種であるΣΔ変調方式を用いた他の理由は、PWM駆動の周期よりも短い周期で検出信号のサンプリングを行なうことにより、通常の16ビットのA/D変換回路を用いる場合よりも電流検出誤差を小さくすることができるからである。
すなわち、通常の16ビットのA/D変換回路を用いる場合には、例えば図14(a)〜(c)に示すように、PWMパルスの中央におけるコイル電流Ivcmをサンプリングして代表値とする方式が採られると考えられるが、これに用いられるサンプリングクロックφsは、通常VCO(電圧制御発振器)等で生成されるため破線のようにジッタを有することが多く、それによって図14(d)に示すように、検出電流Isnsに誤差ΔIが生じるおそれがある。また、前述の特許文献1のアナログ制御方式の発明においてもPWMパルスの中心点におけるコイル電流Ivcmをサンプリングして代表値とし電流指令値との差をとる方式が採用されている(特許文献1の図3,図4参照)ため、同様な検出電流誤差ΔIが生じるおそれがあった。
これに対し、本実施例のボイスコイルモータ駆動回路においては、コイル電流Ivcmの検出信号をディジタル変換する回路としてオーバーサンプリング型A/D変換回路を用い、PWM駆動の周期よりも短い周期で検出信号のサンプリングを行ないΣΔ型A/D変換回路の持つ積分機能で平滑化を行なうため、図14(e)に示すように、クロックジッタによる電流検出誤差が原理上無視できるようになる。
なお、ΣΔ型A/D変換回路とΣΔ型変調回路の構成と動作は公知であるので、詳しい説明は省略する。ΣΔ型A/D変換回路221の出力用のA/D変換器ADC1と帰還用のD/A変換器DAC1は、低周波領域のノイズを減らすとともに回路規模の増大を抑えるため2ビットとした。
ところで、通常、ΣΔ型変調器の前段にはオーバーサンプリングを行なうための予測器(補間処理)が必要となるが、本実施例ではモータ駆動回路全体の位相補償を行なう位相補償回路223を積分器で構成することによって、これをΣΔ型変調回路224の予測器として代行させるようにしている。また、電流検出のA/D変換回路221側ではPWM駆動時のコイルの積分特性が予測器として働くためコイルを予測器として代用させることで、予測器を省略している。
位相補償回路223は、ボイスコイルモータのコイルインピーダンスの1次遅れ特性を補償し、系全体を1次遅れに保つことと、出力段のSN比を向上させるために設けられた回路である。図2の位相補償回路223のブロック内に示されている伝達関数から分かるように、この実施例では位相補償回路223は積分器で構成される。"s"は、ラプラス変換された関数を表すのに用いられる変数である。
本実施例では、ボイスコイルモータ駆動回路全体の帰還ループの位相補償を行なう位相補償回路223を、低周波領域において積分特性を有し、高周波領域で比例特性を有するPI型制御器とし、ΣΔ型変調回路224の前段に配置することで、変調器(量子化器)で発生する量子化ノイズの出力駆動電流に対する入力換算ノイズの伝達特性に微分特性を持たせるようにしている。
これにより、上記微分特性がΣΔ型変調回路224の微分特性に加算されるため、低周波領域におけるSN比は更に向上し、本実施例のボイスコイルモータ駆動回路200の低周波領域におけるSN比はほぼ電流検出段(A/D変換回路221)の精度で決定されるようになる。しかるに、本実施例では、電流検出段として、ノイズシェーピング効果を有するΣΔ型A/D変換回路221を用いているため、回路全体としてのSN比を低減することができる。
図9には、本実施例のボイスコイルモータ駆動回路200の電流検出段で発生する誤差電流ΔIadcと、出力段(位相補償回路、変調回路およびPWM生成回路)で発生する誤差電流ΔIoutと、回路全体の誤差電流ΔIvcmを示す。同図より、電流検出段で発生する誤差電流ΔIadcは出力段で発生する誤差電流ΔIoutよりも大きいが、回路全体の誤差電流ΔIvcmは電流検出段で発生する誤差電流ΔIadcよりも若干大きい程度であることが分かる。なお、図9において、ΔIvcmoは40kHzの帯域を有する理想の16ビットD/A変換器の誤差電流である。また、図9に示されているすべての誤差電流の値は、ΔIvcmo(at f<fvcm)で正規化されている。
なお、本実施例の電流検出段の理論SN比は次式(1)で近似することができる。
但し、n:ΣΔ変調の次数
N:ΣΔ変調の量子化bit数
ovsa:オーバーサンプリング比(=fadc/2fvcm)
fadc:電流検出用ADCのサンプリングレート[Hz]
fvcm:本実施例のVCMドライバの帯域[Hz]
であり、入力信号(電流指令値Icmd)はfvcmに帯域制限されていると仮定(即ちナイキスト周波数がfvcmと仮定)した。
図3には、ボイスコイルモータVCMと図2の実施例のモータ駆動回路200を伝達関数で現したものが示されている。図3において、"Ksens"は差動アンプ202のゲイン、"Kadc"はA/D変換回路221のゲイン、"QNadc"はA/D変換回路221における量子化ノイズ、"QNout"はPWM変調における量子化ノイズ、"VDD0"は電源電圧の基準、FCNTはPWMパルス生成回路225,226が計数すべきカウント値であり、このカウント値がΣΔ型変調回路224からPWMパルス生成回路225,226へ与えられる。
図4には、図2の実施例のモータ駆動回路200におけるデシメーションフィルタ222の具体例が示されている。
この実施例のデシメーションフィルタは、それぞれN個(例えばN=16)の遅延段DLYおよび加算器ADDを有しフィルタ係数が「1」のFIR(有限インパルス応答)フィルタFIR1,FIR2とそれらの出力の平均をとる平均化回路AVR1,AVR2とが縦続接続されてなるロウパスフィルタ部LPFと、M個(例えばM=32)の遅延段DLYおよび加算器ADDを有しフィルタ係数が「1」のFIRフィルタFIR3とその出力の平均をとる平均化回路AVR3と、平均化回路AVR3のデータをM個おきに取り出して出力する間引き回路(M:1)とが縦続接続されてなる間引き処理部ELMと、位相進み補償部PGCとから構成されている。
位相進み補償部PGCは、(1+S1/ωd)/(1+S1/m・ωd)なる伝達関数で表される演算を行なうディジタルフィルタにより構成し、分子が大きくなるように設定することで位相の進みを大きくすることができる。ここで、ωdはボイスコイルモータの周波数帯域をfvcmとおくと、ωd=3×2・π・fvcmで表される。位相進み補償部PGCを設けているのは、モータ駆動回路200の周波数−ゲイン特性における50kHz近傍でゲインが上昇するのを抑えるためである。以下、その理由を説明する。
図5にはデシメーションフィルタの周波数特性が、また図6には実施例のモータ駆動回路200の周波数−ゲイン特性が示されている。位相進み補償部PGCを設けないデシメーションフィルタを用いた場合、ディジタルフィルタはロウパスフィルタ特性を有するため遅延が生じ、ゲインと群遅延時間の周波数特性は、それぞれ図5に点線A1,A2で示すような特性となり、これによってモータ駆動回路200の周波数特性は図6に点線A0で示すように、50kHz近傍にゲインピーキングが発生する。
一方、位相進み補償部PGCを設けたデシメーションフィルタを用いた場合、図5に実線B1,B2で示すような特性となり、これによってモータ駆動回路200の周波数特性は、図6に実線B0で示すように、ゲインピーキングのない特性となる。
ここで、上記位相進み補償部PGCや位相補償回路223は、図7に示すような等価回路からなるディジタルフィルタにより構成することができ、その伝達特性は、Ki’=(1+bz-1)/(1-az-1)で表わされる。PI型制御器は、Kiの項とKpの項を含む式Ki/s+Kpで表わされ、これは次式
Ki/s+Kp=Ki/s(1+Kp・s/Ki)
=Ki/s(1+s・Kp/Ki)
のように、変形することができる。この式は、図2の位相補償回路223のブロック内部に記されている式、Ki/s(1+s・L/RL)と同じ形であることが分かる。図2の実施例のモータ駆動回路の位相補償回路223は、Ki/s(1+s・Kp/Ki)とKi/s(1+s・L/RL)とが同じになるように、図7中のパラメータ"K","a","b"が設計される。
次に、本実施例のモータ駆動回路におけるPWMパルス生成回路225,226について説明する。PWMパルス生成回路225,226はそれぞれカウンタとコンパレータからなる回路であり、アナログ式駆動制御回路における三角波生成回路に相当する。PWMパルス生成回路225,226の計数値FCNT,−FCNTがΣΔ型変調回路224からパルス幅を指定する7ビットのバイナリコードとして与えられ、50MHzのクロックφ0でカウント動作して計数値に達すると出力が変化するように構成される。
しかも、この実施例においては、ΣΔ型変調回路224からPWMパルス生成回路225,226へ7ビットの計数値が780kHzの周期で与えられる一方、PWMパルス生成回路225,226は計数値FCNT,−FCNTが与えられてもいずか一方のカウンタはハイまたはロウ出力の固定値が継続出力されるように構成されている。PWMパルス生成回路225,226のかかる動作を、図8を用いて説明する。
図8において、PWMCNTは計数値FCNT,−FCNTの入力指令と同時に50MHzのクロックφ0で「0」からカウントアップ動作する仮想のカウンタの計数値、PL1はPWMパルス生成回路225から出力ドライバ211に供給される駆動制御信号(PWM駆動パルス)、PL2はPWMパルス生成回路226から出力ドライバ212に供給される駆動制御信号(PWM駆動パルス)で、PL1,PL2はドライバ211,212から出力され、モータのコイル両端をPWM駆動する。モータ両端の駆動電圧VCMP,VCMNはそれぞれPL1およびPL2に同期してGNDレベルと電源電圧VDDをスイッチングする。VCMP−VCMNは、モータのコイルの両端子間に印加される電圧である。
図8から分かるように、本実施例においては、PWM駆動パルスPL1,PL2はそれぞれ1周期のうち半周期は固定、つまり半周期毎に交互にハイレベルまたはロウレベルに保持される。PWM駆動におけるカウンタの動作のさせ方としては、図8の下半分に示されているように、パルスPL1,PL2が1周期の間にそれぞれ入力指令値に応じた期間だけハイレベルになるように形成すればよいが、本実施例のように半周期はどちらか一方のパルスを固定し他方のパルスのみ入力指令値で制御することで、コイルの端子間電圧VCMP−VCMNの値をPWM駆動パルスPL1,PL2の半周期毎に更新することができる。これによって、PWM変調の見かけ上の分解能を高め、電流制御精度が高くなるという利点がある。尚、PL1,PL2のどちらを固定するかはFCNTの極性とPWMCNTが前半カウントか後半カウントのいずれの状態にあるかをみて判断する。
本実施例においては、パルスPL1とPL2の出力レベルが一致する区間と不一致する区間から構成され、カウンタ値が更新されるタイミングを起点に不一致区間、一致区間の順に並べる。これにより、FCNT値の絶対値が小さくなるトラックフォロー時ほど、PWMによる駆動電流のリップル電流が小さくなり高精度の制御が可能となる。更に本実施例ではFCNT=0のときにDuty=50%のタイミングでPL1およびPL2の極性が切り替わるため出力駆動段の遅延時間および遷移時間による、ゼロクロス歪の発生が無い。
上記で述べた本実施例における、Xbit変調器のより具体的なPL1,PL2のファンクション定義は下記のとおりである。
(i)FCNT(PL1の指示値)=-FCNT(PL2の指示値)=0 入力のとき
If 0 <= PWMCNT< [2^(X-1)]-1 then PL1=H,PL2=H
If[2^(X-1)] < PWMCNT<= [2^X]-1 then PL1=L,PL2=L
(ii)FCNT=+N, -FCNT=-N (0<N=<2^(X-1)-1) 入力のとき
If 0 <= PWMCNT< N-1 then PL1=H,PL2=L
If N <= PWMCNT< [2^(X-1)]-1 then PL1=H,PL2=H
If[2^(X-1)] < PWMCNT< [2^(X-1)]+N-1 then PL1=H,PL2=L
If[2^(X-1)]+N< PWMCNT<= [2^X]-1 then PL1=L,PL2=L
(iii)FCNT=-N, -FCNT=+N (0<N=<2^(X-1)-1) 入力のとき
If 0 <= PWMCNT< N-1 then PL1=L,PL2=H
If N <= PWMCNT< [2^(X-1)]-1 then PL1=H,PL2=H
If[2^(X-1)] < PWMCNT< [2^(X-1)]+N-1 then PL1=L,PL2=H
If[2^(X-1)]+N< PWMCN<= [2^X]-1 then PL1=L,PL2=L
次に、本実施例のモータ駆動回路における電流検出回路を備えた出力ドライバ211,212の具体例とその動作を、図10および図11を用いて説明する。なお、図10には、出力ドライバ211,212のうちP側のドライバ211の構成が示されている。出力ドライバ212は211と同一の構成であるので、図示および説明を省略する。
本実施例の出力ドライバ211は、PWMパルス生成回路225から供給される駆動パルスPL1のスイッチングタイミングと、出力制御回路203から供給される制御信号に基づいて調整する波形調整部231と、出力駆動部232とからなる。また、出力制御回路203は、出力ドライバ211の電源電圧VDDと出力電圧VCMPとから出力電圧VCMPの遅延時間と遷移時間を検出する計測部233と、シリアルポート(SIO)201を介してコントローラ320から受け取った制御情報を保持するレジスタ部234と、レジスタ部234に保持されている制御情報と計測部233からの検出信号に基づいて上記波形調整部231に対する制御信号を生成する制御信号生成部235とからなる。
図10に示されているように、出力ドライバの出力駆動部232は、電源電圧端子VDDと接地点との間に直列に接続されコイルの一方の端子に駆動電圧VCMPを印加して電流を流す出力MOSトランジスタM11,M21と、M11,M21のゲート端子を駆動する差動アンプAMP1,AMP2と、上記波形調整部231からの信号と出力電圧VCMPを抵抗R9,R10で分圧した電圧とを入力とし上記コイル駆動用差動アンプAMP1,AMP2の入力信号を生成する電圧入力−電流出力型の差動増幅回路(以下、gmアンプと称する)AMP0などから構成されている。
また、差動アンプAMP1,AMP2は、自身の出力電圧すなわち出力MOSトランジスタM11,M21と、M11,M21のゲート電圧をそれぞれ抵抗R4とR5またはR7とR8で分圧した電圧が反転入力端子に印加されている。かかる構成の出力ドライバの駆動回路については、特開2003−52194号に類似の回路技術が開示されており、また本発明の要旨ではないので、詳細については説明を省略する。
計測部233は、出力駆動部232の出力電圧VCMPと電源電圧VDDより少し低い基準電位とを入力とする電圧比較器CMP1と、出力駆動部232の出力電圧VCMPと接地電位GNDより少し高い基準電位とを入力とする電圧比較器CMP2と、電圧比較器CMP1の出力DLY1又は電圧比較器CMP2の出力DLY2とPWM駆動パルスPL1(PL2)とから出力電圧VCMPの遅延時間Td(図11参照)を検出するカウンタCNT1と、電圧比較器CMP1の出力DLY1と電圧比較器CMP2の出力DLY2とから出力電圧VCMPの遷移時間Tsを検出するカウンタCNT2などから構成されている。
制御信号生成部235は、レジスタ部234に保持されている制御情報と計測部233からの検出信号との差分をとる減算器もしくはディジタル比較器SUB1,SUB2と、差分に応じた制御コードCC1,CC2を生成して上記波形調整部231へ出力する補償器CPS1,CPS2などから構成されている。補償器CPS1,CPS2は、ディジタルフィルタで構成する。
波形調整部231は、補償器CPS1からの制御コードCC1に応じてPWM駆動パルスPL1を遅延させる遅延カウンタDLCと、直列に接続された一対の定電流源I1,I2およびこれらと直列に設けられたスイッチSW1,SW2と、電流源I1,I2の結合ノードN1と接地点との間に接続された容量素子C3などから構成されている。電流源I1,I2は、上記制御信号生成部235の補償器CPS2からの制御コードCC2に応じて電流値が変化されるようにされている。スイッチSW1とSW2はいずれか一方がオン状態にされるように制御され、スイッチSW1がオンされると電流源I1により容量素子C3が充電されて出力電圧PL1’が上昇し、スイッチSW2がオンされると電流源I2により容量素子C3が放電されることで出力電圧PL1’が下降する。その変化のスピードが電流源I1,I2の電流値で制御されることによって出力の変化速度(スロープ)すなわち遷移時間が調整される。
このように、本実施例の出力ドライバ211(212)においては、PWMパルス生成回路225(226)から供給される駆動パルスPL1(PL2)のスイッチングタイミングと、計測部233による計測結果に基づいて波形調整部231において制御され、計測値がコントローラからの設定値に一致するようにフィードバックがかかる。そのため、図11に示されているように、遅延時間Tdと遷移時間Tsが次第に設定値に収束するようになる。なお、この実施例では、電流源I1,I2の電流値の切替えで出力の変化速度(スロープ)を制御するようにしているが、SW1、SW2、I1およびI2からなるスルーレート調整回路を省略しgmアンプAMP0のスルーレートを直接制御して遷移時間Tsを調整するように構成しても良い。
本実施例の出力ドライバ211(212)を適用すると、以下のような利点がある。
図1に示されているように、磁気ディスク記憶装置においては、ボイスコイルモータ108とモータ駆動用IC(200)との間およびヘッド104を支持するアーム106に搭載してあるリード・ライト用ICと信号処理用IC(110)との間が信号線で接続される。この接続は、一般にFPCと呼ばれるフレキシブルなプリント配線ケーブル(図12参照)で行なわれており、途中で分岐されることでそれぞれの部品に結合される。そのため、このケーブルには、ボイスコイルモータ108とモータ駆動用IC(200)とを接続する配線と、リード・ライト用ICと信号処理用IC(110)とを接続する配線とが互いに隣接して設けられることとなる。
磁気ヘッド104により読み出されたヘッドのポジショニング信号はアーム106上のリード・ライト用IC内のプリアンプで増幅され、信号処理回路110へフレキシブルケーブル400の信号線411を介して供給される。また、本実施例の出力ドライバを有するモータ駆動回路200からボイスコイルモータ108への駆動電圧(VCMPとVCMN)の供給も同一のケーブルの信号線431,432で行なわれる。従って、例えば図12に示すように、フレキシブルケーブル(FPC)400の信号線411と431,432との間に存在する浮遊容量Cs1、Cs2によって、ボイスコイルモータの駆動電圧VCMPとVCMNのスイッチングノイズがポジション信号に結合し、位置決め制御精度を悪化させるおそれがある。
磁気ディスクのヘッドシーク時は高速動作が要求されるため、ボイスコイルモータの駆動電流Ivcmは大きく(最大2A程度)なるが、比較的、ポジション信号の読み出し精度に関してはトラックフォロー時ほどシビアではない。反対にヘッドのトラックフォロー時はボイスコイルモータの駆動電流Ivcm自体は小さい(数10mA程度)が、オントラック状態を維持するためにポジショニング信号の読み出し精度は厳しい。また、トラックフォロー時はポジショニング信号と読み出しデータ信号が同一配線で時系列に交互に出力されるため、本カップリングノイズの重畳は読み出し信号のエラーレートの悪化をもたらす。さらに、コイル駆動電圧VCMPとVCMNが同時に同一方向に変化すると、ポジション信号に結合するノイズがさらに大きくなるおそれがある。
そこで、本実施例では、図13に示すように、電流指令値Icmdが大きいヘッドシーク時はスイッチングロス低減を優先するため、ボイスコイルモータのコイル駆動電圧VCMPとVCMNの変化速度(スロープ)を急峻にし、電流指令値Icmdが小さいトラックフォロー時はカップリングノイズ抑制を優先させるため、ボイスコイルモータの駆動電圧VCMPとVCMNの変化速度(スロープ)を緩やかにするようにしている。このスロープの切り替えによって装置の消費電力の増加を抑えつつ、ケーブルでのカップリングノイズの発生を少なくすることができる実用的なVCMドライバを実現することができる。なお、ヘッドシーク時とトラックフォロー時における駆動電圧のスロープの切り替えは、ボイスコイルモータの駆動電流指示値Icmdの絶対値の大きさに応じて決定してもよいし、位置決め制御系のモード切替信号を利用して行なうようにしても良い。
次に、ボイスコイルモータのコイルに流れる電流を検出する電流検出回路の実施例について説明する。図1の実施例のボイスコイルモータ駆動回路は、従来の駆動回路と同様にモータのコイルと直列に接続されたセンス用抵抗で生じる電圧降下を検出することでモニタすることも可能であるが、本実施例では、ドライバ211,212の出力MOSトランジスタ(図10のM11,M21等)に流れる電流をカレントミラー方式で再現し、再現された電流をモータのコイルとは無関係に設けられたセンス用抵抗に流して、この抵抗で生じる電圧降下を検出することでモニタするようにしたコイル電流検出回路をドライバ211,212に設けている。
図15に、コイル電流検出回路の具体的な回路例を示す。
図15は出力MOSM11,M21,M31,M41からコイルLvcmに電流を供給して駆動するHブリッジ型のモータ回路であり、符号Lvcmが付されているのはボイスコイルモータのコイル、RLはコイルの寄生抵抗成分を示したもので、センス用抵抗Rsnsではない。図15にはセンス用抵抗Rsnsは図示されていない。図10に示されているgmアンプAMP0や誤差アンプAMP1,AMP2も図15には示されていない。図15において、コイルLvcmの右側に示されているのは上側(P側)のドライバ211に対応する電流検出回路、コイルLvcmの左側に示されているのは下側(N側)のドライバ212に対応する電流検出回路である。
コイルLvcmの一方の端子(図では右側)にドレイン端子が接続されたMOSトランジスタM11,M21は上側(P側)のドライバ211の出力MOSトランジスタであり、これらの出力MOSトランジスタM11,M21のゲートが、図10の差動アンプAMP1,AMP2の出力電圧VCMPU,VCMPLによって駆動される。また、M31,M41は下側(N側)のドライバ212の出力MOSトランジスタであり、これらの出力MOSトランジスタM31,M41のゲートは、図10のドライバと同様な構成されたドライバの誤差アンプ(AMP1,AMP2に対応)の出力電圧VCMNU,VCMNLによって駆動される。
この実施例のコイル電流検出回路は、上記各出力MOSトランジスタM11,M21,M31,M41と並列に設けられそれぞれそれらのゲート端子に印加される電圧VCMPU,VCMPL,VCMNU,VCMNLと同一の電圧がゲート端子に印加されてドレイン電流をモニタするMOSトランジスタM12,M22,M32,M42を備えており、M11とM12、M21とM22、M31とM32、M41とM42はそれぞれサイズ(ゲート幅)がm:1に設定されることにより、M12,M22,M32,M42にはM11,M21,M31,M41に流れるドレイン電流の1/mの大きさのドレイン電流が流れるようにされている。
図15から分かるように、上記各出力MOSトランジスタM11,M21,M31,M41にはそれぞれ上記モニタ用MOSトランジスタM12,M22,M32,M42を含む同一構成のモニタ回路が設けられている。そこで、以下、出力MOSトランジスタM11に対応したモニタ回路について説明し、M21,M31,M41に対応したモニタ回路については説明を省略する。
モニタ用MOSトランジスタM12には、これと直列にMOSトランジスタM13とM14が接続されているとともに、M11のゲート端子に印加される電圧VCMPU,VCMPL,VCMNU,VCMNLと同一の電圧がゲート端子に印加され、M11と同一サイズを有し同一の電流が流れるMOSトランジスタM15が設けられている。そして、このMOSトランジスタM15と直列にMOSトランジスタM16とM17が接続され、このうちM17はドレインとゲートが結合されたダイオード接続とされているとともに、M17とM14のゲート端子が互いに接続されてカレントミラー回路を構成している。MOSトランジスタM17とM14は同一のサイズとされる。
また、上記MOSトランジスタM13,M16のゲート端子には、それぞれ誤差アンプAMP11,AMP12の出力電圧が印加されている。ここで、誤差アンプAMP11は、非反転入力端子にモニタ用MOSトランジスタM12のソース電圧が印加され、反転入力端子には駆動用MOSトランジスタM11のソース電圧よりも所定の電圧Voffだけ低い電圧が印加されている。これにより、MOSトランジスタM12は、誤差アンプAMP11とMOSM13からなる負帰還ループの作用により、そのソース電圧が駆動用MOSトランジスタM11のソース電圧よりもVoffだけ低い電圧になるように制御される。上記動作により駆動用MOSM11の動作状態とモニタ用MOSM12の動作状態が完全に一致し、同MOSトランジスタがON抵抗領域で動作している限りにおいて、精度の良いカレントミラーが形成される。
一方、誤差アンプAMP12は、非反転入力端子にMOSトランジスタM15のソース電圧が印加され、反転入力端子には電源電圧VDDよりも所定の電圧(オフセット電圧)Voffだけ低い電圧が印加されている。これにより、MOSトランジスタM16は、誤差アンプAMP12とMOSM16からなる負帰還ループの作用により、そのソース電圧が電源電圧VDDよりもVoffだけ低い電圧になるように制御される。そして、このMOSトランジスタM16のドレイン電流がMOSトランジスタM17に流され、カレントミラーによってMOSトランジスタM14に転写される。その結果、MOSトランジスタM13に流れるドレイン電流とM14に流れるドレイン電流の差分が検出電流Isnsとして出力され、これがセンス抵抗Rsns(図2参照)へ流されるようになっている。
上記のように誤差アンプAMP11とMOSトランジスタM13を設けてM12のソース電圧をM11のソース電圧よりもVoffだけ低くしているのは、モータのコイルLvcmをPWM駆動した際の電力回生期間中に出力MOSトランジスタM11のソース電圧が電源電圧VDDよりも高くなって逆向きのドレイン電流が流れるが、モニタ用MOSトランジスタM12は回路構成上、逆向きのドレイン電流を流せないためである。オフセット電圧Voffは、PWM駆動した際の電力回生期間中の出力MOSトランジスタM11に逆向きのドレイン電流が流される状態においても、M12には逆向きの電流が流れないようにできる電圧に設定される。これによって、モニタ用MOSトランジスタM12には出力MOSトランジスタM11にドレイン電流がゼロになる場合にも所定の電流Ioffが流れるようになる。
ただし、このままモニタ用MOSトランジスタM12の電流をセンス抵抗Rsnsへ流したのでは、オフセット電圧Voffによって生じる余分な電流(オフセット電流Ioff)が加算されているため、正しい検出電流を流すことができない。そこで、M15とM16と誤差アンプAMP12によってオフセット電圧Voffによって生じるオフセット電流Ioffのみを生じさせ、カレントミラーでMOSトランジスタM14に転写させ、MOSトランジスタM13に流れるドレイン電流からM14に流れるオフセット電流Ioffを差し引いた分を検出電流として出力させることによって、オフセットをキャンセルするようにしている。
さらに、この実施例のコイル電流検出回路においては、誤差アンプAMP11,AMP12〜AMP41,AMP42を、イネーブル信号EN,/ENによって所定のタイミングで活性化させることによって、同時に複数の検出回路から検出電流が出力されないようにして、誤ったコイル電流の検出を防止するように構成されている。以下、そのような動作を、図16〜図18を用いて説明する。
図16は、実施例のモータ駆動回路において、ドライバ211,212の出力VCMP,VCMNが、コイルに図15の矢印の向きつまり右から左へ向かって電流を流すように出力MOSトランジスタM11,M21,M31,M41がオン・オフ制御されているときのコイルの電流Ivcm、M11,M21,M31,M41のドレイン電流Id、イネーブル信号EN,/EN、検出電流Isnsの変化が示されている。コイル電流Ivcmが図15の矢印の向きに流れるこの制御状態においては、VCMP−VCMN>0の期間に出力MOSトランジスタM11とM41がオンされて、コイルには図15に矢印(1)で示すような方向に有効な駆動電流が流されるが、次にM11がオンのままM41がオンからオフへ、M31がオフからオンへ切り替わると矢印(2)のような電流が流れる。
その後、M11がオンのままM41がオフからオンへ、M31がオンからオフへ切り替わってコイルに再び矢印(1)のような有効な駆動電流が流された後、M11がオンからオフへ、M21がオフからオンへ切り替わって矢印(3)のような電流が流れる。それから、M41がオンのままM11がオフからオンへ、M21がオンからオフへ切り替わってコイルに再び矢印(1)のような有効な駆動電流が流れる。ところが、M41がオフからオンへまたM31がオンからオフへ切り替わって電流が(2)から(1)へ切り替わる際にも一瞬M31とM41にリカバリ電流が流れるとともに、M11がオフからオンへまたM21がオンからオフへ切り替わって電流が(3)から(1)へ切り替わる際に一瞬M11とM21にリカバリ電流が流れる。したがって、このようなリカバリ電流が流れているときにその相の電流を検出すると誤差を生じてしまう。
そこで、この実施例では、イネーブル信号EN,/ENによってTS1の期間はアンプAMP11,AMP12を、またTS2の期間はアンプAMP41,AMP42をそれぞれ活性化させて、出力駆動トランジスタの電圧が遷移している期間中の電流検出を避け、常にON抵抗状態にある出力駆動トランジスタのみから電流検出を行なうことで正しい電流を検出できるようにしている。しかも期間TS1およびTS2を同一時間とすることによりVCMP側の検出値とVCMN側の検出値の平均化をはかり、VCMP側およびVCMN側の両検出回路間で生じるオフセットと利得のばらつきを低減している。
図17は、実施例のモータ駆動回路において、ドライバ211,212の出力VCMP,VCMNが、コイルに図15の矢印と逆の向きつまり左から右へ向かって電流を流すように出力MOSトランジスタM11,M21,M31,M41がオン・オフ制御されているときのコイルの電流Ivcm、M11,M21,M31,M41のドレイン電流、イネーブル信号EN,/EN、検出電流Isnsの変化が示されている。コイル電流Ivcmが図15の矢印と逆の向きに流れる制御状態においては、VCMP−VCMN<0の期間に出力MOSトランジスタM31とM21がオンされて、コイルには矢印(4)のような有効な駆動電流が流されるが、M21がオフからオンへまたM11がオンからオフへ切り替わる際に一瞬M11とM21にリカバリ電流が流れ、M31がオフからオンへまたM41がオンからオフへ切り替わる際に一瞬M31とM41にリカバリ電流が流れる。従って、このようなリカバリ電流が流れているときにその相の電流を検出すると誤差を生じてしまう。
そこで、この実施例では、イネーブル信号EN,/ENによってTS3の期間はアンプAMP21,AMP22を、またTS4の期間はアンプAMP31,AMP32をそれぞれ活性化させて、出力駆動トランジスタの電圧が遷移している期間中の電流検出を避け、常にON抵抗状態にある出力駆動トランジスタのみから電流検出を行なうことで正しい電流を検出できるようにしている。しかも期間TS3およびTS4を同一時間とすることによりVCMP側の検出値とVCMN側の検出値の平均化をはかり、VCMP側およびVCMN側の両検出回路間で生じるオフセットと利得のばらつきを低減している。
さらに、この実施例の電流検出回路においては、出力MOSトランジスタM11,M21,M31,M41のオン・オフ切替え時に制御信号VCMPU〜VCMNLのわずかなずれで上側のMOSトランジスタM11と下側のM21あるいはM31とM41が同時にオン状態にされると非常に大きな貫通電流が流れてしまうおそれがあるので、M11とM21あるいはM31とM41が同時にオン状態にならないように制御信号VCMPU〜VCMNLのタイミングが調整されている。
ただし、このようにすると、例えば出力MOSトランジスタM11とM41がオンされてコイルに図15の(1)のような電流が流れているときにM41がオン状態からオフ状態にされた直後はM31もオフであるため、M41の基体ダイオードを通して電流が流れ、コイルの端子電圧VCMP,VCMNには図18(c),(d)に丸印で示すようなところに、不一致部分が現われる。このような電流が流れてVCMP,VCMNに不一致部分が現われたとしても、コイルの電流の向きと駆動電圧の極性とが一致している場合には、基本的には出力MOSがフルオンしている際の電流検出となるため図15の回路により電流を正しく検出することができる。但し、遷移期間がゆっくりで、期間Ts1および期間Ts2の開始時点で、VCMPおよびVCMNの出力がそれぞれ遷移し終えてない場合は多少の検出誤差を生じる。
ところが、本発明の駆動対象となる負荷は誘導性のコイルを前提にしているため、VCMP-VCMNの差動駆動電圧に比べて負荷コイルの駆動電流Ivcmの位相は遅れを生じる。このため、駆動電流の極性を切り替えた直後は一定期間、駆動電圧と駆動電流の極性が反転する。また、負荷がボイスコイルモータのコイルの場合、モータの逆器電圧B-EMFの影響によって駆動電圧と駆動電流の極性が反転する期間が存在する。本極性反転期間中(電圧と電流の極性不一致時)は、出力駆動段の上下の出力MOSトランジスタ切替えのため図18に示すTdtの期間(以下、デッドタイムと称する)は出力段の電位が遷移した後に生じるため、相選択信号としてのイネーブル信号ENの切り替わりと一致してしまう。このため、デッドタイムTdtの間は電流検出相の出力MOSトランジスタがオンせず電流検出が出来ないことが分かった。
そこで、この実施例では、図15のコイル電流検出回路内の誤差アンプAMP11,AMP21,AMP31,AMP41を、図19に示すような、制御信号HOLDPまたはHOLDNに応じて出力レベルを保持可能なホールド機能付き誤差アンプで構成し、このアンプを図20に示すような論理回路からの制御信号HOLDPまたはHOLDNによって動作させ所定の期間、直前の検出電流値を保持させるように構成することで、上述したような不具合を回避することができるようにした。図20の論理回路(デッドタイム判定回路)は、図2の出力制御回路203に設けておくようにすることができる。
図19の誤差アンプは、定電流源CI1とMOSトランジスタMop1〜Mop4とからなる差動増幅段と、定電流源CI2とMOSトランジスタMop5とからなる出力段との間にゲート端子に制御信号HOLDPまたはHOLDNが入力されるスイッチMOSトランジスタMop6,Mop7が直列に接続されており、制御信号HOLDPまたはHOLDNがハイレベルのときはMop6,Mop7がオン状態になって通常の差動アンプとして動作し、制御信号HOLDPまたはHOLDNがロウレベルのときはMop6,Mop7がオフ状態になって直前の電圧が容量Cc2とCc1に保持されることにより、出力電圧OUTが直前のレベル状態を保持できるようにされる。
図20のデッドタイム判定回路は、出力MOSトランジスタM11の制御信号VCMPUとM11が十分オンできるしきい値電圧VthHPとを比較するコンパレータComp1と、出力MOSトランジスタM21の制御信号VCMPLとM21が十分オンできるしきい値電圧VthLPとを比較するコンパレータComp2と、出力MOSトランジスタM41の制御信号VCMNLとM41が十分オンできるしきい値電圧VthLNとを比較するコンパレータComp3と、出力MOSトランジスタM31の制御信号VCMNUとM31が十分オンできるしきい値電圧VthHPとを比較するコンパレータComp4と、前記コンパレータComp1とComp2の出力およびイネーブル信号ENを入力とするNANDゲートG1と、前記コンパレータComp3とComp4の出力およびイネーブル信号ENの反転信号/ENを入力とするNANDゲートG2とから構成されている。
図16の各出力MOSトランジスタM11,M21,M31,M41のゲート電圧VCMPUとVCMPLがそれぞれしきい値電圧VthHP,VthLPよりも低く、またVCMNUとVCMNLがVthHN,VthLNよりも低くなると、該当する出力MOSトランジスタがオフ状態にあると判断し、対応するコンパレータの出力はハイレベルになる。そして、コンパレータComp1とComp2とイネーブル信号ENがすべてハイレベルになるとNANDゲートG1の出力HOLDPがロウレベルにされ、図16のアンプAMP11とAMP21がホールド状態となる。
また、コンパレータComp3とComp4がハイレベルになりイネーブル信号ENがロウレベル(/ENは"H")になるとNANDゲートG2の出力HOLDNがロウレベルにされ、図16のアンプAMP31とAMP41がホールド状態となる。上記参照値VthHPとVthLP,VthLN,VthHNはそれぞれ、出力制御回路203内に設けられた基準電流源Iref1,Iref2,Iref3と抵抗Rref1,Rref2,Rref3とからなる参照電圧生成回路RVGより与えられ、各出力トランジスタがフルオンできるゲートソース間電圧に相当する参照電圧VthHP,VthLP(=VthLN),VthHNは予め各出力トランジスタのしきい値電圧、相互コンダクタンスおよび駆動電流の設計値に基づいて決定される。
なお、図15のコイル電流検出回路内の誤差アンプAMP11,AMP21,AMP31,AMP41を図19のような構成とする代わりに、図2の電流検出用アンプ202の後段に所定のタイミングで検出電流値を保持するホールド回路を設けるとともに、出力制御回路203にデッドタイムTdtの発生を検出する判定回路を設けてホールド回路に制御信号を与えて動作させてデッドタイム直前の検出電流値を保持するように構成しても良い。
図21はボイスコイルモータ108を駆動制御するモータ駆動回路200の他の構成例を、また図22にはそのタイミングチャートを示す。
この実施例は、図2の実施例のモータ駆動回路におけるPWMパルス生成回路225,226の代わりに、PAM(パルス振幅変調)パルス生成回路225,226を用いるようにしたものである。PAMパルス生成回路225,226は、通常のDA変換器で構成することができる。図2のPWM変調制御のタイミングと比較してPAM変調制御のタイミングを示す図22を参照すると分かるように、PAM変調制御では、PWM変調制御において1/2周期ごとにパルス幅を指定していた指令値で振幅値を表わすこととなる。この振幅指令値に応じて駆動パルスPL1,PL2(パルス幅一定)の振幅が変化され、それによってコイルの両端子間に印加される電圧VCMP-VCMNが変化される。
これにより、例えばPWM変調制御では指令値+16,−16でパルスのデューティ25%(振幅は100%)を表わしていたものが、PAM変調制御では指令値+16,−16でパルスの振幅25%(デューティ100%)が表わされるようになる。この実施例のPAM変調制御を適用することにより、コイル駆動電流Ivcmに現われるPAM(PWM)周波数の2倍の周波数成分のノイズを低減することができるという利点がある。
前記実施例のモータ駆動回路によれば、シーク動作やトラックフォロー動作、セトリング動作をPWM制御で行なうことができるとともに、所望の制御精度を有しかつCMOSプロセスで製造することができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
また、ボイスコイルモータのフィードバック制御のための電流検出を、サンプリングクロックのジッタの影響を受けずかつPWM周期にも依存することなく、高精度に行なうことができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
さらに、量子化ノイズを抑えて制御系全体をディジタル回路化することができ、これによってアナログ回路に比べてSN比を向上させることができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
さらに、上記のような実施例に従うと、消費電力が少なく、読み出しエラーの少ない磁気ディスク記憶装置を実現することができる。
さらに、シーク動作やトラックフォロー動作、セトリング動作をPWM制御で行なうことができるとともに、PWM駆動で発生するノイズを低減することができ、精度の高い電流制御が可能なボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
また、製造ばらつきや温度変化および電源電圧変動によってドライバ回路に生じる伝播遅延時間や遷移時間のずれを自動調整し、PWM駆動の制御精度の低下を防止するとともに、ドライバ回路の出力信号の変化によってヘッドにより読み出された信号にノイズが結合して位置情報や記憶情報に誤りが生じるのを防止することができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
さらに、センス用抵抗において発生する電力損失を低減することができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
また、電源電圧の変動により生じるコイルの誤差電流を低減し、精度の高い駆動制御を行なうことができるボイスコイルモータの駆動制御用半導体集積回路を得ることができる。
以上、本発明者によってなされた発明を実施態様にもとづき具体的に説明したが、本発明は上記実施態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、ボイスコイルモータ駆動回路によるPWM駆動を磁気ヘッドのシーク時とトラックフォロー時とランプロード時に行なうと説明したが、磁気ヘッドをランプへ退避させるアンロード時にも実施例のボイスコイルモータ駆動回路でコイルのPWM駆動を行なっても良いし、ヘッドのアンロードは比較的ラフな制御でよいので、簡単なリニア駆動回路を別途設けてアンロードを行なうようにしても良い。