JPH0552083B2 - - Google Patents
Info
- Publication number
- JPH0552083B2 JPH0552083B2 JP62109488A JP10948887A JPH0552083B2 JP H0552083 B2 JPH0552083 B2 JP H0552083B2 JP 62109488 A JP62109488 A JP 62109488A JP 10948887 A JP10948887 A JP 10948887A JP H0552083 B2 JPH0552083 B2 JP H0552083B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- power supply
- amplifier
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、モータ、アクチユエータなどの駆
動に用いるドライブ回路に関する。
動に用いるドライブ回路に関する。
コンパクトデイスク（CD）などに記録されて
いる音楽情報などを再生するためのデイスク再生
装置では、CDを回転させるためのモータ、ピツ
クアツプをCDのトラツク間を移動させるための
モータ、ピツクアツプの光学系を操作するための
アクチユエータの電磁コイルなど、各種の駆動部
を備えており、これらの駆動部は、制御信号に応
じたドライブ回路からの出力によつて動作させる
のである。
いる音楽情報などを再生するためのデイスク再生
装置では、CDを回転させるためのモータ、ピツ
クアツプをCDのトラツク間を移動させるための
モータ、ピツクアツプの光学系を操作するための
アクチユエータの電磁コイルなど、各種の駆動部
を備えており、これらの駆動部は、制御信号に応
じたドライブ回路からの出力によつて動作させる
のである。
従来、このドライブ回路は、第６図に示すよう
に、制御部などと一体に構成される前段増幅器と
してプリリニア増幅器２とともに、ドライブ出力
を得るための出力段増幅器として出力パワー増幅
器４を備え、プリリニア増幅器２の出力端子６か
らの出力信号VPおよびバイアス出力端子８から
のバイアス電圧VBを出力パワー増幅器４を構成
する演算増幅器１０で受け、その出力信号VOUT
を出力端子１２から駆動部を駆動するためのドラ
イブ出力として取り出して駆動部に供給してい
る。
に、制御部などと一体に構成される前段増幅器と
してプリリニア増幅器２とともに、ドライブ出力
を得るための出力段増幅器として出力パワー増幅
器４を備え、プリリニア増幅器２の出力端子６か
らの出力信号VPおよびバイアス出力端子８から
のバイアス電圧VBを出力パワー増幅器４を構成
する演算増幅器１０で受け、その出力信号VOUT
を出力端子１２から駆動部を駆動するためのドラ
イブ出力として取り出して駆動部に供給してい
る。
ところで、プリリニア増幅器２は、デイスク再
生装置の場合、ピツクアツプからの検出信号を処
理して必要な制御を行うための制御部と一体的に
ICで構成され、また、出力パワー増幅器４とは
独立して構成される。そして、プリリニア増幅器
２側の電源電圧VCC1は、そのICでの微小信号処
理を行うに必要な電圧に設定されるのに対し、出
力パワー増幅器４側の電源電圧VCC2は、駆動部側
の機械的な駆動を行うためにプリリニア増幅器２
側の電源電圧VCC1（VCC2＞VCC1）より高く設定さ
れる。
生装置の場合、ピツクアツプからの検出信号を処
理して必要な制御を行うための制御部と一体的に
ICで構成され、また、出力パワー増幅器４とは
独立して構成される。そして、プリリニア増幅器
２側の電源電圧VCC1は、そのICでの微小信号処
理を行うに必要な電圧に設定されるのに対し、出
力パワー増幅器４側の電源電圧VCC2は、駆動部側
の機械的な駆動を行うためにプリリニア増幅器２
側の電源電圧VCC1（VCC2＞VCC1）より高く設定さ
れる。
このような場合、第７図に示すように、出力端
子６から電源電圧VCC1に対してバイアス電圧VB
（＝VCC1／２）によつて中点直流レベルが設定さ
れた出力信号VPが出力された場合、その出力信
号VPは出力パワー増幅器４の演算増幅器１０に
加えられて増幅される。出力パワー増幅器４の電
源電圧VCC2が電源電圧VCC1より高く設定されて
も、バイアス電圧VBで出力信号VPの中点直流レ
ベルが規制されているので、それを増幅してもそ
の負側振幅が接地レベル側に当たり、電源電圧
VCC2に対応した適正な振幅出力を得ることができ
ない。すなわち、電源電圧VCC2を高くしても、そ
れに対応して出力信号VOUTの振幅が大きくなら
ないため、駆動部の駆動制御範囲を狭くしてしま
う欠点があつた。
子６から電源電圧VCC1に対してバイアス電圧VB
（＝VCC1／２）によつて中点直流レベルが設定さ
れた出力信号VPが出力された場合、その出力信
号VPは出力パワー増幅器４の演算増幅器１０に
加えられて増幅される。出力パワー増幅器４の電
源電圧VCC2が電源電圧VCC1より高く設定されて
も、バイアス電圧VBで出力信号VPの中点直流レ
ベルが規制されているので、それを増幅してもそ
の負側振幅が接地レベル側に当たり、電源電圧
VCC2に対応した適正な振幅出力を得ることができ
ない。すなわち、電源電圧VCC2を高くしても、そ
れに対応して出力信号VOUTの振幅が大きくなら
ないため、駆動部の駆動制御範囲を狭くしてしま
う欠点があつた。
そこで、この発明は、前段増幅器に対して出力
段増幅器の電源電圧が高く設定される場合、出力
段増幅器側の電源電圧に応じて出力信号の振幅の
拡大を可能にしたものである。
段増幅器の電源電圧が高く設定される場合、出力
段増幅器側の電源電圧に応じて出力信号の振幅の
拡大を可能にしたものである。
この発明のドライブ回路は、第１図に例示する
ように、第１の電源電圧VCC1によつて駆動される
前段増幅器（プリリニア増幅器２）と、前記第１
の電源電圧より高い第２の電源電圧VCC2によつて
駆動される出力段増幅器（出力パワー増幅器）と
を備えて、前記前段増幅器の出力を前記出力段増
幅器に入力するドライブ回路であつて、前記前段
増幅器の出力点と前記第２の電源電圧の給電点と
の間に接続した第１及び第２の抵抗２０，２２の
直列回路からなり、前記前段増幅器の出力直流レ
ベルを基準レベルにして前記第２の電源電圧を分
圧して第１の直流電圧を発生する第１の分圧回路
と、前記第２の電源電圧の給電点と接地点との間
に、ダイオード（トランジスタ２４）、第３の抵
抗２６、第４の抵抗２８及びトランジスタ３０か
らなる直列回路を接続し、前記トランジスタのベ
ースに前記前段増幅器と共通のバイアス電圧を加
えて前記第３及び第４の抵抗の中点から第２の直
流電圧を得る第２の分圧回路とを備えて、前記第
１の分圧回路で得られる前記第１の直流電圧及び
前記前段増幅器の出力を前記出力段増幅器の逆相
入力側、前記第２の分圧回路で得られる前記第２
の直流電圧を前記出力段増幅器の正相入力側に加
えたことを特徴とする。
ように、第１の電源電圧VCC1によつて駆動される
前段増幅器（プリリニア増幅器２）と、前記第１
の電源電圧より高い第２の電源電圧VCC2によつて
駆動される出力段増幅器（出力パワー増幅器）と
を備えて、前記前段増幅器の出力を前記出力段増
幅器に入力するドライブ回路であつて、前記前段
増幅器の出力点と前記第２の電源電圧の給電点と
の間に接続した第１及び第２の抵抗２０，２２の
直列回路からなり、前記前段増幅器の出力直流レ
ベルを基準レベルにして前記第２の電源電圧を分
圧して第１の直流電圧を発生する第１の分圧回路
と、前記第２の電源電圧の給電点と接地点との間
に、ダイオード（トランジスタ２４）、第３の抵
抗２６、第４の抵抗２８及びトランジスタ３０か
らなる直列回路を接続し、前記トランジスタのベ
ースに前記前段増幅器と共通のバイアス電圧を加
えて前記第３及び第４の抵抗の中点から第２の直
流電圧を得る第２の分圧回路とを備えて、前記第
１の分圧回路で得られる前記第１の直流電圧及び
前記前段増幅器の出力を前記出力段増幅器の逆相
入力側、前記第２の分圧回路で得られる前記第２
の直流電圧を前記出力段増幅器の正相入力側に加
えたことを特徴とする。
このように構成すると、前段増幅器（プリリニ
ア増幅器２）の出力（出力信号VP）の中点直流
レベルを出力段増幅器（出力パワー増幅器４）の
電源電圧VCC2に対応して最大効率を得るための最
適なレベルに変更することができ、この結果、出
力段増幅器（出力パワー増幅器４）の電源電圧
VCC2に応じた中点直流レベルの振幅を持つ出力信
号VOUTが得られ、出力段側の最大効率化が図ら
れるのである。
ア増幅器２）の出力（出力信号VP）の中点直流
レベルを出力段増幅器（出力パワー増幅器４）の
電源電圧VCC2に対応して最大効率を得るための最
適なレベルに変更することができ、この結果、出
力段増幅器（出力パワー増幅器４）の電源電圧
VCC2に応じた中点直流レベルの振幅を持つ出力信
号VOUTが得られ、出力段側の最大効率化が図ら
れるのである。
第１図は、この発明のドライブ回路の実施例を
示す。
示す。
前段増幅器としてのプリリニア増幅器２は、増
幅手段として演算増幅器１４とともに、その動作
点を設定するためのバイアス回路１６を備え、第
１の電源電圧VCC1を駆動電圧として駆動される。
演算増幅器１４は、バイアス電圧VB1を動作中点
レベルとしている出力信号VPを出力端子６から
発生し、また、バイアス回路１６は、一定のバイ
アス電圧VB1としてたとえば、電源電圧VCC1の1/
２の電圧VCC1／２を発生する。このバイアス電圧
VB1は、演算増幅器１４の非反転入力端子（＋）
に加えられるとともに、バイアス出力端子８から
取り出すことができる。
幅手段として演算増幅器１４とともに、その動作
点を設定するためのバイアス回路１６を備え、第
１の電源電圧VCC1を駆動電圧として駆動される。
演算増幅器１４は、バイアス電圧VB1を動作中点
レベルとしている出力信号VPを出力端子６から
発生し、また、バイアス回路１６は、一定のバイ
アス電圧VB1としてたとえば、電源電圧VCC1の1/
２の電圧VCC1／２を発生する。このバイアス電圧
VB1は、演算増幅器１４の非反転入力端子（＋）
に加えられるとともに、バイアス出力端子８から
取り出すことができる。
このプリリニア増幅器２の出力側には、第２の
電源電圧VCC2によつて駆動されて、プリリニア増
幅器２の出力信号VPに応じた駆動出力を発生す
るための出力段増幅器として出力パワー増幅器４
が設置されている。出力パワー増幅器４は、演算
増幅器１０を以て構成されている。
電源電圧VCC2によつて駆動されて、プリリニア増
幅器２の出力信号VPに応じた駆動出力を発生す
るための出力段増幅器として出力パワー増幅器４
が設置されている。出力パワー増幅器４は、演算
増幅器１０を以て構成されている。
この出力パワー増幅器４の前段部には、プリリ
ニア増幅器２の出力信号VPおよびバイアス電圧
VB1を出力パワー増幅器４の電源電圧VCC2に応じ
たレベルに変換して出力パワー増幅器４に伝送す
るレベル変換手段としてレベル変換回路１８が設
置されている。すなわち、レベル変換回路１８
は、プリリニア増幅器２の出力信号VPを基準に
して大２の電源電圧VCC2を第１の分圧回路を成す
第１及び第２の抵抗２０，２２で分圧して抵抗２
０，２２の接続点を分圧点として電圧VB2を得
るとともに、プリリニア増幅器２のバイアス電圧
VB1を基準にした第２の電源電圧VCC2をトランジ
スタ２４、第３の抵抗２６、第４の抵抗２８およ
びトランジスタ３０からなる直列回路からなる第
２の分圧回路を用いて抵抗２６，２８の接続点を
分圧点とする電圧VB2を得て、出力パワー増幅
器４に設置された演算増幅器１０の逆相入力およ
び正相入力、即ち、反転入力端子（−）および非
反転入力端子（＋）に各分割点で発生させた電圧
VB2，VB2を差動入力に設定する。
ニア増幅器２の出力信号VPおよびバイアス電圧
VB1を出力パワー増幅器４の電源電圧VCC2に応じ
たレベルに変換して出力パワー増幅器４に伝送す
るレベル変換手段としてレベル変換回路１８が設
置されている。すなわち、レベル変換回路１８
は、プリリニア増幅器２の出力信号VPを基準に
して大２の電源電圧VCC2を第１の分圧回路を成す
第１及び第２の抵抗２０，２２で分圧して抵抗２
０，２２の接続点を分圧点として電圧VB2を得
るとともに、プリリニア増幅器２のバイアス電圧
VB1を基準にした第２の電源電圧VCC2をトランジ
スタ２４、第３の抵抗２６、第４の抵抗２８およ
びトランジスタ３０からなる直列回路からなる第
２の分圧回路を用いて抵抗２６，２８の接続点を
分圧点とする電圧VB2を得て、出力パワー増幅
器４に設置された演算増幅器１０の逆相入力およ
び正相入力、即ち、反転入力端子（−）および非
反転入力端子（＋）に各分割点で発生させた電圧
VB2，VB2を差動入力に設定する。
そして、出力パワー増幅器４には、その反転入
力端子（−）と出力端子１２との間に帰還抵抗３
２が設置されて特定の増幅ゲインが設定されてい
る。このように構成されたので、レベル変換回路
１８の抵抗２０，２２，２６，２８の抵抗値を
R1，R2，R3，R4とすると、R2／R1＝R4／R3＝
１であれば、電圧VB2と出力信号VOUTとの間に
オフセツトがなく、出力パワー増幅器４に対する
入力信号の中点直流レベルがシフトできる。
力端子（−）と出力端子１２との間に帰還抵抗３
２が設置されて特定の増幅ゲインが設定されてい
る。このように構成されたので、レベル変換回路
１８の抵抗２０，２２，２６，２８の抵抗値を
R1，R2，R3，R4とすると、R2／R1＝R4／R3＝
１であれば、電圧VB2と出力信号VOUTとの間に
オフセツトがなく、出力パワー増幅器４に対する
入力信号の中点直流レベルがシフトできる。
第２図に示すように、レベル変換回路１８をイ
ンピーダンスZ1，Z2，Z3，Z4で一般形にすると、
Z2／Z1＝Z4／Z3＝Ｋの関係があれば（分圧比が同
じであれば）、 VB2＝VB2＝KVCC2＋VB1／１＋Ｋ＝VB2 ……(1) となる。そこで、電源電圧VCC1，VCC2およびバイ
アス電圧VB1の各電圧値をVCC1＝3V、VCC2＝
12V、VB1＝1.5Vとすると、 Ｋ＝1.2のとき、VB2＝5.86V Ｋ＝0.8のとき、VB2＝6.16V Ｋ＝0.75のとき、VB2＝6V Ｋ＝0.6のとき、VB2＝5.44V となる。
ンピーダンスZ1，Z2，Z3，Z4で一般形にすると、
Z2／Z1＝Z4／Z3＝Ｋの関係があれば（分圧比が同
じであれば）、 VB2＝VB2＝KVCC2＋VB1／１＋Ｋ＝VB2 ……(1) となる。そこで、電源電圧VCC1，VCC2およびバイ
アス電圧VB1の各電圧値をVCC1＝3V、VCC2＝
12V、VB1＝1.5Vとすると、 Ｋ＝1.2のとき、VB2＝5.86V Ｋ＝0.8のとき、VB2＝6.16V Ｋ＝0.75のとき、VB2＝6V Ｋ＝0.6のとき、VB2＝5.44V となる。
このような関係を第１図に示すドライブ回路に
ついて見ると、抵抗２０，２２側の分圧回路で
は、 VCC2−VB2／R1＝VB2−VB1／R2 ……(2) なる関係が成立し、この式(2)から、 VCC2／R1＋VB1／R2＝VB2／R2＋VB2／R1 ……(3) となり、これを通分して R2VCC2＋R1VB1／R1R2＝R1＋R2／R2R1・VB2 ……(4) となる。したがつて、電圧VB2は、 VB2＝R2VCC2＋R1VB1／R1＋R2 ……(5) となる。ここで、R1＝R2とすると、電圧VB2
は、 VB2＝VCC2＋VB1／２ ……(6) となる。
ついて見ると、抵抗２０，２２側の分圧回路で
は、 VCC2−VB2／R1＝VB2−VB1／R2 ……(2) なる関係が成立し、この式(2)から、 VCC2／R1＋VB1／R2＝VB2／R2＋VB2／R1 ……(3) となり、これを通分して R2VCC2＋R1VB1／R1R2＝R1＋R2／R2R1・VB2 ……(4) となる。したがつて、電圧VB2は、 VB2＝R2VCC2＋R1VB1／R1＋R2 ……(5) となる。ここで、R1＝R2とすると、電圧VB2
は、 VB2＝VCC2＋VB1／２ ……(6) となる。
また、トランジスタ２４，３０を含む抵抗２
６，２８側の分圧回路では、 VCC2−VF−VB2／R3＝VB2−VF−VB1／R4 ……(7) が成立し、この式(7)から、 VCC2−VF／R3＋VB1＋VF／R4＝VB2／R4＋VB2／R3 ……(8) となり、これを通分して R4（VCC2−VF）＋R3（VB1＋VF）／R3R4＝（R3＋R4）
／R3R4・ VB2 ……(9) となる。したがつて、電圧VB2は、 VB2＝R4（VCC2−VF）＋R3（VB1＋VF）／R3＋R4……
(10) となる。ここで、R3＝R4とすると、電圧VB2
は、 VB2＝VCC2−VF＋VB1＋VF／２＝VCC2＋VB1／２ ……(11) となる。したがつて、式(6)および（11）から、
VB2＝VB2＝VB2となり、VCC1＝3V、VCC2＝
12Vとすると、VB1（＝VCC1／２）＝1.5Vであるか
ら、VB2＝6V＋0.75V＝6.75Vとなり、第６図に
示した従来の回路では1.5Vだつた振幅電圧を波
形歪の無い正負対称波形で5.25Vに拡大できるの
である。
６，２８側の分圧回路では、 VCC2−VF−VB2／R3＝VB2−VF−VB1／R4 ……(7) が成立し、この式(7)から、 VCC2−VF／R3＋VB1＋VF／R4＝VB2／R4＋VB2／R3 ……(8) となり、これを通分して R4（VCC2−VF）＋R3（VB1＋VF）／R3R4＝（R3＋R4）
／R3R4・ VB2 ……(9) となる。したがつて、電圧VB2は、 VB2＝R4（VCC2−VF）＋R3（VB1＋VF）／R3＋R4……
(10) となる。ここで、R3＝R4とすると、電圧VB2
は、 VB2＝VCC2−VF＋VB1＋VF／２＝VCC2＋VB1／２ ……(11) となる。したがつて、式(6)および（11）から、
VB2＝VB2＝VB2となり、VCC1＝3V、VCC2＝
12Vとすると、VB1（＝VCC1／２）＝1.5Vであるか
ら、VB2＝6V＋0.75V＝6.75Vとなり、第６図に
示した従来の回路では1.5Vだつた振幅電圧を波
形歪の無い正負対称波形で5.25Vに拡大できるの
である。
このように出力パワー増幅器４から電源電圧
VCC2に対応した中点直流レベル（＝VB2）が設定
された最大効率の出力信号VOUTが駆動出力とし
て出力端子１２から取り出され、図示しない電磁
コイルなどの負荷に供給されるのである。
VCC2に対応した中点直流レベル（＝VB2）が設定
された最大効率の出力信号VOUTが駆動出力とし
て出力端子１２から取り出され、図示しない電磁
コイルなどの負荷に供給されるのである。
そこで、プリリニア増幅器２の出力信号VPと
出力パワー増幅器４の出力信号VOUTとの中点中
点レベルの関係は、第３図に示すように、電源電
圧VCC1から電源電圧VCC2への変更に対応して、バ
イアス電圧VB1がレベル変換回路１８によつてバ
イアス電圧VB2に変更されることにより、出力信
号VOUTの中点直流レベルがバイアス電圧VB1（た
とえばVCC1／２）からVB2（たとえばVCC2／２）に
変更され、出力信号VOUTは、破線で示すように、
電源電圧VCC1では波形歪のため得ることができな
い電源電圧VCC2での正負側が対称となる最大振幅
が得られるのである。
出力パワー増幅器４の出力信号VOUTとの中点中
点レベルの関係は、第３図に示すように、電源電
圧VCC1から電源電圧VCC2への変更に対応して、バ
イアス電圧VB1がレベル変換回路１８によつてバ
イアス電圧VB2に変更されることにより、出力信
号VOUTの中点直流レベルがバイアス電圧VB1（た
とえばVCC1／２）からVB2（たとえばVCC2／２）に
変更され、出力信号VOUTは、破線で示すように、
電源電圧VCC1では波形歪のため得ることができな
い電源電圧VCC2での正負側が対称となる最大振幅
が得られるのである。
特に、電源電圧VCC1，VCC2の差が大きい場合
（VCC2≫VCC1）には、レベル変換による振幅の拡
大が図られ、VCC2−VCC1＝ΔVに応じて最大効率
の出力が得られるのである。
（VCC2≫VCC1）には、レベル変換による振幅の拡
大が図られ、VCC2−VCC1＝ΔVに応じて最大効率
の出力が得られるのである。
第１図に示した実施例では、ダイオード接続さ
れたトランジスタ２４およびトランジスタ３０を
設置しているが、これらトランジスタ２４，３０
を省略してもレベル変換回路１８として用いるこ
とができる。この場合、トランジスタ２４，３０
によるダイオード電圧によるレベルシフトが解除
され、電圧VB2は、式(10)から VB2＝R4・VCC2＋R3・VB1／R3＋R4……（12） となる。そして、R3＝R4とすると、この式（12）
は、式（11）と等しくなる。
れたトランジスタ２４およびトランジスタ３０を
設置しているが、これらトランジスタ２４，３０
を省略してもレベル変換回路１８として用いるこ
とができる。この場合、トランジスタ２４，３０
によるダイオード電圧によるレベルシフトが解除
され、電圧VB2は、式(10)から VB2＝R4・VCC2＋R3・VB1／R3＋R4……（12） となる。そして、R3＝R4とすると、この式（12）
は、式（11）と等しくなる。
また、このドライブ回路の応用回路としては、
第４図に示すように、出力パワー増幅器４を第１
の演算増幅器１０Ａに対して第２の演算増幅器１
０Ｂを設置し、演算増幅器１０Ｂの反転入力端子
（−）とその出力端子間を結合するとともに、そ
の非反転入力端子（＋）にバイアス電圧VB2を加
え、出力端子１２，３６の間に負荷３８を接続す
れば、電源電圧VCC2に対応して大振幅を持つ直流
出力によつて負荷３８を駆動することができる。
第４図に示すように、出力パワー増幅器４を第１
の演算増幅器１０Ａに対して第２の演算増幅器１
０Ｂを設置し、演算増幅器１０Ｂの反転入力端子
（−）とその出力端子間を結合するとともに、そ
の非反転入力端子（＋）にバイアス電圧VB2を加
え、出力端子１２，３６の間に負荷３８を接続す
れば、電源電圧VCC2に対応して大振幅を持つ直流
出力によつて負荷３８を駆動することができる。
さらに、第５図に示すように、出力パワー増幅
器４に設置した演算増幅器１０Ｂに抵抗４０，４
２からなる帰還回路を設置して反転増幅器として
構成すれば、電源電圧VCC2に対応した演算増幅器
１０Ａ側の出力信号VOUTの振幅の２倍振幅
（2VOUT）を持つBTL出力によつて負荷３８を駆
動することができる。
器４に設置した演算増幅器１０Ｂに抵抗４０，４
２からなる帰還回路を設置して反転増幅器として
構成すれば、電源電圧VCC2に対応した演算増幅器
１０Ａ側の出力信号VOUTの振幅の２倍振幅
（2VOUT）を持つBTL出力によつて負荷３８を駆
動することができる。
以上説明したように、この発明によれば、前段
増幅器側を駆動する第１の電源電圧に比較して出
力段増幅器側を駆動する第２の電源電圧が高い場
合、この第２の電源電圧に応じて駆動信号の中点
直流レベルを変換するので、駆動出力の振幅を第
２の電源電圧の変更に応じて増大でき、第２の電
源電圧による最大効率の出力によつて大振幅出力
による駆動が実現でき、しかも、正負側振幅を対
称形にでき、振幅歪の防止をも図ることができ
る。
増幅器側を駆動する第１の電源電圧に比較して出
力段増幅器側を駆動する第２の電源電圧が高い場
合、この第２の電源電圧に応じて駆動信号の中点
直流レベルを変換するので、駆動出力の振幅を第
２の電源電圧の変更に応じて増大でき、第２の電
源電圧による最大効率の出力によつて大振幅出力
による駆動が実現でき、しかも、正負側振幅を対
称形にでき、振幅歪の防止をも図ることができ
る。
第１図はこの発明のドライブ回路の実施例を示
す回路図、第２図はこの発明のドライブ回路の一
般形を示す回路図、第３図は第１図に示したドラ
イブ回路の動作波形を示す図、第４図および第５
図はこの発明のドライブ回路の他の実施例を示す
回路図、第６図は従来のドライブ回路を示す回路
図、第７図は第６図に示したドライブ回路の動作
波形を示す図である。 ２……プリリニア増幅器（前段増幅器）、４…
…出力パワー増幅器（出力段増幅器）、２０……
第１の抵抗、２２……第２の抵抗、２４……トラ
ンジスタ（ダイオード）、２６……第３の抵抗、
２８……第４の抵抗、３０……トランジスタ。
す回路図、第２図はこの発明のドライブ回路の一
般形を示す回路図、第３図は第１図に示したドラ
イブ回路の動作波形を示す図、第４図および第５
図はこの発明のドライブ回路の他の実施例を示す
回路図、第６図は従来のドライブ回路を示す回路
図、第７図は第６図に示したドライブ回路の動作
波形を示す図である。 ２……プリリニア増幅器（前段増幅器）、４…
…出力パワー増幅器（出力段増幅器）、２０……
第１の抵抗、２２……第２の抵抗、２４……トラ
ンジスタ（ダイオード）、２６……第３の抵抗、
２８……第４の抵抗、３０……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 第１の電源電圧によつて駆動される前段増幅
器と、前記第１の電源電圧より高い第２の電源電
圧によつて駆動される出力段増幅器とを備えて、
前記前段増幅器の出力を前記出力段増幅器に入力
するドライブ回路であつて、 前記前段増幅器の出力点と前記第２の電源電圧
の給電点との間に接続した第１及び第２の抵抗の
直列回路からなり、前記前段増幅器の出力直流レ
ベルを基準レベルにして前記第２の電源電圧を分
圧して第１の直流電圧を発生する第１の分圧回路
と、 前記第２の電源電圧の給電点と接地点との間
に、ダイオード、第３の抵抗、第４の抵抗及びト
ランジスタからなる直列回路を接続し、前記トラ
ンジスタのベースに前記前段増幅器と共通のバイ
アス電圧を加えて前記第３及び第４の抵抗の中点
から第２の直流電圧を得る第２の分圧回路と、 を備えて、前記第１の分圧回路で得られる前記第
１の直流電圧及び前記前段増幅器の出力を前記出
力段増幅器の逆相入力側、前記第２の分圧回路で
得られる前記第２の直流電圧を前記出力段増幅器
の正相入力側に加えたことを特徴とするドライブ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62109488A JPS63274201A (ja) | 1987-05-04 | 1987-05-04 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62109488A JPS63274201A (ja) | 1987-05-04 | 1987-05-04 | ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63274201A JPS63274201A (ja) | 1988-11-11 |
| JPH0552083B2 true JPH0552083B2 (ja) | 1993-08-04 |
Family
ID=14511517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62109488A Granted JPS63274201A (ja) | 1987-05-04 | 1987-05-04 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63274201A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05239907A (ja) * | 1992-02-28 | 1993-09-17 | Tajima Inc | 床からの壁の立上り部の仕上げ用長尺シートおよび仕上げ施工方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9415539D0 (en) * | 1994-08-02 | 1994-09-21 | Deas Alexander R | Bit resolution optimising mechanism |
| JP4961163B2 (ja) * | 2006-05-08 | 2012-06-27 | ラピスセミコンダクタ株式会社 | 直流結合増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072017U (ja) * | 1983-10-20 | 1985-05-21 | 山水電気株式会社 | 電力増幅器 |
-
1987
- 1987-05-04 JP JP62109488A patent/JPS63274201A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05239907A (ja) * | 1992-02-28 | 1993-09-17 | Tajima Inc | 床からの壁の立上り部の仕上げ用長尺シートおよび仕上げ施工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63274201A (ja) | 1988-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043943A (en) | Asymmetry correction for a read head | |
| EP1759383B1 (en) | Rejection of power supply variations for gain error cancellation in pulse-width-modulated motor controllers | |
| JPH0552083B2 (ja) | ||
| JP2003234623A (ja) | 受光アンプ回路及びこれを用いた光ピックアップ | |
| JP3254112B2 (ja) | Ｄ／ａ変換インターフェース | |
| US4563653A (en) | Servo preamplifier and demodulator chain using transconductance balanced modulators | |
| US4737696A (en) | Actuator drive circuit | |
| JPH04172705A (ja) | パルス幅変調増幅器 | |
| US4301416A (en) | Servo preamplifier and demodulator chain using transconductance balanced modulators | |
| JPH11203611A (ja) | 増幅回路 | |
| JPH03232120A (ja) | 光電流電圧変換器及び光ディスク記録／再生装置 | |
| US4384309A (en) | Closed loop servo demodulator for positioning a servo head | |
| US6850378B2 (en) | Method and apparatus for providing quadrature biasing for coupled-pair circuits | |
| JP2001060303A (ja) | 磁気ディスク装置 | |
| JP3867582B2 (ja) | 駆動回路 | |
| US6707623B2 (en) | Circuit device for restoring the symmetry of an analog signal originated by the reading of data from magnetic supports | |
| JP2000339603A (ja) | 磁気ディスクメモリ装置 | |
| JPH0411379Y2 (ja) | ||
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JPH0135534B2 (ja) | ||
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JPH0782605B2 (ja) | 磁気記録再生回路 | |
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JPH026494Y2 (ja) | ||
| JP2582502B2 (ja) | 磁気テープ装置の記録電流設定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 14 |