JPH0887706A - 磁気記録用書込回路および磁気記録装置 - Google Patents
磁気記録用書込回路および磁気記録装置Info
- Publication number
- JPH0887706A JPH0887706A JP24868494A JP24868494A JPH0887706A JP H0887706 A JPH0887706 A JP H0887706A JP 24868494 A JP24868494 A JP 24868494A JP 24868494 A JP24868494 A JP 24868494A JP H0887706 A JPH0887706 A JP H0887706A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- write
- current
- value
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】電源電圧が相違しても同じ回路を用いることが
できる磁気記録用書込回路および磁気記録装置を提供す
ることにある。 【構成】電源電圧が第１の電圧値か第２の電圧値かを検
出する電源電圧検出回路と、書込電流値を発生しその値
が電流源の電流値により調整されるドライブ回路と、検
出信号に応じて電源電圧が第１の電圧値のときに外部抵
抗の抵抗値により設定される電流値に応じた第１の電流
値に電流源の電流値を設定し、電源電圧が第２の電圧値
のときに外部抵抗の抵抗値により設定される電流値に応
じた第２の電流値に電流源の電流値を設定する電流値設
定回路とを備えるものである。
できる磁気記録用書込回路および磁気記録装置を提供す
ることにある。 【構成】電源電圧が第１の電圧値か第２の電圧値かを検
出する電源電圧検出回路と、書込電流値を発生しその値
が電流源の電流値により調整されるドライブ回路と、検
出信号に応じて電源電圧が第１の電圧値のときに外部抵
抗の抵抗値により設定される電流値に応じた第１の電流
値に電流源の電流値を設定し、電源電圧が第２の電圧値
のときに外部抵抗の抵抗値により設定される電流値に応
じた第２の電流値に電流源の電流値を設定する電流値設
定回路とを備えるものである。
Description
【０００１】
【産業上の利用分野】この発明は、磁気記録用書込回路
および磁気記録装置に関し、詳しくは、フレキシブルデ
ィスクドライブ（ＦＤＤ）やハードディスクドライブ
（ＨＤＤ）等の磁気記憶装置に用いられ、例えば、５．
２５インチや３．５インチ等、外形が相違するフレキシ
ブルディスクへのデータの書込みに対して共通に使用で
きるような磁気記録用書込回路に関する。
および磁気記録装置に関し、詳しくは、フレキシブルデ
ィスクドライブ（ＦＤＤ）やハードディスクドライブ
（ＨＤＤ）等の磁気記憶装置に用いられ、例えば、５．
２５インチや３．５インチ等、外形が相違するフレキシ
ブルディスクへのデータの書込みに対して共通に使用で
きるような磁気記録用書込回路に関する。
【０００２】
【従来の技術】磁気記憶装置の一種であるＦＤＤは、
３．５インチの媒体が市場では主流になりつつあって、
５．２５インチの媒体を越える勢いで使用されている。
一方、３．５インチより小さい外形の１．８インチ，
１．５インチなどのＦＤＤ等やハードディスクも開発さ
れ、商品化されている。このような記録媒体の相違に応
じて、使用されるヘッドも薄膜ヘッドからＭＲヘッドな
ど、種々のものがあるが、インチサイズの縮小化に加え
て、これを駆動する磁気ディスク駆動装置の電源電圧も
外形のサイズに応じて、５Ｖから３．３Ｖあるいは３Ｖ
に移行している。
３．５インチの媒体が市場では主流になりつつあって、
５．２５インチの媒体を越える勢いで使用されている。
一方、３．５インチより小さい外形の１．８インチ，
１．５インチなどのＦＤＤ等やハードディスクも開発さ
れ、商品化されている。このような記録媒体の相違に応
じて、使用されるヘッドも薄膜ヘッドからＭＲヘッドな
ど、種々のものがあるが、インチサイズの縮小化に加え
て、これを駆動する磁気ディスク駆動装置の電源電圧も
外形のサイズに応じて、５Ｖから３．３Ｖあるいは３Ｖ
に移行している。
【０００３】図４は、ＩＣ化されたＦＤＤの書込回路を
中心としたブロック図である。書込回路１０は、フリッ
プフロップ１１と、バッファアンプ１１ａ，１１ｂ、ド
ライバ１２とが順に接続されて構成され、ＩＣ外部に設
けられたコイル１４に端子１４ａ，１４ｂを介して書込
電流を送出する。ドライバ１２は、ドライブ回路１２
ａ，１２ｂと電流源１２ｃからなる電流切換回路と書込
電流設定回路１３とで構成されていて、電流源１２ｃの
電流値が書込電流設定回路１３により設定される。読出
回路２０は、アンプと、フィルタ回路、積分器、ゼロボ
ルトコンパレータ、そしてパルス整形回路等が設けら
れ、これら回路が順に接続されて構成され、コイル１４
に端子１４ａ，１４ｂを介して接続されている。
中心としたブロック図である。書込回路１０は、フリッ
プフロップ１１と、バッファアンプ１１ａ，１１ｂ、ド
ライバ１２とが順に接続されて構成され、ＩＣ外部に設
けられたコイル１４に端子１４ａ，１４ｂを介して書込
電流を送出する。ドライバ１２は、ドライブ回路１２
ａ，１２ｂと電流源１２ｃからなる電流切換回路と書込
電流設定回路１３とで構成されていて、電流源１２ｃの
電流値が書込電流設定回路１３により設定される。読出
回路２０は、アンプと、フィルタ回路、積分器、ゼロボ
ルトコンパレータ、そしてパルス整形回路等が設けら
れ、これら回路が順に接続されて構成され、コイル１４
に端子１４ａ，１４ｂを介して接続されている。
【０００４】書込回路１０では、書込みデータＡのパル
スを受けるとフリップフロップ１１の記憶状態が反転し
てそのＱ出力が反転する。ドライブ回路１２ａは、Ｑ出
力をバッファアンプ１１ａを介して受けてそれに従う向
きの書込み電流を発生し、ドライブ回路１２ｂは、フリ
ップフロップ１１の＊Ｑ出力（図中のＱの反転信号であ
るＱバーの意味）をバッファアンプ１１ｂを介して受け
て磁気ヘッドのコイル１４に前記に対して反転する書込
み電流を発生する。これにより書込みデータＡに応じた
書込み電流がコイル１４に流されて、コイル１４を有す
る磁気ヘッド（図示せず）を介して磁気媒体（図示せ
ず）に書込み電流に従う向きの磁化がなされる。このよ
うにして磁気媒体に書込まれた磁気記録を、読出回路２
０では、読み書き共用のヘッドを介してコイル１４の起
電力として検出する。そして増幅やフィルタリング等を
行って、磁化の変化率に応じた信号を得る。
スを受けるとフリップフロップ１１の記憶状態が反転し
てそのＱ出力が反転する。ドライブ回路１２ａは、Ｑ出
力をバッファアンプ１１ａを介して受けてそれに従う向
きの書込み電流を発生し、ドライブ回路１２ｂは、フリ
ップフロップ１１の＊Ｑ出力（図中のＱの反転信号であ
るＱバーの意味）をバッファアンプ１１ｂを介して受け
て磁気ヘッドのコイル１４に前記に対して反転する書込
み電流を発生する。これにより書込みデータＡに応じた
書込み電流がコイル１４に流されて、コイル１４を有す
る磁気ヘッド（図示せず）を介して磁気媒体（図示せ
ず）に書込み電流に従う向きの磁化がなされる。このよ
うにして磁気媒体に書込まれた磁気記録を、読出回路２
０では、読み書き共用のヘッドを介してコイル１４の起
電力として検出する。そして増幅やフィルタリング等を
行って、磁化の変化率に応じた信号を得る。
【０００５】ここで、ドライバ１２についてさらに詳細
に説明すると、書込電流設定回路１３は、端子１４ｃ，
１４ｄを介して外付けされた調整抵抗Ｒと、この抵抗Ｒ
に接続されたトランジスタＱ1 ，Ｑ2 と抵抗Ｒ1 とから
なるバイアス回路１３ａと、抵抗Ｒとバイアス回路１３
ａとの接続点に定電圧を発生するボルテージフォロア１
３ｂ、このボルテージフォロア１３ｂの入力側に接続さ
れた定電圧回路１３ｃとからなる。なお、定電圧回路１
３ｃは、その一端が端子１４ｄ（電源端子）を介して電
源ラインＶccに接続され、電源電圧を基準にしてこれよ
り低い一定電圧を発生する。抵抗Ｒは、端子１４ｃと電
源ラインＶccの端子１４ｄとの間に接続されている。
に説明すると、書込電流設定回路１３は、端子１４ｃ，
１４ｄを介して外付けされた調整抵抗Ｒと、この抵抗Ｒ
に接続されたトランジスタＱ1 ，Ｑ2 と抵抗Ｒ1 とから
なるバイアス回路１３ａと、抵抗Ｒとバイアス回路１３
ａとの接続点に定電圧を発生するボルテージフォロア１
３ｂ、このボルテージフォロア１３ｂの入力側に接続さ
れた定電圧回路１３ｃとからなる。なお、定電圧回路１
３ｃは、その一端が端子１４ｄ（電源端子）を介して電
源ラインＶccに接続され、電源電圧を基準にしてこれよ
り低い一定電圧を発生する。抵抗Ｒは、端子１４ｃと電
源ラインＶccの端子１４ｄとの間に接続されている。
【０００６】書込電流設定回路１３のトランジスタＱ1
は、コレクタ側が抵抗Ｒに、エミッタ側がグランドＧＮ
Ｄに接続されたＮ形トランジスタであり、トランジスタ
Ｑ2は、ベースがトランジスタＱ1 のコレクタ側に接続
され、コレクタがバイアスラインＶｂに接続され、エミ
ッタがトランジスタＱ1 のベースに接続されたＮ形トラ
ンジスタである。そして、Ｎ形トランジスタＱ1 のベー
スは、電流源１２ｃを構成するＮ形トランジスタＱ3 の
ベースに接続されている。抵抗Ｒ1 は、トランジスタＱ
1 ，Ｑ3 に共通のバイアス抵抗であって、トランジスタ
Ｑ1 ，Ｑ3 のベースとグランドＧＮＤ間に挿入されてい
る。ここで、バイアス回路１３ａは、上流側の電流を受
けてそれに応じて動作するようにトランジスタベースＱ
1 ，Ｑ2 ，Ｑ3 等のバイアスが設定されている。したが
って、抵抗Ｒ1 の抵抗値に応じてトランジスタＱ1 のベ
ース電流が増減し、抵抗ＲによりトランジスタＱ1 ，Ｑ
2 のコレクタ−エミッタに流れる電流が設定される。そ
して、トランジスタＱ3 の電流は、トランジスタＱ1 の
電流に通常比例して流れて抵抗Ｒ1 を流れる電流で決定
される。
は、コレクタ側が抵抗Ｒに、エミッタ側がグランドＧＮ
Ｄに接続されたＮ形トランジスタであり、トランジスタ
Ｑ2は、ベースがトランジスタＱ1 のコレクタ側に接続
され、コレクタがバイアスラインＶｂに接続され、エミ
ッタがトランジスタＱ1 のベースに接続されたＮ形トラ
ンジスタである。そして、Ｎ形トランジスタＱ1 のベー
スは、電流源１２ｃを構成するＮ形トランジスタＱ3 の
ベースに接続されている。抵抗Ｒ1 は、トランジスタＱ
1 ，Ｑ3 に共通のバイアス抵抗であって、トランジスタ
Ｑ1 ，Ｑ3 のベースとグランドＧＮＤ間に挿入されてい
る。ここで、バイアス回路１３ａは、上流側の電流を受
けてそれに応じて動作するようにトランジスタベースＱ
1 ，Ｑ2 ，Ｑ3 等のバイアスが設定されている。したが
って、抵抗Ｒ1 の抵抗値に応じてトランジスタＱ1 のベ
ース電流が増減し、抵抗ＲによりトランジスタＱ1 ，Ｑ
2 のコレクタ−エミッタに流れる電流が設定される。そ
して、トランジスタＱ3 の電流は、トランジスタＱ1 の
電流に通常比例して流れて抵抗Ｒ1 を流れる電流で決定
される。
【０００７】調整抵抗Ｒの抵抗値は、磁気ヘッドの種類
に応じて設定を行い、記録密度、書込トラック等に応じ
て電気的に外部スイッチで切り換えている。定電圧回路
１３ｃは、電源ライン側を基準として定電圧を発生する
ように設定されているので、書込電流値は、電源電圧Ｖ
ccと電源電圧を基準として定電圧を発生するボルテージ
フォロア１３ｂにより多少の設定電流の変動があっても
安定した電流になるように設計されている。
に応じて設定を行い、記録密度、書込トラック等に応じ
て電気的に外部スイッチで切り換えている。定電圧回路
１３ｃは、電源ライン側を基準として定電圧を発生する
ように設定されているので、書込電流値は、電源電圧Ｖ
ccと電源電圧を基準として定電圧を発生するボルテージ
フォロア１３ｂにより多少の設定電流の変動があっても
安定した電流になるように設計されている。
【０００８】
【発明が解決しようとする課題】電源電圧は装置の小型
軽量化、低消費電力化の方向で１２Ｖ（５．２５イン
チ）から、５Ｖ（３．５インチ）さらに３．３Ｖ（３．
５インチ）へと移行しつつある。電源電圧が変化する
と、最適な特性を得るため、磁気ヘッドの特性及び書き
込み電流の設定を調整しなければならない。通常、電源
電圧が低いと、磁気ヘッドのインダクタンスが小さく、
書込電流の設定が大きくなる傾向にある。そのため通常
の方法としては磁気ヘッドに応じて設定抵抗を使い分け
るため、結果として２系統以上の回路基板が存在するこ
とになり、部品の管理上の問題や製造コストの低減の障
害になる。また、外部スイッチ等で切り換えても、部品
数が相当増加し、同様の問題が生じる。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、電源電圧が相違し、複数の磁気ヘッドを使用しても
部品数をほどんど増やすことなく、同じ回路基板を用い
ることができる磁気記録用書込回路および磁気記録装置
を提供することにある。
軽量化、低消費電力化の方向で１２Ｖ（５．２５イン
チ）から、５Ｖ（３．５インチ）さらに３．３Ｖ（３．
５インチ）へと移行しつつある。電源電圧が変化する
と、最適な特性を得るため、磁気ヘッドの特性及び書き
込み電流の設定を調整しなければならない。通常、電源
電圧が低いと、磁気ヘッドのインダクタンスが小さく、
書込電流の設定が大きくなる傾向にある。そのため通常
の方法としては磁気ヘッドに応じて設定抵抗を使い分け
るため、結果として２系統以上の回路基板が存在するこ
とになり、部品の管理上の問題や製造コストの低減の障
害になる。また、外部スイッチ等で切り換えても、部品
数が相当増加し、同様の問題が生じる。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、電源電圧が相違し、複数の磁気ヘッドを使用しても
部品数をほどんど増やすことなく、同じ回路基板を用い
ることができる磁気記録用書込回路および磁気記録装置
を提供することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るこの発明の磁気記録用書込回路の特徴は、電源電圧が
第１の電圧値か第２の電圧値かを検出する電源電圧検出
回路と、書込電流値を発生しその値が電流源の電流値に
より調整されるドライブ回路と、電源電圧検出回路から
の検出信号に応じて電源電圧が第１の電圧値のときに外
部抵抗の抵抗値により設定される電流値に応じた第１の
電流値に電流源の電流値を設定し、電源電圧が第２の電
圧値のときに外部抵抗の抵抗値により設定される電流値
に応じた第２の電流値に電流源の電流値を設定する電流
値設定回路とを備えていて、各回路がＩＣ化されている
るものである。また、この発明の磁気記録装置は、前記
の磁気記録用書込回路を有する装置である。
るこの発明の磁気記録用書込回路の特徴は、電源電圧が
第１の電圧値か第２の電圧値かを検出する電源電圧検出
回路と、書込電流値を発生しその値が電流源の電流値に
より調整されるドライブ回路と、電源電圧検出回路から
の検出信号に応じて電源電圧が第１の電圧値のときに外
部抵抗の抵抗値により設定される電流値に応じた第１の
電流値に電流源の電流値を設定し、電源電圧が第２の電
圧値のときに外部抵抗の抵抗値により設定される電流値
に応じた第２の電流値に電流源の電流値を設定する電流
値設定回路とを備えていて、各回路がＩＣ化されている
るものである。また、この発明の磁気記録装置は、前記
の磁気記録用書込回路を有する装置である。
【００１０】
【作用】このように、電源電圧検出回路を設けてその検
出信号に応じてドライブ回路の電流源の電流値を制御す
るようにすれば、電源電圧が第１、第２と相違していて
も、外部抵抗の抵抗値に応じて電源電圧に応じた調整可
能な適正な書込電流値を設定することができる。
出信号に応じてドライブ回路の電流源の電流値を制御す
るようにすれば、電源電圧が第１、第２と相違していて
も、外部抵抗の抵抗値に応じて電源電圧に応じた調整可
能な適正な書込電流値を設定することができる。
【００１１】
【実施例】図１は、この発明の磁気記録用書込回路の一
実施例の回路図、図２は、この発明の磁気記録用書込回
路の他の実施例の回路図である。なお、図４と同一の構
成要素は同一の符号で示す。図１において、トランジス
タＱ4 は、トランジスタＱ3 にパラレルに挿入されたト
ランジスタであって、ここでの、ドライバ１は、その電
流切換回路がドライブ回路１２ａ，１２ｂとトランジス
タＱ3 ，Ｑ4 からなる電流源２とで構成されていて、電
源電圧が３．３Ｖの場合の磁気ヘッドに対応した書込電
流を流すように設定されている。
実施例の回路図、図２は、この発明の磁気記録用書込回
路の他の実施例の回路図である。なお、図４と同一の構
成要素は同一の符号で示す。図１において、トランジス
タＱ4 は、トランジスタＱ3 にパラレルに挿入されたト
ランジスタであって、ここでの、ドライバ１は、その電
流切換回路がドライブ回路１２ａ，１２ｂとトランジス
タＱ3 ，Ｑ4 からなる電流源２とで構成されていて、電
源電圧が３．３Ｖの場合の磁気ヘッドに対応した書込電
流を流すように設定されている。
【００１２】すなわち、パラレルに２つの電流源を設け
ることにより、電源電圧が３．３Ｖであっても、大きな
電流をドライブ回路１２ａ，１２ｂに供給することがで
きる。また、各トランジスタＱ1 ，Ｑ3 ，Ｑ4 のベース
には抵抗Ｒ2 ，Ｒ3 ，Ｒ4 が挿入されていて、これら
は、バイアス抵抗Ｒ1 とトランジスタＱ1 のエミッタの
接続点Ｎに共通に接続されている。さらに、トランジス
タＱ3 のベースとグランドＧＮＤとの間には、スイッチ
ングトランジスタＱ5 のコレクタ−エミッタ間が接続さ
れ、このトランジスタＱ5 のベースは、電源電圧検出回
路３の検出信号を受ける。
ることにより、電源電圧が３．３Ｖであっても、大きな
電流をドライブ回路１２ａ，１２ｂに供給することがで
きる。また、各トランジスタＱ1 ，Ｑ3 ，Ｑ4 のベース
には抵抗Ｒ2 ，Ｒ3 ，Ｒ4 が挿入されていて、これら
は、バイアス抵抗Ｒ1 とトランジスタＱ1 のエミッタの
接続点Ｎに共通に接続されている。さらに、トランジス
タＱ3 のベースとグランドＧＮＤとの間には、スイッチ
ングトランジスタＱ5 のコレクタ−エミッタ間が接続さ
れ、このトランジスタＱ5 のベースは、電源電圧検出回
路３の検出信号を受ける。
【００１３】電源電圧検出回路３は、差動アンプ４と、
この差動アンプの(-) 入力に基準電圧を加える定電圧発
生回路５、そして抵抗Ｒａ，Ｒｂにより電源電圧Ｖccを
分圧してその分圧を(+)入力に加える分圧回路６とから
なる。定電圧発生回路は、３．３Ｖと５Ｖの中間電圧で
ある、例えば、４．１Ｖを前記の抵抗Ｒａ，Ｒｂにより
分圧した電圧に等しい電圧値Ｖo に設定されている。そ
こで、電源電圧が５Ｖのときには、差動アンプ４の出力
としてＨＩＧＨレベルの信号が発生し、電源電圧が３．
３Ｖのときには、ＬＯＷレベルの信号が発生する。その
結果、トランジスタＱ5 は、電源電圧が５Ｖのときには
ＯＮし、電源電圧が３．３ＶのときにはＯＦＦする。
この差動アンプの(-) 入力に基準電圧を加える定電圧発
生回路５、そして抵抗Ｒａ，Ｒｂにより電源電圧Ｖccを
分圧してその分圧を(+)入力に加える分圧回路６とから
なる。定電圧発生回路は、３．３Ｖと５Ｖの中間電圧で
ある、例えば、４．１Ｖを前記の抵抗Ｒａ，Ｒｂにより
分圧した電圧に等しい電圧値Ｖo に設定されている。そ
こで、電源電圧が５Ｖのときには、差動アンプ４の出力
としてＨＩＧＨレベルの信号が発生し、電源電圧が３．
３Ｖのときには、ＬＯＷレベルの信号が発生する。その
結果、トランジスタＱ5 は、電源電圧が５Ｖのときには
ＯＮし、電源電圧が３．３ＶのときにはＯＦＦする。
【００１４】電源電圧が５Ｖのときには、トランジスタ
Ｑ5 がＯＮすることで、トランジスタＱ3 を駆動するベ
ース電流がトランジスタＱ5 に流れて、トランジスタＱ
3 の駆動ベース電流がなくなり、トランジスタＱ3 がＯ
ＦＦする。その結果、電源電圧が５Ｖのときにはドライ
ブ回路１２ａ，１２ｂによりコイル１４に流される書込
電流が低下する。そこで、トランジスタＱ3 ，Ｑ4 によ
り決定されるこのときの電流値の範囲を従来の５Ｖ仕様
のときに調整抵抗Ｒにより調整できる電流値となるよう
に、トランジスタＱ5 のＯＮ抵抗と抵抗Ｒ2 ，Ｒ3 ，Ｒ
4 の値を選択しておく。このことにより電源電圧が５Ｖ
のときには、電源電圧３．３Ｖ仕様の書込回路が電源電
圧検出回路３によって自動的に電源電圧５Ｖの仕様の書
込回路に設定される。これにより、この磁気記録用書込
回路は、３．３Ｖでもあるいは５Ｖでも共通の書込回路
として使用することができる。
Ｑ5 がＯＮすることで、トランジスタＱ3 を駆動するベ
ース電流がトランジスタＱ5 に流れて、トランジスタＱ
3 の駆動ベース電流がなくなり、トランジスタＱ3 がＯ
ＦＦする。その結果、電源電圧が５Ｖのときにはドライ
ブ回路１２ａ，１２ｂによりコイル１４に流される書込
電流が低下する。そこで、トランジスタＱ3 ，Ｑ4 によ
り決定されるこのときの電流値の範囲を従来の５Ｖ仕様
のときに調整抵抗Ｒにより調整できる電流値となるよう
に、トランジスタＱ5 のＯＮ抵抗と抵抗Ｒ2 ，Ｒ3 ，Ｒ
4 の値を選択しておく。このことにより電源電圧が５Ｖ
のときには、電源電圧３．３Ｖ仕様の書込回路が電源電
圧検出回路３によって自動的に電源電圧５Ｖの仕様の書
込回路に設定される。これにより、この磁気記録用書込
回路は、３．３Ｖでもあるいは５Ｖでも共通の書込回路
として使用することができる。
【００１５】図２は、図４の書込電流設定回路１３を電
源電圧３．３Ｖ仕様の状態で設計しておき、これに対し
て電源電圧５Ｖ仕様の書込電流設定回路７をパラレルに
設けて電源電圧検出回路３の信号に応じてボルテージフ
ォロア１３ｂ、７ｂのいずれかの動作を停止するように
したものである。書込電流設定回路７は、端子１４ｆ，
１４ｄを介して外付けされた調整抵抗Ｒ6 と、この抵抗
Ｒ6 に接続されたトランジスタＱ6 ，Ｑ7 からなるバイ
アス回路７ａと、抵抗Ｒ6 とバイアス回路７ａとの接続
点に定電圧を発生するボルテージフォロア７ｂ、そして
このボルテージフォロア７ｂの入力側に接続された定電
圧回路１３ｃとからなる。
源電圧３．３Ｖ仕様の状態で設計しておき、これに対し
て電源電圧５Ｖ仕様の書込電流設定回路７をパラレルに
設けて電源電圧検出回路３の信号に応じてボルテージフ
ォロア１３ｂ、７ｂのいずれかの動作を停止するように
したものである。書込電流設定回路７は、端子１４ｆ，
１４ｄを介して外付けされた調整抵抗Ｒ6 と、この抵抗
Ｒ6 に接続されたトランジスタＱ6 ，Ｑ7 からなるバイ
アス回路７ａと、抵抗Ｒ6 とバイアス回路７ａとの接続
点に定電圧を発生するボルテージフォロア７ｂ、そして
このボルテージフォロア７ｂの入力側に接続された定電
圧回路１３ｃとからなる。
【００１６】まず、電源電圧が５Ｖであって、差動アン
プ４の出力としてＨＩＧＨレベルの信号を発生したとき
には、これをスイッチ回路ＳＷ1 に加えてこれをＯＦＦ
させるとともに、差動アンプ４の出力をインバータ８を
介してＬＯＷレベルの信号にしてこれを加えてボルテー
ジフォロア７ｂをデセーブルしてその動作を停止させ
る。さらに、差動アンプ４の出力をボルテージフォロア
１３ｂに加えてＨＩＧＨレベルの信号でイネーブルさせ
て動作させる。なお、このときスイッチ回路ＳＷ2 には
インバータ８を介してＬＯＷレベルの信号が加わってい
てＯＮ状態になっている。
プ４の出力としてＨＩＧＨレベルの信号を発生したとき
には、これをスイッチ回路ＳＷ1 に加えてこれをＯＦＦ
させるとともに、差動アンプ４の出力をインバータ８を
介してＬＯＷレベルの信号にしてこれを加えてボルテー
ジフォロア７ｂをデセーブルしてその動作を停止させ
る。さらに、差動アンプ４の出力をボルテージフォロア
１３ｂに加えてＨＩＧＨレベルの信号でイネーブルさせ
て動作させる。なお、このときスイッチ回路ＳＷ2 には
インバータ８を介してＬＯＷレベルの信号が加わってい
てＯＮ状態になっている。
【００１７】逆に、電源電圧が３．３Ｖであって、差動
アンプ４の出力としてＬＯＷレベルの電圧を発生したと
きには、これをインバータ８を介してＨＩＧＨレベルの
信号をスイッチ回路ＳＷ2 に加えてＯＦＦさせるととも
に、インバータ８を介してボルテージフォロア７ｂに加
えてイネーブルし、これらを動作させる。また、差動ア
ンプ４の出力を直接受けるボルテージフォロア１３ｂが
ＬＯＷレベルの信号でデセーブルされて動作を停止す
る。なお、このときスイッチ回路ＳＷ1 にはＬＯＷレベ
ルの信号が加わりＯＮ状態になっている。
アンプ４の出力としてＬＯＷレベルの電圧を発生したと
きには、これをインバータ８を介してＨＩＧＨレベルの
信号をスイッチ回路ＳＷ2 に加えてＯＦＦさせるととも
に、インバータ８を介してボルテージフォロア７ｂに加
えてイネーブルし、これらを動作させる。また、差動ア
ンプ４の出力を直接受けるボルテージフォロア１３ｂが
ＬＯＷレベルの信号でデセーブルされて動作を停止す
る。なお、このときスイッチ回路ＳＷ1 にはＬＯＷレベ
ルの信号が加わりＯＮ状態になっている。
【００１８】なお、ボルテージフォロア１３ｂ、７ｂが
デセーブル状態のときには、その出力側は強制的にグラ
ンドレベル（あるいは１Ｖf 以下、だたし、１Ｖf はベ
ース−エミッタ間の順方向電圧降下）に落とされてトラ
ンジスタＱ2 あるいはトランジスタＱ7 が強制的にＯＦ
Ｆ状態にされる。したがって、トランジスタＱ3 のベー
ス電流は、トランジスタＱ2 あるいはトランジスタＱ7
のうちＯＦＦ状態にあるいずれか一方のトランジスタの
エミッタ電流により制御されて、その電流値が決定され
る。このときＯＦＦ状態にあるトランジスタＱ2 あるい
はトランジスタＱ7 の他方のトランジスタのベースにも
電流は供給されることになるが、その分も含めて調整抵
抗Ｒあるいは調整抵抗Ｒ6 の値を設定すればよい。
デセーブル状態のときには、その出力側は強制的にグラ
ンドレベル（あるいは１Ｖf 以下、だたし、１Ｖf はベ
ース−エミッタ間の順方向電圧降下）に落とされてトラ
ンジスタＱ2 あるいはトランジスタＱ7 が強制的にＯＦ
Ｆ状態にされる。したがって、トランジスタＱ3 のベー
ス電流は、トランジスタＱ2 あるいはトランジスタＱ7
のうちＯＦＦ状態にあるいずれか一方のトランジスタの
エミッタ電流により制御されて、その電流値が決定され
る。このときＯＦＦ状態にあるトランジスタＱ2 あるい
はトランジスタＱ7 の他方のトランジスタのベースにも
電流は供給されることになるが、その分も含めて調整抵
抗Ｒあるいは調整抵抗Ｒ6 の値を設定すればよい。
【００１９】これにより、電源電圧に応じて自動的に書
込電流設定回路１３，書込電流設定回路７のいずれかの
回路を選択的に動作させることができる。なお、この実
施例では、外部抵抗をそれぞれの電源電圧に応じて異な
る端子１４ｃ，１４ｆに接続しているが、スイッチ回路
ＳＷ1 ，ＳＷ2 に換えて２入力１出力の選択回路として
１出力側を外部抵抗の端子１４ｃに接続して２入力側を
ボルテージフォロア１３ｂ、７ｂの出力にそれぞれ接続
するようにすれば、外部抵抗を接続する端子１４ｆは不
要であり、端子１４ｃ、１つでよい。
込電流設定回路１３，書込電流設定回路７のいずれかの
回路を選択的に動作させることができる。なお、この実
施例では、外部抵抗をそれぞれの電源電圧に応じて異な
る端子１４ｃ，１４ｆに接続しているが、スイッチ回路
ＳＷ1 ，ＳＷ2 に換えて２入力１出力の選択回路として
１出力側を外部抵抗の端子１４ｃに接続して２入力側を
ボルテージフォロア１３ｂ、７ｂの出力にそれぞれ接続
するようにすれば、外部抵抗を接続する端子１４ｆは不
要であり、端子１４ｃ、１つでよい。
【００２０】図３は、さらに、他の実施例を示すもので
あって、２連のスイッチＳＷ1 をトランジスタＱ6 ，Ｑ
7 のベースとグランドＧＮＤ間に設け、２連のスイッチ
ＳＷ2 をトランジスタＱ1 ，Ｑ2 のベースとグランドＧ
ＮＤ間に設けたものである。電源電圧が５Ｖであって、
差動アンプ４の出力としてＨＩＧＨレベルの信号を発生
したときには、これをスイッチ回路ＳＷ1 に加えて２連
のそれぞれのスイッチをＯＮさせるとともに、差動アン
プ４の出力をインバータ８を介してＬＯＷレベルの信号
にしてこれを加えてボルテージフォロア７ｂをデセーブ
ルしてその動作を停止させる。さらに、差動アンプ４の
出力をボルテージフォロア１３ｂに加えてＨＩＧＨレベ
ルの信号でイネーブルさせて動作させる。なお、このと
きスイッチ回路ＳＷ2 にはインバータ８を介してＬＯＷ
レベルの信号が加わっていて２連のそれぞれのスイッチ
をＯＦＦ状態になる。
あって、２連のスイッチＳＷ1 をトランジスタＱ6 ，Ｑ
7 のベースとグランドＧＮＤ間に設け、２連のスイッチ
ＳＷ2 をトランジスタＱ1 ，Ｑ2 のベースとグランドＧ
ＮＤ間に設けたものである。電源電圧が５Ｖであって、
差動アンプ４の出力としてＨＩＧＨレベルの信号を発生
したときには、これをスイッチ回路ＳＷ1 に加えて２連
のそれぞれのスイッチをＯＮさせるとともに、差動アン
プ４の出力をインバータ８を介してＬＯＷレベルの信号
にしてこれを加えてボルテージフォロア７ｂをデセーブ
ルしてその動作を停止させる。さらに、差動アンプ４の
出力をボルテージフォロア１３ｂに加えてＨＩＧＨレベ
ルの信号でイネーブルさせて動作させる。なお、このと
きスイッチ回路ＳＷ2 にはインバータ８を介してＬＯＷ
レベルの信号が加わっていて２連のそれぞれのスイッチ
をＯＦＦ状態になる。
【００２１】逆に、電源電圧が３．３Ｖであって、差動
アンプ４の出力としてＬＯＷレベルの電圧を発生したと
きには、これをインバータ８を介してＨＩＧＨレベルの
信号をスイッチ回路ＳＷ2 に加えて図示するようにＯＮ
させるとともに、インバータ８を介してボルテージフォ
ロア７ｂに加えてイネーブルし、これらを動作させる。
また、差動アンプ４の出力を直接受けるボルテージフォ
ロア１３ｂがＬＯＷレベルの信号でデセーブルされて動
作を停止する。なお、このときスイッチ回路ＳＷ1 には
ＬＯＷレベルの信号が加わり、図示するようにＯＦＦ状
態になる。なお、この実施例では、図２の実施例に比べ
てスイッチ回路ＳＷ1 ，ＳＷ2 に流れる電流が少なくて
済む利点がある。
アンプ４の出力としてＬＯＷレベルの電圧を発生したと
きには、これをインバータ８を介してＨＩＧＨレベルの
信号をスイッチ回路ＳＷ2 に加えて図示するようにＯＮ
させるとともに、インバータ８を介してボルテージフォ
ロア７ｂに加えてイネーブルし、これらを動作させる。
また、差動アンプ４の出力を直接受けるボルテージフォ
ロア１３ｂがＬＯＷレベルの信号でデセーブルされて動
作を停止する。なお、このときスイッチ回路ＳＷ1 には
ＬＯＷレベルの信号が加わり、図示するようにＯＦＦ状
態になる。なお、この実施例では、図２の実施例に比べ
てスイッチ回路ＳＷ1 ，ＳＷ2 に流れる電流が少なくて
済む利点がある。
【００２２】
【発明の効果】以上の説明から理解できるように、この
発明の構成の磁気記録用書込回路にあっては、電源電圧
検出回路を設けてその検出信号に応じてドライブ回路の
電流源の電流値を制御するようにしているので、電源電
圧が第１、第２と相違していても、外部抵抗の抵抗値に
応じて電源電圧に応じた調整可能な適正な書込電流値を
設定することができる。その結果、同一の書込回路で異
なる電圧に対応できるので、電源電圧の相違に応じて異
なる回路設計をする必要はなく、書込回路の共通化が可
能になる。
発明の構成の磁気記録用書込回路にあっては、電源電圧
検出回路を設けてその検出信号に応じてドライブ回路の
電流源の電流値を制御するようにしているので、電源電
圧が第１、第２と相違していても、外部抵抗の抵抗値に
応じて電源電圧に応じた調整可能な適正な書込電流値を
設定することができる。その結果、同一の書込回路で異
なる電圧に対応できるので、電源電圧の相違に応じて異
なる回路設計をする必要はなく、書込回路の共通化が可
能になる。
【図１】図１は、この発明の磁気記録用書込回路の一実
施例の回路図である。
施例の回路図である。
【図２】図２は、この発明の磁気記録用書込回路の他の
実施例の回路図である。
実施例の回路図である。
【図３】図３は、この発明の磁気記録用書込回路のさら
に他の実施例の回路図である。
に他の実施例の回路図である。
【図４】図４は、従来のＦＤＤの書込回路のブロック図
である。
である。
１，１２ａ，１２ｂ…ドライブ回路、２…電流源、３…
電源電圧検出回路、４…差動アンプ、５…定電圧発生回
路、６…分圧回路、７，１３…書込電流設定回路、８…
インバータ、１０…書込回路、１１…フリップフロッ
プ、１２…ドライバ、１４…コイル、２０…読出回路。
電源電圧検出回路、４…差動アンプ、５…定電圧発生回
路、６…分圧回路、７，１３…書込電流設定回路、８…
インバータ、１０…書込回路、１１…フリップフロッ
プ、１２…ドライバ、１４…コイル、２０…読出回路。
Claims (3)
- 【請求項１】外部抵抗により磁気ヘッドの書込電流値を
設定する磁気記録用書込回路において、電源電圧が第１
の電圧値か第２の電圧値かを検出する電源電圧検出回路
と、前記書込電流値を発生しその値が電流源の電流値に
より調整されるドライブ回路と、前記電源電圧検出回路
からの検出信号に応じて前記電源電圧が第１の電圧値の
ときに前記外部抵抗の抵抗値により設定される電流値に
応じた第１の電流値に前記電流源の電流値を設定し、前
記電源電圧が第２の電圧値のときに前記外部抵抗の抵抗
値により設定される電流値に応じた第２の電流値に前記
電流源の電流値を設定する電流値設定回路とを備え、前
記の各回路がＩＣ化されている磁気記録用書込回路。 - 【請求項２】前記第１の電圧値と前記第２の電圧値に応
じて前記外部抵抗が接続される端子がそれぞれ設けられ
ている請求項１記載の磁気記録用書込回路。 - 【請求項３】外部抵抗により磁気ヘッドの書込電流値を
設定するＩＣ化された磁気記録用書込回路を有する磁気
記録装置において、電源電圧が第１の電圧値か第２の電
圧値かを検出する電源電圧検出回路と、前記書込電流値
を発生しその値が電流源の電流値により調整されるドラ
イブ回路と、前記電源電圧検出回路からの検出信号に応
じて前記電源電圧が第１の電圧値のときに前記外部抵抗
の抵抗値により設定される電流値に応じた第１の電流値
に前記電流源の電流値を設定し、前記電源電圧が第２の
電圧値のときに前記外部抵抗の抵抗値により設定される
電流値に応じた第２の電流値に前記電流源の電流値を設
定する電流値設定回路とを備えた前記磁気記録用書込回
路を有する磁気記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24868494A JPH0887706A (ja) | 1994-09-16 | 1994-09-16 | 磁気記録用書込回路および磁気記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24868494A JPH0887706A (ja) | 1994-09-16 | 1994-09-16 | 磁気記録用書込回路および磁気記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0887706A true JPH0887706A (ja) | 1996-04-02 |
Family
ID=17181800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24868494A Pending JPH0887706A (ja) | 1994-09-16 | 1994-09-16 | 磁気記録用書込回路および磁気記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0887706A (ja) |
-
1994
- 1994-09-16 JP JP24868494A patent/JPH0887706A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496317B2 (en) | Accurate adjustable current overshoot circuit | |
| US6798591B2 (en) | Reference circuit for write driver circuit with programmable write current, overshoot duration and overshoot amplitude control | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US7881003B1 (en) | Write driver system for data storage systems | |
| US20010055174A1 (en) | Adjustable writer overshoot for a hard disk drive write head | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| US7251091B2 (en) | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough | |
| JP3942470B2 (ja) | 磁気ヘッドの駆動回路及び磁気記憶装置 | |
| US6947238B2 (en) | Bias circuit for magneto-resistive head | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| JPH0887706A (ja) | 磁気記録用書込回路および磁気記録装置 | |
| US6975473B2 (en) | Power efficient overshoot protection during an operating mode transition | |
| JPH075524Y2 (ja) | 磁気記録回路 | |
| JP2002304701A (ja) | 再生アンプおよびこれを用いた磁気記録再生装置 | |
| US6683740B1 (en) | Architecture for a hard disk drive write amplifier circuit with damping control | |
| JP2003272105A (ja) | 磁気ヘッド駆動用ライトドライバー回路 | |
| US7068450B2 (en) | High speed pre-driver with voltage reference for thin film head write driver | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| US6724551B2 (en) | Preamp fast head switch technique for servo mode | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JP2004241043A (ja) | 磁気ディスクメモリ装置と書き込み方法 | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| US20050259344A1 (en) | High output impedance biasing for magnetoresistive elements |