JP2002092802A - キャパシタ・バイアス回復装置と方法 - Google Patents

キャパシタ・バイアス回復装置と方法

Info

Publication number
JP2002092802A
JP2002092802A JP2001221829A JP2001221829A JP2002092802A JP 2002092802 A JP2002092802 A JP 2002092802A JP 2001221829 A JP2001221829 A JP 2001221829A JP 2001221829 A JP2001221829 A JP 2001221829A JP 2002092802 A JP2002092802 A JP 2002092802A
Authority
JP
Japan
Prior art keywords
quick recovery
preamplifier
current
current source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001221829A
Other languages
English (en)
Inventor
Ashish T Manjrekar
ティ、マンジレカー アシス
James Nodar
ノダー ジェームズ
Paul M Emerson
エム、エメルソン ポール
Bryan E Bloodworth
イー、ブラッドワース ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2002092802A publication Critical patent/JP2002092802A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45982—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit
    • H03F3/45986—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedforward circuit using switching means, e.g. sample and hold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation

Abstract

(57)【要約】 【課題】 本発明は、ノイズ低減キャパシタを使用する
前置増幅器回路のためのバイアス応答時間の改良の装
置、システム及び方法を提供する。 【解決手段】 本システムは、前置増幅器回路の容量性
ノードに電気的に接続されたクイック・リカバリ回路を
使用する。このクイック・リカバリ回路は抵抗入力と制
御された電流源付きの利得増幅器を含んでいる。この制
御された電流源は前置増幅器の制御された電流源におけ
る調整に対応し、利得増幅器の抵抗入力に電気的に接続
されている。この利得増幅器は選択的にスイッチされ
て、前置増幅器回路の容量性ノードへ出力を操作的に接
続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディスク・ドライ
ブ回路に関し、特に、ハード・ディスク・ドライブ回路
をバイアスする装置、システム及び方法に関する
【０００２】
【従来の技術】近年におけるハード・ディスク・ドライ
ブ上の磁気記録におけるいっそう刺激的な発展の一つ
は、磁気抵抗（ＭＲ）センサ又は、ヘッドの開発であ
る。磁気抵抗の現象は、長い間知られてきた。その基本
的な効果は、ＭＲ物質へ磁界が加えられるとこの物質の
抵抗が変化するということである。パーマロイの薄膜片
はこの物質の本来の抵抗性の２％と３％の間の磁気抵抗
性を示す。蓄積された知識と顕著な磁気抵抗の故に、パ
ーマロイの薄膜は、記録のアプリケーションのためのＭ
Ｒセンサの研究用として選択される物質になった。
【０００３】従来の磁気記憶装置は、記録媒体に近接し
て懸架された磁気トランスデューサまたは、磁気ヘッド
を含む。例えば、複数の同心トラックを有する磁気ディ
スクである。このトランスデューサは、フレキシブルな
懸架によって支持される。通常の作業の間じゅう、トラ
ンスデューサと記録媒体の間に相対的な動きが供給され
て、同時にアクティエーターがトランスデューサを希望
のトラックの上へダイナミックに位置決めする。
【０００４】記録媒体へのデータの書込みは、典型的
に、ヘッドのコイルへ電流を供給して、これにより隣接
する透磁性のコアへ磁界が誘導され、ディスクの間隔を
横切って磁気信号をコアが伝送してディスク内の媒体の
小さなパターンまたはデジタル・ビットを磁化する。
【０００５】ディスク内の情報の読取りは、トランスデ
ューサがディスク内のビットの上を通過する時に、コア
の磁界の変化をセンスすることにより遂行される。変化
しつつある磁界は、誘導的に結合されたコイル内の電圧
または電流を誘導する。情報の読取りは、センサに隣接
する磁界の関数として変化する抵抗を有する磁気抵抗ヘ
ッドを使用することにより達成される。これらのヘッド
に結合されているのは、読取り前置増幅器などの読取り
ヘッドであり、記録されたデータを増幅し、また、ノイ
ズを除去する。ディスク・トラックにあらかじめデータ
を書込み済みであると仮定すると、これに続くイベント
のシーケンスがデータをユーザ・ビットへ変換する。第
１にヘッド・ギャップの近くを磁気ポールが通過する
と、ヘッドのコアが磁化される。第２に、コア内の磁気
の変化は、ヘッド・コイルを横切る１つの電気信号を結
果として生ずる。この電気信号は引き続き増幅され、一
連の他の作業ステップの後に使用可能なデータになっ
て、計算プロッセサへ供給される。
【０００６】１９７０年代の初めに、例えば種々のバイ
アス方式、バイアス回復時間、ノイズ低減などのＭＲヘ
ッド製作に関するいくつかの重要な問題が研究された。
一層高密度の記憶装置の追求は、ノイズを増加させる結
果になった。ノイズ低減キャパシタのような回路の考察
をノイズ低減と信号対雑音比の改良に使用し得るが、し
かし、ノイズ低減キャパシタは回路のバイアス回復時間
を遅くもする。
【０００７】現在のディスク記憶回路における一つの問
題は、電気的ノイズに対する極端な敏感さである。ディ
スク記憶回路においては信号が比較的小さいので、付加
的な電気ノイズがデータの検出を困難にし得る。この問
題へ向けて、回路の信号対雑音比を改良するために、キ
ャパシタのようなノイズ低減部品が使用される。しかし
ながら、これらのキャパシタもまた、バイアス応答時間
とディスク記憶装置の速度を遅くするかもしれない。従
って、必要なことは、ノイズ低減キャパシタを使用する
回路のためにバイアス応答時間を低減させるシステムと
方法である。
【０００８】
【発明が解決しようとする課題】本発明は、ノイズ低減
キャパシタを使用する前置増幅回路のためにバイアス応
答時間を減少させる装置、システム及び方法として技術
的諸利点を達成する。
【０００９】
【課題を解決するための手段】本発明は、ノイズ低減キ
ャパシタの一つのノードへ作用的に接続するために選択
的にスイッチされる一つの出力を有するクイック・リカ
バリ回路を使用する。このクイック・リカバリ回路は、
ノイズ低減キャパシタへ並列に電気的に接続されてい
て、クイック・リカバリ抵抗器、増幅器、ミラーされた
電流源を含む。クイック・リカバリ抵抗器の値は、前置
増幅器回路の基準抵抗器の抵抗に厳密に整合するように
選択される。ミラーされた電流源は、前置増幅器回路の
電流源においてなされる電流調節に厳密に追従するよう
に配置される。増幅器の出力はフィードバック・ループ
として働いて、前置増幅器回路の参照ノードへ電気的に
接続される。
【００１０】
【発明の実施の形態】本発明の多数の技術革新的教示
を、現在好ましい実施例を特に参照しながら説明する。
しかしながら、理解すべきは、このクラスの実施例は本
書の技術革新的教示の多くの有利な使用のうちの数少な
い例を提示するにすぎないことである。一般に、このア
プリケーションの説明でなされる言明は、発明の種々の
請求項のいずれかの範囲をも必ずしも限定するものでは
ない。その上、ある言明は、いくつかの発明の特徴に適
応されるが、他のものには適応されない。
【００１１】さて、図面の図１を特に参照すると、先行
技術のディスク・ドライブ大容量記憶装置システム１０
の一例が図示されている。ディスク記憶装置システム１
０は、ディスク・アセンブリ１２、読み書きヘッド・ア
センブリ１３、前置増幅器１４及び他の回路１５を含
む。ディスク・アセンブリ１２は、磁気プラター上の磁
気トランジスタとして表現されるデータを記憶するため
に使用される多数の回転プラターを含む。読み書きヘッ
ド・アセンブリ１３は、磁気プラターの各面にデータを
記憶し、そこから検索するために使用される。読み書き
ヘッド・アセンブリ１３は磁気抵抗（ＭＲ）ヘッドのよ
うな、いずれかの利用可能なタイプの読み書きヘッドを
含む。前置増幅器１４は、ディスク・アセンブリ１２の
読み書きヘッド・アセンブリ１３と他の回路の間のイン
ターフェイスとして働き、必要に応じて波形データ信号
へ増幅を供給する。
【００１２】読取り作業の間、前置増幅器１４を通じて
読み書きヘッド・アセンブリ１３からアナログ・データ
信号が受信される。前置増幅器回路は典型的に多数のＭ
Ｒヘッドを収容するように設計される。他のＭＲヘッド
はカスコード型構成に配置される。明瞭にするためにカ
スコード・ステージおよび他のヘッド入力ステージは省
略されている。多重ＭＲヘッド配列により、回路の共通
部分は動作中またはバイアスされたＭＲヘット゛のみを読
み取るように多重化されている。データを読取り中のＭ
Ｒヘッドについて、ヘッドが使用されていない間は典型
的にバイアスが遮断され、これにより電子の移動につい
ての長さが増加しまた電力の消費が低減する。したがっ
て読取り作業の開始にあたって、信頼できるデータが認
識できる以前に、選択されたＭＲヘッドが最初に適切に
バイアスされなければならない。こうして適切なバイア
スに必要な時間を減少させることは、作業の効率を増加
させる。
【００１３】さて図２を参照すると、一般に２１４で示
される前置増幅器回路が図示され、これは本発明による
クイック・リカバリ回路２１０を含む。前置増幅器回路
はエミッタ、コレクタ、ベースを有すバイポーラ・トラ
ンジスタ２１５を含み、このコレクタは信号抵抗器２２
０を介して磁気抵抗ヘッド１３へ接続され、エミッタ抵
抗器ＲＭＲ２７０として効果的な抵抗を有する。ＲＭＲ
２７０は一般に２５オームないし６５オームの範囲にあ
る。電流源すなわち電流デジタル・アナログ変換機２２
５は基準抵抗器２３０へ直列に接続され、基準抵抗器２
３０は信号抵抗器２２０へ並列に接続されている。増幅
器２５０は基準ノード２３５と信号ノード２４０上の電
圧の比較により一つの電気信号を生成し、信号ノード２
４０へ増幅器２５０により一つの電気信号が出力され
て、キャパシタ２６０上に対応する電荷が生成して、キ
ャパシタ２６０はトランジスタ２１５をバイアスする。
キャパシタ２６０のキャパシタンスは一般に２ナノファ
ラッドないし４ナノファラッドである。
【００１４】電流源２２５は、磁気抵抗ヘッドすなわち
ＲＭＲ２７０への一連の素子を通じて反射されるバイア
ス電流と電流の流れを供給する。電流源２２５は約２ミ
リアンペアないし１０ミリアンペアを供給するように設
計される。しかしながら結果として生ずる熱と過剰な電
力消費の故に、信号抵抗器を通じて大電流を流すことは
望ましくない。したがって基準抵抗器２３０と信号抵抗
器２２０の値は、信号抵抗器２２０を通る電流が電流源
２２５と抵抗器２３０の電流の一部分に過ぎないような
比率を有するように選択される。たとえば基準抵抗器２
３０は約８４００オームにセットされ、信号抵抗器２２
０は約４２０オームにセットされ得て（２０：１比
率）、これにより信号抵抗器２２０を通る電流を電流源
２２５の電流の約２０分の１に低減できる。その他の抵
抗値もまた選択されて、同様に信号抵抗器２２０を通る
信号を低減させることができる。
【００１５】電子情報の伝送と記憶における重要な事柄
はノイズである。ディスク記憶装置の場合、検索された
データに対応して生成される信号が比較的小さいので、
付加的なノイズがデータの検出を困難にしたりまたは受
け入れがたいエラーを結果する。業界で一般に認められ
ている測定基準は信号対雑音比率である。信号対雑音比
率が高ければ高いほどより堅牢なドライブを形成する。
高密度記憶装置の追求はノイズの増加とより低い信号対
雑音比率を結果してきた。ノイズを低減して信号対雑音
比率を改良するために、ノイズ低減キャパシタのような
回路の考察を使用し得る。増幅器２１４内の電気的ノイ
ズを低減するために、基準抵抗器２３０に並列にキャパ
シタ（Ｃ２）２７５が接続される。たとえばメリットあ
る良好なノイズ低減キャパシタは約４００ピコファラッ
ドである。Ｃ２ ２７５が回路内の電気的のノイズ低減
させるが、それはまた回路２１４のバイアス応答を遅く
する。バイアス応答が遅ければ遅いほど磁気抵抗ヘッド
のバイアスが遅くなって、信頼できるデータを収集でき
る以前の周期が伸びる。
【００１６】本発明によれば、クイック・リカバリ回路
２１０が前置増幅器２１４の中へ挿入される。クイック
・リカバリ回路２１０は、ノード２１６へ接続される第
１側と、ノード２１７で単一利得増幅器２１８の入力へ
接続される第２側付きのクイック・リカバリ抵抗２１２
を含む。クイック・リカバリ抵抗２１２は、基準抵抗器
２３０の抵抗に精密に整合する抵抗を有するように選択
される。単一利得増幅器２１８の出力は基準ノード２３
５へ電気的に接続され、またフィードバック・ループと
して単一利得増幅器２１８への接続する。好ましい実施
例において，クイック・リカバリ回路２１０はまた電気
的スイッチ２１１を含む。他の実施例において、スイッ
チ２１１は機械的に作用できる。スイッチ２１１を介し
て、クイック・リカバリ回路２１０は前置増幅器回路へ
選択的に結合して、作用的に接続できる。
【００１７】クイック・リカバリ回路２１０はまた、電
流源２１９すなわちノード２１７へ電気的に接続された
電流ディジタル・アナログ（DAC）装置を含む。クイッ
ク・リカバリ回路２１０の電流源２１９は、前置増幅器
回路の電流源２２５の出力をミラーするように設計され
ている。こうして各電流源の電流値は、各調節に際して
の等価な量によって一斉に増加または減少する。もう一
つの実施例においては複数の電流源を単一の電流源へ組
合せできる。有利には、ミラーされた電流源２１９を通
じて電流が増加または減少するときに、ノード２１７で
の電圧が遅延なしに対応して変化する。この電圧の遅延
なしの変化は単一利得増幅器２１８へ入力されて、キャ
パシタＣ２への充電電流を増加することによりバイアス
応答を減少させてノード２３５を一層敏速に充電する。
【００１８】さて図３を参照すると本発明の諸利点が理
解されるが、図３はバイアス電流が調節または変更され
たときの電圧エクスカーションを図示する。第１電圧応
答３１０はクイック・リカバリ回路２１０なしの前記増
幅器回路内で、電流が約２ミリアンペアから約８．２ミ
リアンペアへ切替えられた時のバイアス応答を図示し、
第２電圧応答３２０はクイック・リカバリ回路２１０を
使用するバイアス応答を図示する。ｔ１で示す約２０マ
イクロ秒のマークにおいて、電流調節が行なわれる。第
１電圧応答３１０は、最初に０．８ボルトを越える電圧
へスパイクして、時間と共に徐々に減少して、時間ｔ２
で示す０ボルト付近の最終回復点すなわち確立点に至
る。この電圧エクスカーションの周期の間じゅうは記憶
装置１２からデータを集めるためにＭＲヘッド１３を信
頼して使用できないので、データ収拾が始まる以前に回
路は時間ｔ２において確立できなければならない。
【００１９】有利には、クイック・リカバリ回路２１０
を使用して、第２電圧応答３２０もまた０．８ボルトを
超える初期電圧スパイクを示すが、しかし単一利得増幅
器２１８により供給される電流増加により、０ボルトへ
の確立がほとんど即座になる。こうしてＭＲヘッド１３
は、一層敏速に記憶装置からデータを収集するために使
用できる。その上、より大きなまたは拡張された電圧エ
クスカーションは作業装置の電力消費と発熱を増大させ
るので、クイック・リカバリー回路２１０の使用は電力
消費コストの減少および／または装置の運転寿命増大を
もたらす。
【００２０】さて図４を参照すると、ＭＲヘッド１３を
通じての電流応答を描写するタイミング・チャートが図
示されている。最初に、電流源２２５を通じて電流は約
５ミリアンペアから約２．１ミリアンペアへ減少する。
第１電流応答４１０はクイック・リカバリ回路２１０な
しの電流応答を図示し、第２電流応答４２０はクイック
・リカバリ回路２１０を使用した電流応答を図示する。
第１電流応答４１０は、電流調節が行なわれた後に約１
３マイクロ秒を要して徐々に減少して２．１ミリアンペ
アのターゲットに至って確立することを示す。確立する
ための時間は目標の電流レベルの約９５％に達するのに
要する時間として選ばれる。クイック・リカバリ回路２
１０の追加により、第２電流応答４２０は２．１ミリア
ンペアの目標への急速な減少を示し、電流調節後に確立
まで約２ないし３マイクロ秒かかるだけである。こうし
て約１０マイクロ秒の応答の改良があり、回復時間の約
８０％の減少である。
【００２１】その後、電流源は約８．４ミリアンペアの
目標へ増加されて、再び第１電流応答４１０は新しい目
標電流へ応答するのに約１３マイクロ秒を要する。クイ
ック・リカバリ回路２１０の追加により第２電流応答４
２０は、約２ないし３マイクロ秒の応答時間により８．
４ミリアンペアへの急速な増加を示す。この敏速な回復
はＣ２ ２７５が一層敏速に応答して電流源２２５内の
諸変化を制御することを可能にし、こうして電流調節後
の確立への時間を減少させる。クイック・リカバリ回路
２１０の追加により、データ記憶媒体から信頼できるデ
ータを一層敏速に検索するために、ＭＲヘッド１３を使
用できる。
【００２２】本発明の装置、システムおよび方法の好ま
しい実施例を添付図面と前記の詳細な説明に例示してき
たが、理解すべきは開示された実施例に本発明が限定さ
れるのではなく、かえって多数の再配置、修正、および
置換えが前記の特許請求の範囲により提示され、また定
義される本発明の精神から離れることなく可能であるこ
とである。
【００２３】以上の説明に関して更に以下の項を開示す
る。
【００２４】（１） ノイズ低減キャパシタと基準抵抗
器を有する前置増幅器用のクイック・リカバリ回路であ
って、前記ノイズ低減キャパシタの第１側に結合された
第１側を有するクイック・リカバリ抵抗器と、第１入力
と第２入力を有するクイック・リカバリ増幅器と、前記
クイック・リカバリ増幅器の前記第１入力に結合された
第２側を有する前記クイック・リカバリ抵抗器と、前記
ノイズ低減キャパシタの第２側および前記クイック・リ
カバリ増幅器の前記第２入力に結合された前記クイック
・リカバリ増幅器の出力と、前記クイック・リカバリ増
幅器の前記第１入力へ結合されたミラーされた電流源を
含んでいる前記クイック・リカバリ回路。
【００２５】（２） 前記クイック・リカバリ回路を、
前記前置増幅器へ選択的に結合するために、前記前置増
幅器へ作用的に接続されたスイッチをさらに含む第１項
記載の前記クイック・リカバリ回路
【００２６】（３） 前記クイック・リカバリ基準抵抗
器は、前記前置増幅器基準抵抗器の抵抗の値に等しい抵
抗値へセットされる第１項記載のクイック・リカバリ回
路。
【００２７】（４） 前記クイック・リカバリ回路は、
前記ノイズ低減キャパシタに並列に電気的に接続されて
いる第１項記載のクイック・リカバリ回路。
【００２８】（５） 前記ミラーされた電流源が電流Ｄ
ＡＣである第１項記載のクイック・リカバリ回路。
【００２９】（６） 前記前置増幅器はさらに一つの電
流源を有し、前記ミラーされた電流源は、前記前置増幅
器電流源の出力に等しくセットされている第１項記載の
クイック・リカバリ回路。
【００３０】（７） 前記前置増幅器電流源及び、前記
ミラーされた電流源が一つの電流ＤＡＣにより制御され
ている第６項記載のクイック・リカバリ回路。
【００３１】（８） 前記ミラーされた電流源が調節可
能である第１項記載のクイック・リカバリ回路。
【００３２】（９） 前置増幅器内の容量性ノードのバ
イアス・リカバリ時間を低減する方法であって、前記容
量性ノードをクイック・リカバリ制御ループへ接続し
て、前記クイック・リカバリ制御ループは、抵抗性入力
を有する利得増幅器と制御された電流源を含んでいるス
テップと前記単一利得増幅器の前記抵抗性入力を前記前
置増幅器内の基準抵抗器と整合するステップと前記クイ
ック・リカバリ制御ループの前記制御された電流源を、
前記前置増幅器の電流源を通じてなされた電流調節に対
応するまで調節するステップと前記利得増幅器の一つの
電気信号を前記前置増幅器の前記容量性ノードへ出力す
るステップを含んでいる前記方法。
【００３３】（１０） 前記クイック・リカバリ制御ル
ープを前記容量性ノードのキャパシタに並列に電気的に
接続する行為を更に含んでいる第９項記載の方法。
【００３４】（１１） 前記クイック・リカバリ制御ル
ープの前記制御された電流源が電流ＤＡＣを含んでいる
第９項記載の方法。
【００３５】（１２） 前記クイック・リカバリ制御ル
ープの前記制御された電流源と前記前置増幅器の電源電
流を電流ＤＡＣにより制御する行為を含んでいる第９項
記載の方法。
【００３６】（１３） 前記接続する行為は電気的スイ
ッチを通じて操作的に選択できる第９項記載の方法。
【００３７】（１４） 前記利得増幅器は単一利得増幅
器である第９項記載の方法。
【００３８】（１５） 制御された電源電圧を有する前
置増幅器内の容量性ノードのバイアス・リカバリ時間を
低減するシステムであって、抵抗入力を有する単一利得
増幅器と、前記単一利得増幅器の抵抗入力へ制御された
電流を供給する電流回路であって、前記前置増幅器の前
記制御された電流源の調節に前記制御された電流が対応
する前記電流回路を含んでいる前記システム。
【００３９】（１６） 前記単一利得増幅器の出力を選
択的にスイッチして、前記前置増幅器の前記容量性ノー
ドへ前記出力を操作的に接続する第１５項記載のシステ
ム。
【００４０】（１７） 前記抵抗入力の抵抗を前記前置
増幅器の基準抵抗器の抵抗へ整合する整合回路を含んで
いる第１５項記載のシステム。
【００４１】（１８） 制御された電流を供給する前記
電流回路が電流ＤＡＣを含んでいる第１５項記載のシス
テム。
【００４２】（１９） 前記制御電流を供給する前記電
流回路と前記前置増幅器の前記制御された電流源が電流
ＤＡＣを含んでいる第１５項記載のシステム。
【００４３】（２０） 前記電流回路が電流モニタを含
んでいる第１５項記載のシステム。
【００４４】（２１） 本発明は、ノイズ低減キャパシ
タを使用する前置増幅器回路のためのバイアス応答時間
の改良の装置、システム及び方法を提供する。本システ
ムは、前置増幅器回路の容量性ノードに電気的に接続さ
れたクイック・リカバリ回路を使用する。このクイック
・リカバリ回路は抵抗入力と制御された電流源付きの利
得増幅器を含んでいる。この制御された電流源は前置増
幅器の制御された電流源における調整に対応し、利得増
幅器の抵抗入力に電気的に接続されている。この利得増
幅器は選択的にスイッチされて、前置増幅器回路の容量
性ノードへ出力を操作的に接続する。
【図面の簡単な説明】
本発明の一層完全な理解のために、添付図面とともに本
発明を詳細に説明して言及してきた。
【図１】先行技術のディスク・ドライブ大容量記憶装置
システムを図示する。
【図２】本発明によるクイック・リカバリ回路を含む前
置増幅器回路を図示する。
【図３】電流調節から結果する電圧エクスカーションを
描写するタイミングチャートを図示する。
【図４】電流調節から結果する電流応答を描写するタイ
ミングチャートを図示する。
【符号の説明】
１０ ディスク・ドライブ大容量記憶装置システム １２ ディスク・アセンブリ １３ 読み書きヘッド・アセンブリ、磁気抵抗ヘッド １４ 前置増幅器 １５ その他の回路 ２１０ クイック・リカバリ回路 ２１２ クイック・リカバリ抵抗器 ２１４ 前置増幅器 ２１５ バイポーラ・トランジスタ ２１８ 単一利得増幅器 ２１９ 電流ディジタル・アナログ変換器 ２２０ 信号抵抗器 ２２５ ディジタル・アナログ変換器、電流源 ２３０ 基準抵抗器 ２３５ 基準ノード ２４０ 信号ノード ２５０ 増幅器 ２６０ キャパシタ ２７０ ＲＭＲ、磁気抵抗ヘッド ２７５ キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ポール エム、エメルソン アメリカ合衆国 テキサス、ムルフィ、 ローリング オーク ドライブ 331 (72)発明者 ブライアン イー、ブラッドワース アメリカ合衆国 テキサス、アービン、 ウェリングトン ポイント ドライブ 8655 Ｆターム(参考） 5D031 AA04 DD11 HH11 5D091 AA10 DD04 DD07 DD09 HH08

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ノイズ低減キャパシタと基準抵抗器を有
    する前置増幅器用のクイック・リカバリ回路であって、 前記ノイズ低減キャパシタの第１側に結合された第１側
    を有するクイック・リカバリ抵抗器と、 第１入力と第２入力を有するクイック・リカバリ増幅器
    と、前記クイック・リカバリ増幅器の前記第１入力に結
    合された第２側を有する前記クイック・リカバリ抵抗器
    と、前記ノイズ低減キャパシタの第２側および前記クイ
    ック・リカバリ増幅器の前記第２入力に結合された前記
    クイック・リカバリ増幅器の出力と、 前記クイック・リカバリ増幅器の前記第１入力へ結合さ
    れたミラーされた電流源を含んでいる前記クイック・リ
    カバリ回路。
  2. 【請求項２】 前置増幅器内の容量性ノードのバイアス
    ・リカバリ時間を低減する方法であって、 前記容量性ノードをクイック・リカバリ制御ループへ接
    続して、前記クイック・リカバリ制御ループは、抵抗性
    入力を有する利得増幅器と制御された電流源を含んでい
    るステップと前記単一利得増幅器の前記抵抗性入力を前
    記前置増幅器内の基準抵抗器と整合するステップと前記
    クイック・リカバリ制御ループの前記制御された電流源
    を、前記前置増幅器の電流源を通じてなされた電流調節
    に対応するまで調節するステップと前記利得増幅器の一
    つの電気信号を前記前置増幅器の前記容量性ノードへ出
    力するステップを含んでいる前記方法。
JP2001221829A 2000-07-21 2001-07-23 キャパシタ・バイアス回復装置と方法 Pending JP2002092802A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21989200P 2000-07-21 2000-07-21
US219892 2000-07-21

Publications (1)

Publication Number Publication Date
JP2002092802A true JP2002092802A (ja) 2002-03-29

Family

ID=22821174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001221829A Pending JP2002092802A (ja) 2000-07-21 2001-07-23 キャパシタ・バイアス回復装置と方法

Country Status (6)

Country Link
US (1) US6452455B2 (ja)
EP (1) EP1175003B1 (ja)
JP (1) JP2002092802A (ja)
KR (1) KR20020009452A (ja)
DE (1) DE60133515T2 (ja)
TW (1) TWI259649B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061328B2 (en) 2002-01-24 2006-06-13 Maxim Integrated Products, Inc. Integrated direct drive inductor means enabled headphone amplifier
US7714661B2 (en) 2002-01-24 2010-05-11 Maxim Integrated Products, Inc. Single supply direct drive amplifier
US8000113B2 (en) 2009-04-07 2011-08-16 Maxim Integrated Products, Inc. Efficient power regulation for class-E amplifiers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452455B2 (en) * 2000-07-21 2002-09-17 Texas Instruments Incorporated Capacitor bias recovery methodology
KR100699878B1 (ko) * 2005-11-18 2007-03-28 삼성전자주식회사 하드디스크 드라이브의 기록 전류 최적화 방법, 이에적합한 기록 매체 그리고 이에 적합한 장치
US7924188B2 (en) * 2007-06-08 2011-04-12 Panasonic Corporation Rapid recovery circuit
KR101042398B1 (ko) * 2009-07-29 2011-06-17 백선영 Ｌｅｄ패널의 프레임 연결구조
US8593830B2 (en) 2010-06-29 2013-11-26 Maxim Integrated Products, Inc. Reverse current limit protection for active clamp converters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706138A (en) * 1986-04-14 1987-11-10 International Business Machines Corporation Amplification of signals produced by a magnetic sensor
JP2795753B2 (ja) * 1991-02-28 1998-09-10 シャープ株式会社 集積回路用フィルタ回路
WO1995010050A1 (en) * 1993-10-06 1995-04-13 Philips Electronics N.V. Arrangement for reading information from a track on a record carrier comprising a fast settling read amplifier for magneto-resistive heads
JP3514460B2 (ja) * 1993-10-06 2004-03-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 記録担体上のトラックから情報を読み出す装置
US5444579A (en) * 1993-12-17 1995-08-22 Imp, Inc. Preamplifier of a signal from a variable resistance sensor, and a current source
US5534818A (en) * 1993-12-30 1996-07-09 Vtc Inc. Preamplifier noise filtering circuit
US5717536A (en) * 1995-09-19 1998-02-10 Vtc Inc. Single-ended cascode amplifier for magnetoresistive sensors
US6057972A (en) * 1995-11-03 2000-05-02 International Business Machines Corporation Current source for a magnetoresistive head with variability and selectable slew rate
US6061192A (en) * 1996-08-19 2000-05-09 Texas Instruments Incorporated Method and circuit for providing feedback in a pre-amplifier for a multi-head disk drive
US6452455B2 (en) * 2000-07-21 2002-09-17 Texas Instruments Incorporated Capacitor bias recovery methodology

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061328B2 (en) 2002-01-24 2006-06-13 Maxim Integrated Products, Inc. Integrated direct drive inductor means enabled headphone amplifier
US7061327B2 (en) 2002-01-24 2006-06-13 Maxim Integrated Products, Inc. Single supply headphone driver/charge pump combination
US7714661B2 (en) 2002-01-24 2010-05-11 Maxim Integrated Products, Inc. Single supply direct drive amplifier
US8476978B2 (en) 2002-01-24 2013-07-02 Maxim Integrated Products, Inc. Headphone driver/charge pump combination
US8000113B2 (en) 2009-04-07 2011-08-16 Maxim Integrated Products, Inc. Efficient power regulation for class-E amplifiers

Also Published As

Publication number Publication date
DE60133515T2 (de) 2009-06-10
US6452455B2 (en) 2002-09-17
EP1175003B1 (en) 2008-04-09
EP1175003A2 (en) 2002-01-23
EP1175003A3 (en) 2006-12-06
TWI259649B (en) 2006-08-01
DE60133515D1 (de) 2008-05-21
US20020008584A1 (en) 2002-01-24
KR20020009452A (ko) 2002-02-01

Similar Documents

Publication Publication Date Title
US7667914B2 (en) Direct coupled wide-bandwidth front-end with smart bias control amplifier
US6175462B1 (en) High input impedance single ended, low supply voltage magnetoresistive preamplifier circuits
US7692887B2 (en) Method and apparatus for measuring resistance of a resistive sensor
KR101259368B1 (ko) 하드 디스크 드라이브 전치 증폭기용 복합 출력 스테이지
US6271977B1 (en) Multi-state preamplifier for disk drives
US7573331B2 (en) Low power low noise amplifier for a magnetoresistive sensor
US6252735B1 (en) Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements
JP2002092802A (ja) キャパシタ・バイアス回復装置と方法
US6487034B1 (en) Write head fault detection with small threshold
US7068454B2 (en) Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time
US6349007B1 (en) Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier
US6172548B1 (en) Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias
US6583946B1 (en) Method of providing read bias during servo block write
US6538832B1 (en) Single ended preamplifier having multiple first stage banks for improved noise characteristics
US6920002B2 (en) Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier
US7701654B2 (en) Apparatus and method for controlling common mode voltage of a disk drive write head
US20050012432A1 (en) Adjustable compensation of a piezo drive amplifier depending on mode and number of elements driven
US6617758B2 (en) Integrated charge and voltage mode drive circuit for piezo actuators used in mass data storage devices, or the like
US6696896B2 (en) Method for implementing high frequency programmable poles and zeros in disk drive preamplifiers
US6728056B2 (en) Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on
KR100192597B1 (ko) 하드디스크 드라이버 장치의 증폭회로
US7209307B2 (en) Variable read output impedance control circuit for a magnetic media storage system
WO2008141061A1 (en) Resistivity sense bias circuits and methods of operating the same
US20030193731A1 (en) Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment
JP4372856B2 (ja) 磁気ディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110304