JPS61171223A

JPS61171223A - レベル検出器

Info

Publication number: JPS61171223A
Application number: JP61010293A
Authority: JP
Inventors: フランシスクス・アドリアヌス・コルネリス・マリア・スホーフス; マルチヌス・ペトルス・マリア・ビールホフ; ヨブ・フランシスクス・ペトルス・フアン・ミル; アルベルト・ヘンドリクス・スロンプ
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1985-01-23
Filing date: 1986-01-22
Publication date: 1986-08-01
Also published as: EP0190471B1; DE3582153D1; NL8500171A; US4689501A; EP0190471A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、入力信号を供給される入力端子及び出力信号
を送出する出力端子を有するレベル検出器であって、レ
ベル検出器の入力端子に結合した入力端子と、出力端子
とを有し、入力信号のレベ　　　　　、。

ルを基準レベルと比較する第１比較器である入力比較器
と、入力信号のレベルが第１時間間隔に当り基準レベル
以下に減少した場合に出力信号を開始するため第１積分
器および第２比較器を設けた第１遅延回路とを具え、第
１積分器はその入力端子及び出力端子の間に配設した第
１コンデンサを有し、第１積分器の入力端子を入力比較
器の出力端子に結合し、かつ第１積分器の出力端子を第
１電流源及び第２比較器の第１入力端子に結合し、第２
比較器が基準電位を供給される第２入力端子と、出力端
子を存し、入力信号のレベルが第２時間間隔に当り基準
レベルを超えた場合に出力信号を停止するため第２積分
器及び第３比較器を設けた第２遅延回路を具え、第２積
分器はその入力端子及び出力端子の間に配設した第２コ
ンデンサを有し、第２積分器の入力端子を第２比較器の
出力端子に結合し、かつ第２積分器の出力端子を第２電
流源及び第３比較器の第１入力端子に結合し、第３比較
器が基準電位を供給さる第２入力端子と、レベル検出器
の出力端子に結合した出力端子を有するレベル検出に関
する。

かかるレベル検出器は、例えば、コンパクト・ディスク
・ディジタル・オーディオ・プレーヤにおいて使用でき
る。本願の優先権主張臼の時点ではかかるプレーヤとし
てフィリップスＣＤ　３０３形プレーヤが市販されてい
た。かかるプレーヤではビット及び非ピット部から成る
ら族トラックの形態におけるディジタルオーディ情報を
レーザビームを介して読取り、信号電流に変換する。こ
の信号電流は幅の変化する正弦波状パルスの系列を構成
する。かかる信号を増幅し、特に複数のレベル検出器に
供給し、これらのレベル検出器においては整流された信
号の信号レベルを複数の基準レベルと比較し、これら基
準レベルに到達しない場合コンパクト・ディスク・プレ
ーヤにおいて使用する種々の制御装置に制御信号を供給
するようにする。

コンパクト・ディスク・プレーヤは、例えば、レーザベ
ームをトラック上に維持するトラッキング装置を具えて
いる。レーザビームがトラックの中央に追随している場
合に最大信号レベルが得られる。レーザビームがこの中
央からずれると信号レベルが減少する。公称レベルの約
６０％に対応するレベルに達しない場合にレベル検出器
が制御信号を発生してレーザビームをトラックの中央へ
戻すようにする。更にコンパクト・ディスク・プレーヤ
は複数のレベル検出器を具えており、これらのレベル検
出器は、公称レベルの約５０％及び２０％に対応するレ
ベルに達しない場合、低い信号レベルに対しては信頬で
きなくなる速度制御装置における位相ロックループを作
動不能ならしめ、かつディスクにおける欠陥による信号
の欠如、いわゆるドロップ・アウトを検出するための制
御信号を発生する。これらの制御装置にたいしてはレベ
ル検出器が当該レベルに達したか否かの検出を正確に行
い、かつ２個の順次のパルス間及びスプリアスパルス間
における信号レベルの著しく短い中断によってはこれら
制御装置を作動させることができないようにすることが
重要である。

既知のコンパクト・ディスク・プレーヤではレベル検出
器を、集積できないコンデンサを有する個別回路として
構成している。しかしこれらのレベル検出器を、他の制
御回路と同一基板上に集積化することが所望される。原
理的にこの目的に好適なレベル検出器は米国特許第４．
３３８，５３０号明細書から既知であり、この米国特許
明細書に、本願の冒頭に述べた形式のレベル検出器が記
載されている。

この既知のレベル検出器では入力信号を比較器に供給し
、この比較器において基準レベルと比較する。この比較
器の出力信号は第１遅延回路に供給し、この第１遅延回
路は、入力信号が著しく短時間だけ比較器の基準レベル
以下に減少した場合にはかかる減少によってレベル検出
器の出力端子に出力信号が発生しないようにする。レベ
ル検出器は入力信号が特定の第１時間間隔にわたり比較
器の基準レベル以下に留る場合だけその出力端子に出力
信号を発生する。また第２遅延回路は、人力信号が再び
比較器の基準レベルを超えた場合には入力信号が特定の
第２時間間隔にわたり基準レベル以上に留るまでレベル
検出器の出力信号が維　　　　　Ｊ持されるようにする
。

このレベル検出器の欠点は、前記用途に対して所望され
る如く第１時間間隔及び第２時間間隔を互いに等しくし
た場合基準レベル以下への減少検出中に正のスプリアス
パルスが基準レベル以上への増大として中断されること
である。そしてこれにより他の回路の不所望な付勢が行
われる。

従って本発明の目的は、既知のレベル検出器を改善して
上記問題を除去したレベル検出器を提供するにある。か
かる目的を達成するため本発明のレベル検出器は、第１
時間間隔及び第２時間間隔を互いにほぼ等しくし、切換
可能な第３電流源を第１電流源と並列に配設し、レベル
検出器に、第２遅延回路の第３比較器の出力端子に電流
が流れなくなった場合第３電流源を並列接続するスイッ
チング手段を設けたことを特徴とする。

基準レベル以下への減少が検出された瞬時に第３電流源
により、第１遅延回路の第１時間間隔を第２遅延回路の
第２時間間隔より小さくする。これにより基準レベル以
下への減少を検出中には正のスプリアスパルスが基準レ
ベル以上への増大として検出されないようにする。

本発明の実施例においては、第２比較器に、第１入力端
子を構成するエミッタと、第２入力端子を構成するベー
スと、出力端子を構成するコレクタとを有する第１導電
型式の第１トランジスタを設け、第３比較器に、第１入
力端子を構成するエミッタと、第２入力端子を構成する
ベースと、出力端子を構成する第１コレクタと、第２コ
レクタとを有する第１導電型式の第２トランジスタを設
け、スイッチング手段に、ベース、エミッタ及びコレク
タを有する第１導電型式とは反対の第２導電型式の第３
トランジスタを設け、第３トランジスタのベースを第２
トランジスタの第２コレクタに接続し、かつ第３トラン
ジスタのコレクタを第３電流源に接続すると共に、ダイ
オードを介して第２比較器の出力端子に接続する如く構
成したことを特徴とする。

本発明の他の実施例においては、第１積分器がベース、
エミッタ及びコレクタを有する第２導電型式の第４トラ
ンジスタを具え、第４トランジスタのベースを入力比較
器の出力端子に接続し、第４トランジスタのエミッタを
基準電位点に接続し、かつ第４トランジスタのコレクタ
を第１電流源に接続し、第２積分器がベース、エミッタ
及びコレクタを有する第２導電型式の第５トランジスタ
を具え、第５トランジスタのベースを第２比較器の出力
端子に接続し、第５トランジスタのエミッタを基準電位
点に接続し、かつ第５トランジスタのコレクタを第２電
流源に接続し、第１電流源、第２電流源及び第３電流源
がそれぞれ、第２導電型式のトランジスタの電流利得係
数に比例する出力電流を供給する如く構成したことを特
徴とする。

次に図面につき本発明の詳細な説明する。

第１図は既知のレベル検出器を示す。このレベル検出器
は入力端子２を有する入力比較器１を具え、この入力端
子には入力信号、本例では入力電流Ｉｔが供給される。

基準電流１　ｒｅ４−を流す電流源４の出力が入力端子
２に供給される。更に、入力端子２はＰＮＰ　）ランジ
スタＴ１のエミッタに接続し、そのベースは一定電圧ｖ
Ｒとしかつそのコレクタは入力比較器１の出力端子３に
接続する。この出力端子３は第１遅延回路５の入力端子
６に接続する。この第１遅延回路はＮＰＮ　　）ランジ
スタＴ２を含む第１積分器を具え、このトランジスタの
ベースは入力端子６に接続しかつそのエミ・７タは電源
負端子、本例ではアースに接続する。

トランジスタＴｚのコレクタ及びベース間にはコンデン
サ８を設け、このコンデンサは例えば、このトランジス
タ自体のコレクタ・ベース・キャパシタンスで構成する
ことができる。トランジスタＴ２のコレクタは電流源７
を介して電源正端子に接続する。この電流源７は電流β
■１即ちトランジスタの電流利得係数βに依存する電流
を流す。かかる電流源は、例えば、トランジスタのベー
スに一定電流Ｉ、を供給し、コレクタ電流を出力電流と
して使用することによって実現することができる。

トランジスタＴ、のコレクタは更にＰＮＰ　　）ランジ
スタＴ３のエミッタに接続し、トランジスタＴ３のへ一
スは一定電圧Ｖ、とじかつそのコレクタは第１遅　　　
　　Ｊ延回路５の出力端子９に接続する。トランジスタ
Ｔ３は第１遅延回路５の比較器を構成する。トランジス
タＴ４およびＴ、と、コンデンサ１３と、電流源１２と
を具える第２遅延回路１０を第１遅延回路５と同一態様
で構成する。この第２遅延回路の入力端子１１は第１遅
延回路の出力端子９に接続する。第２遅延回路の出力端
子１４はＮＰＮ　　ｌ−ランジスタＴ６のベースに接続
し、このトランジスタのコレクタは電流源２０を介して
電源正端子に接続する。トランジスタＴ６のコレクタは
レベル検出器の出力端子２１にも接続する。電流源２０
と共にトランジスタＴｈは遅延回路１０の出力電流を増
幅及び反転する。

このレベル検出器の動作を第２図ａ−ｄにつき説明する
。第２図ａはレベル検出器の入力端子２に供給する入力
信号の波形を示す。本例では入力信号はコンパクトディ
スクを読取ることによって得た信号を増幅及び整流した
信号である。入力電流Ｉｔは幅の変化する正弦波状パル
スの系列を含んでいる。この入力電流Ｉｔを基準電流１
ｒｅｆと比較して最大信号電流１ｉが基準電流Ｉｒｅｆ
より小さい場合制御信号を発生するようにし、その際、
２個の順次の正弦波状パルス間の短い時間中入力電流が
基準電流Ｉｒｅｆのレベルに到達しないことは検出され
ないようにする必要がある。瞬時ｔ＝ｏにおいては電流
Ｉｆが基準電流Ｉｒｅｆより大きいと仮定する。

従ってトランジスタＴＩのエミッタにおける電圧がその
ベースにおける電圧ｖＲより高いので、このトランジス
タは導通し、入力電流Ｉｉ及び基準電流Ｉｒｅｆの間の
差電流が第１遅延回路５の入力端子６に供給される。そ
の場合トランジスタＴ２が導通し、殆んど完全な基底状
態となる。その結果、コンデンサ８がほぼ完全に放電し
、トランジスタＴ２のコレクタにおける電圧ＶＡ（その
波形を第２図すに示す）はほぼゼロボルトになる。従っ
てトランジスタＴ、がしゃ断されるので、電流源７から
の電流β■■はトランジスタＴ２を流れる。その場合第
２遅延回路ｌＯの入力端子１１には電流が供給されない
のでトランジスタＴ４は導通しない。従ってコンデンサ
１３が充電され、その場合トランジスタＴ４のコレクタ
における電圧ｖ、（その波形を第２図Ｃに示す）はＶ、
　＝　ＶＲ＋　　ＶｇＥＴＳとなり、ココでＶｇＥＴＳ
はトランジスタＴ５のベース・エミッタ電圧である。

その場合電流源１２からの電流βＩ２はトランジスタＴ
Ｓを介してトランジスタＴ６のベースに供給されるので
、このトランジスタＴ６が導通し、電流源２０から電流
を供給される。その場合出力端子２１には第２図ｄに示
したように、電流は現われない。

瞬時１＝１．において電流Ｉｔが電流１ｒｅｆより小さ
ければ、トランジスタＴ１従ってトランジスタＴ２はし
ゃ断される。その場合コンデンサ８は電流源７からの電
流β■１によって充電されるので、電圧Ｖ＾が増大する
。瞬時ｔ＝５において電流１ｉが電流１ｒｅｆより大き
くなり、トランジスタＴ２がトランジスタＴ＋を介して
再びターンオンされる。そしてコンデンサ８が直ちにほ
ぼ完全に放電するので、電圧ｖＡは再びほぼゼロボルト
になる。コンデンサ８は比較的小さい静電容量Ｃを有す
る。しかしミラー効果の結果このコンデンサはトランジ
スタＴｔのコレクタからみて（β＋１）倍の静電容量を
有する。

その結果トランジスタＴ２のコレクタにおける電圧ｖＡ
は時間間隔ｔ１〜１１において緩慢に増大し、トランジ
スタＴ３がターンオンされるレベルには到達しない。か
かる態様において、電流■１が短時間だけ基準電流１ｒ
ｅｆ以下に減少した場合このことが出力端子２１におけ
る出力に影響を及ぼさないようにする。同様な態様にお
いて瞬時ｔ、〜ｔ４間、瞬時ｔ。

〜ｔ６の間及びｔ７〜ｔｓＯ間の中断は出力端子２１に
おける出力に影響を及ぼさない。瞬時１＝１．に信号の
欠如、例えば、ドロップアウトの結果である信号の欠如
に起因して電流１ｉは再び基準電流Ｉｒｅｆのレベルよ
り小さくなり、かなりの時間にわたり基準電流のレベル
以下に留まる。従ってトランジスタＴ２はターンオフさ
れる。その場合コンデンサ８は時間τ１後の瞬時１＝１
．。にトランジスタＴ２のコレクタにおける電圧ｖＡが
ｖＡ＝ｖＲ＋ｖｌｌＥＴ。

となる範囲まで充電され、ここでＶ　１ｌＥＴ３はトラ
ンジスタＴ３のベース・エミッタ電圧である。そして電
流源７からの電流β■ヨがトランジスタＴ３を介してト
ランジスタＴ４のベースに流れるので、このトランジス
タＴ４がターンオンする。従ってコン　　　　　Ｊアン
サ１３が直ちにほぼ完全に放電するので電圧νＢはぜロ
ボルトになる。その結果トランジスタＴ、がターンオフ
するので、トランジスタＴ６にも電流が流れなくなる。

従って電流源２０からの電流がレベル検出器の出力端子
２１へ流れる。入力電流！ｉが基準電流１ｒｅｆより小
さい場合にはこのことは、電流１ｉが少なくとも時間間
隔τ、にわたり電流１ｒｅｆより小さかったときだけレ
ベル検出器の出力端子において、検出される。

遅延時間τ、は、で表わされ、ここで（β＋１）　Ｃはミラー効果を考慮
した全静電容量、ｖ８は充電された状態におけるコンデ
ンサ８の両端間の電圧、β■、は電流源７の電流である
。電流源７からの電流がβに依存することにより、遅延
時間τ１がβ及びその変化に左右されなくなる。

遅延時間τ１は電流β■ヨと、トランジスタＴ２のベー
スにおける電圧ｖＩ＋と、コンデンサ８の静電容１ｃを
介して調整できる。遅延時間τ１は人力信号の最大周期
より長くなるよう調整するか、又は第２図ａに示した如
き整流された信号の場合にはこの信号の最大半サイクル
より長くなるよう調整する必要がある。第２図ａに示し
た信号についてはこの最大半サイクルは約１μ秒である
。その場合遅延時間τ１は、例えば、τ、　＝１０μ秒
に選定することができる。かかる遅延時間は例えば、ト
ランジスタＴ２のコレクタ・ベース・キャパシタンスＣ
ユ１ｐＦ、電流１１＝０．３μ＾及び電圧Ｖ、ユ３ｖに
よって得ることができる。

瞬時ｔ　＝Ｔ、、において電流１ｉは再び電流１ｒｅｆ
より大きくなる。トランジスタＴ、を介してトランジス
タＴ２がターンオンされるので、コンデンサ８が放電し
、従ってトランジスタＴ４がしゃ断される。

その結果コンデンサ１３が充電される。瞬時１．□及び
ｔ、＋３の間における如き短時間中入力が基準電流Ｉｒ
ｅｆのレベルに到達しなくてもこれはコンデンサ１３の
充電に影響を及ぼさない。時間τ２後の瞬時ｔ＋ｔ１４
のコレクタにおける電圧はｖ、Ｉ＝ｖ、Ｉ＋ｖ０７．と
なる。その場合電流源１２からの電流β■２によりトラ
ンジスタＴ、を介してトランジスタＴ６がターンオンさ
れるので、出力端子２１には再び電流が流れなくなる。

従ってこれがレベル検出器の出力端子において検出され
る以前に、電流１ｉは時間τ２にわたり基準レベル以上
になる必要がある。

時間Ｉ２中の信号の短い中断は基準レベル以下への変化
とは見做されない。遅延時間τ２は遅延時間τ１に等し
く選定するか又はそれ以外の値に選定することができ、
遅延時間τ２は遅延時間τ。

と同一態様で調整できる。

信号パルスに際し瞬時１＝１．、において負のスプリア
スパルス即ちスパイクが現われる結果電流Ｉｉは極めて
短時間だけ電流Ｉｒｅｆより小さくなる。

このスプリアスパルスは２個の順次の信号パルス間にお
ける短い信号中断と同一態様で抑圧される。

第１図に示したレベル検出器の欠点は、瞬時ｔ１゜及び
ｔｌ１間において正のスプリアスパルスが生じた場合こ
れは基準電流レベル以上の値への増大として検出され、
対応する信号が出力端子２１に生ずることである。スプ
リアスパルスが基準電流レベルを超えると、コンデンサ
８は迅速に放電し、同時にコンデンサ１３が充電を開始
する。その僅か後に入力端子が基準電流レベル以下に減
少すると、コンデンサ８の充電が開始される。コンデン
サ１３の充電の方が早期に開始されているのでトランジ
スタＴ４のコレクタにおける電圧Ｖ、は、トランジスタ
Ｔ２のコレクタにおける電圧ｖＡがトランジスタＴ３を
ターンオンさせてコンデンサ１３を放電させる値に到達
する以前に、トランジスタＴ５をターンオンさせる値に
到達する。トランジスタＴ５がターンオンするとスプリ
アスパルスはレベル検出器の出力端子２１へ転送される
。

本発明のレベル検出器の実施例を第３図に示し、第３図
において第１図と同一要素は同一参照数字で示す。本例
では第２遅延回路１０におけるトランジスタＴＳに第２
コレクタを設ける。この第２コレクタはＮＰＮ　　）ラ
ンジスタＴ、のベースに接続し、このトランジスタのエ
ミッタは電源負端子に接続し、かつそのコレクタは電流
βＩ、を流す電流源３０を介　　　　　Ｊして電源正端
子に接続すると共にダイオードＤＩを介してトランジス
タＴ２のコレクタに接続する。トランジスタＴ、は電流
源３０を電流源７と並列接続するスイッチとして作動す
る。本例では電流源７及び１２からの電流βＩ＋及びβ
Ｉ２は互いにほぼ等しいので、コンデンサ８及び１３が
等しくかつトランジスタＴ３及びＴ、のベースにおける
電圧が等しい場合等しい遅延時間τ１及びＩ２が得られ
、これはある種の目的にたいして所望される。本例では
電流＃１３からの電流βＩ３はβ■、に等しく選定する
が、必ずしもこのようにする必要はない。次に本例の動
作を第４図ａ　−ｄについて説明するが、その際第４図
ａは再び入力電流１ｉを示し、第４図す及びＣはトラン
ジスタＴ２及びＩ４のコレクタにおける電圧ｖＡ及びＶ
、をそれぞれ示し、第４図ｄは出力電流Ｉ０を示す。瞬
時ｔ＝Ｑにおいては入力電流Ｉｉが基準電流Ｉｒｅｆよ
り大きいと仮定する。この状態ではトランジスタＴ４の
コレクタにおける電圧Ｖ。

は高く、トランジスタＴ、が導通ずるので、トランジス
タＴ７が導通状態へ駆動される。従ってこのトランジス
タＴ７は電流源３０からの全電流βＩ３を供給される。

従ってダイオードＤ、はしゃ断され、電流β１．の一部
が電流源７からトランジスタＴ７へ流れるのを防止する
。

入力電流が、瞬時１＝１．及びｔ””ｂの間における如
く２個の順次の正弦波状パルスの間において基準電流の
Ｉｒｅｆのレベル以下に減少した場合、並びに１個の正
弦波状パルスに際し負のスプリアスパルスが現われた場
合、このことは第１図の既知のレベル検出器におけると
同一態様において本例のレベル検出器の出力に影響を及
ぼさない。瞬時１＝１．において入力電流１ｉは再び基
準電流１ｒｅｆより小さくなる。時間τ、後の瞬時１＝
１．において電圧ｖＡはトランジスタＴ３がターンオン
するレベルに到達する。その結果電圧Ｖ、が減少し、出
力端子２１へ電流が流れる。トランジスタＴ、がしゃ断
されるから、トランジスタＴ、もしや断され、従って電
流源３０が電流源７に並列接続される。瞬時Ｌ＝ｔｓに
正のスプリアスパルスのため入力電流１ｉが基準電流Ｉ
ｒｅｆより大きくなると、コンデンサ８が迅速に放電し
、コンデンサ１．の充電が開始される。その僅か後の瞬
時１＝１ｈに入力電流１ｉが再び基準電流１ｒｅｆより
小さくなるので、コンデンサ８の充電が開始される。電
流源３０が電流源７と並列接続されているので、コンデ
ンサ８がコンデンサ１３より迅速に充電され、即ち本例
では２倍の速さで充電される。そしてトランジスタＴ２
のコレクタにおける電圧ｖＡは、トランジスタＴ４のコ
レクタにおける電圧Ｖ、がトランジスタＴ５をターンオ
ンするレベルに到達するに要する時間τ２より短い時間
τ、においてトランジスタＴ３をターンオンするレベル
に到達する。トランジスタＴ３がターンオンされるとコ
ンデンサ１３が迅速に放電する。その結果トランジスタ
Ｔｓが非導通状態に留るので、正のスプリアスパルスは
出力端子へ転送されない。

なお第１図の既知のレベル検出器では遅延時間τ２を遅
延時間τ、より大きく選定すれば正のスプリアスパルス
も抑圧され、このことを示すのは容易である。

本発明は上記実施例に限定されるものではない。

例えば、入力比較器１は異なる態様で構成することがで
きる。入力信号は電流に代えて電圧とし、この電圧を電
流出力を有する電圧比較器により基準電圧と比較するよ
うにすることができる。原理的には電流源２０と共に出
力トランジスタＴ６を省略することができる。しかし代
案として電流源２０及び出力トランジスタＴ６は他の出
力回路によって置換することができる。゛第１及び第２
遅延回路の積分器及び比較器も図示した以外の構成とす
ることができる。第３図に示したレベル検出器では電流
源３０は任意の他の態様において電流源７と並列に配設
するようにすることもできる。最後にトランジスタは反
対導電型式のトランジスタによって置換できること勿論
である。

【図面の簡単な説明】

第１図は従来のレベル検出器を示す回路図、第２図は第
１図の作動説明図第３図は本発明のレベル検出器の実施例を示す回路図、第４図は第３図の作動説明図である。　　　　　　　　
　　、１・・・入力比較器　　　　２・・・入力端子３
・・・出力端子　　　　　４・・・電流源５・・・第１
遅延ｒｇＪ路　　　６・・・入力端子７・・・電流源　
　　　　　８・・・コンデンサ９・・・出力端子　　　
　　ＩＯ・・・第２遅延回路１１・・・入力端子　　　
　　１２・・・電流源１３・・・コンデンサ　　　　１
４・・・出力端子２０・・・電流源　　　　　　２１・
・・出力端子３０・・・電流源

Claims

【特許請求の範囲】１、入力信号を供給される入力端子及び出力信号を送出
する出力端子を有するレベル検出器であって、レベル検出器の入力端子に結合した入力端子と、出力端子とを有し、入力信号のレベルを基準レベ
ルと比較する第１比較器である入力比較器と、入力信号のレベルが第１時間間隔に当り基準レベル以下に減少した場合に出力信号を開始するため
第１積分器および第２比較器を設けた第１遅延回路とを
具え、第１積分器はその入力端子及び出力端子の間に配
設した第１コンデンサを有し、第１積分器の入力端子を
入力比較器の出力端子に結合し、かつ第１積分器の出力
端子を第１電流源及び第２比較器の第１入力端子に結合
し、第２比較器が基準電位を供給される第２入力端子と
、出力端子を有し、入力信号のレベルが第２時間間隔に当り基準レベルを超えた場合に出力信号を停止するため第２積
分器及び第３比較器を設けた第２遅延回路を具え、第２
積分器はその入力端子及び出力端子の間に配設した第２
コンデンサを有し、第２積分器の入力端子を第２比較器
の出力端子に結合し、かつ第２積分器の出力端子を第２
電流源及び第３比較器の第１入力端子に結合し、第３比
較器が基準電位を供給さる第２入力端子と、レベル検出
器の出力端子に結合した出力端子を有するレベル検出器
において、第１時間間隔及び第２時間間隔を互いにほぼ
等しくし、切換可能な第３電流源を第１電流源と並列に
配設し、レベル検出器に、第２遅延回路の第３比較器の
出力端子に電流が流れなくなった場合第３電流源を並列
接続するスイッチング手段を設けたことを特徴とするレ
ベル検出器。２、第２比較器に、第１入力端子を構成するエミッタと
、第２入力端子を構成するベースと、出力端子を構成す
るコレクタとを有する第１導電型式の第１トランジスタ
を設け、第３比較器に、第１入力端子を構成するエミッ
タと、第２入力端子を構成するベースと、出力端子を構
成する第１コレクタと、第２コレクタとを有する第１導
電型式の第２トランジスタを設け、スイッチング手段に
、ベース、エミッタ及びコレクタを有する第１導電型式
とは反対の第２導電型式の第３トランジスタを設け、第
３トランジスタのベースを第２トランジスタの第２コレ
クタに接続し、かつ第３トランジスタのコレクタを第３
電流源に接続すると共に、ダイオードを介して第２比較
器の出力端子に接続する特許請求の範囲第１項記載のレ
ベル検出器。３、第１積分器がベース、エミッタ及びコレクタを有す
る第２導電型式の第４トランジスタを具え、第４トラン
ジスタのベースを入力比較器の出力端子に接続し、第４
トランジスタのエミッタを基準電位点に接続し、かつ第
４トランジスタのコレクタを第１電流源に接続し、第２
積分器がベース、エミッタ及びコレクタを有する第２導
電型式の第５トランジスタを具え、第５トランジスタの
ベースを第２比較器の出力端子に接続し、第５トランジ
スタのエミッタを基準電位点に接続し、かつ第５トラン
ジスタのコレクタを第２電流源に接続し、第１電流源、
第２電流源及び第３電流源がそれぞれ、第２導電型式の
トランジスタの電流利得係数に比例する出力電流を供給
する特許請求の範囲第１又は２項記載のレベル検出器。