JP2626023B2 - 磁気ヘッドドライブ装置 - Google Patents
磁気ヘッドドライブ装置Info
- Publication number
- JP2626023B2 JP2626023B2 JP2451389A JP2451389A JP2626023B2 JP 2626023 B2 JP2626023 B2 JP 2626023B2 JP 2451389 A JP2451389 A JP 2451389A JP 2451389 A JP2451389 A JP 2451389A JP 2626023 B2 JP2626023 B2 JP 2626023B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- point
- potential
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、磁気ヘッドドライブ装置、特に磁気ヘッ
ドのオープン時の如き記録時の異常を正確に検出可能な
磁気ヘッドドライブ装置に関する。
ドのオープン時の如き記録時の異常を正確に検出可能な
磁気ヘッドドライブ装置に関する。
〔発明の概要〕 この発明は、夫々のコレクタがヘッドコイルの両端に
接続されると共に、夫々のベースに入力テータが供給さ
れる一対のトランジスタより成る差動増幅器と、この差
動増幅器の出力信号を基準値と比較する比較手段と、こ
の比較手段の出力信号を入力データに同期してラッチし
た後比較する検出手段とを具備するように構成すること
により、磁気ヘッドのオープン時の如き記録時の異常の
検出の誤動作を防止するようにしたものである。
接続されると共に、夫々のベースに入力テータが供給さ
れる一対のトランジスタより成る差動増幅器と、この差
動増幅器の出力信号を基準値と比較する比較手段と、こ
の比較手段の出力信号を入力データに同期してラッチし
た後比較する検出手段とを具備するように構成すること
により、磁気ヘッドのオープン時の如き記録時の異常の
検出の誤動作を防止するようにしたものである。
一般にハードディスクドライブ装置やフロッピディス
クドライブ装置では、飽和ディジタル記録を行い、前の
データの上に新しいデータを重ね書きすることにより、
消去,記録を行うようになっている。
クドライブ装置では、飽和ディジタル記録を行い、前の
データの上に新しいデータを重ね書きすることにより、
消去,記録を行うようになっている。
このようなディスクドライブ装置において、記録時に
もし磁気ヘッドの出力端子の片側がオープンすると、も
う一方の磁気ヘッドの出力端子に直流電流が流れ続け、
新しいデータが書けないばかりか、前のデータも消去し
てしまう不都合がある。
もし磁気ヘッドの出力端子の片側がオープンすると、も
う一方の磁気ヘッドの出力端子に直流電流が流れ続け、
新しいデータが書けないばかりか、前のデータも消去し
てしまう不都合がある。
このような不都合を回避するため、例えばハードディ
スクドライブ装置のリード/ライトアンプには、磁気ヘ
ッドの出力端子がオープンした場合に、異常記録の状態
であることを検出し、ホストコンピュータ側に知らせる
回路が設けられている。
スクドライブ装置のリード/ライトアンプには、磁気ヘ
ッドの出力端子がオープンした場合に、異常記録の状態
であることを検出し、ホストコンピュータ側に知らせる
回路が設けられている。
第4図はその一例を示すもので、(1)はライトデー
タが入力される入力端子であって、この入力端子(1)
からの入力データはT型フリップフロップ回路(2)で
1/2分周され、駆動回路(3)に供給される。(4),
(5)は駆動回路(3)からの出力信号により駆動され
る一対のトランジスタであって、差動増幅器を構成す
る。トランジスタ(4),(5)の各エミッタは共通接
続された後電流I1の電流源(6)を介して接地される。
トランジスタ(4),(5)の各コレクタはヘッド出力
端子(7)に接続される。このヘッド出力端子(7)に
は抵抗値R1を有するダンピング用抵抗器(8)及びイン
ダクタンスL1を有するヘッドコイル(9)が接続され
る。コイル(9)の中間よりセンタタップ出力端子(1
0)が取り出され、これに電圧V1の直流電源(11)が接
続される。
タが入力される入力端子であって、この入力端子(1)
からの入力データはT型フリップフロップ回路(2)で
1/2分周され、駆動回路(3)に供給される。(4),
(5)は駆動回路(3)からの出力信号により駆動され
る一対のトランジスタであって、差動増幅器を構成す
る。トランジスタ(4),(5)の各エミッタは共通接
続された後電流I1の電流源(6)を介して接地される。
トランジスタ(4),(5)の各コレクタはヘッド出力
端子(7)に接続される。このヘッド出力端子(7)に
は抵抗値R1を有するダンピング用抵抗器(8)及びイン
ダクタンスL1を有するヘッドコイル(9)が接続され
る。コイル(9)の中間よりセンタタップ出力端子(1
0)が取り出され、これに電圧V1の直流電源(11)が接
続される。
トランジスタ(4),(5)の各コレクタはダイオー
ド(12),(13)を夫々介して比較器(14),(15)の
非反転入力端子に接続され、比較器(4)、(5)の反
転入力端子には電圧V2の基準電源としての直流電源(1
6)が接続される。ダイオード(13)のカソードとアー
ス間には容量C1のコンデンサ(17)と電流I2の電流源
(18)が並列接続され、ダイオード(12)のカソードと
アース間には容量C2のコンデンサ(19)と電流I3の電流
源(20)が並列接続される。
ド(12),(13)を夫々介して比較器(14),(15)の
非反転入力端子に接続され、比較器(4)、(5)の反
転入力端子には電圧V2の基準電源としての直流電源(1
6)が接続される。ダイオード(13)のカソードとアー
ス間には容量C1のコンデンサ(17)と電流I2の電流源
(18)が並列接続され、ダイオード(12)のカソードと
アース間には容量C2のコンデンサ(19)と電流I3の電流
源(20)が並列接続される。
比較器(14),(15)の各出力端子はナンド回路(2
1)の各入力端に接続され、ナンド回路(21)の出力端
か検出出力が得られる出力端子(22)に接続される。
1)の各入力端に接続され、ナンド回路(21)の出力端
か検出出力が得られる出力端子(22)に接続される。
次に第4図の回路動作を第5図の各部の電圧波形を参
照し乍ら説明する。なお、第5図において、VLはトラン
ジスタ(5)が飽和したときのコレクタ電位である。た
だし、a点,b点の電位はDCをVfさげて描いてある。
照し乍ら説明する。なお、第5図において、VLはトラン
ジスタ(5)が飽和したときのコレクタ電位である。た
だし、a点,b点の電位はDCをVfさげて描いてある。
先ず正常時の動作を第5図Aを参照して説明する。駆
動回路(3)からの出力信号により差動増幅器を構成す
るトランジスタ(4),(5)が駆動され、トランジス
タ(5)がオンしてb点の電位が下がり、トランジスタ
(4)がオフしてa点の電位が上がり、第5図Aに実線
で示すようなフライバックパルスが発生される。また、
次の周期でトランジスタ(5)がオフしてb点の電位が
下がり、トランジスタ(4)がオフしてa点の電位が下
がり、第5図Aに破線で示すようなフライバックパルス
が発生される。
動回路(3)からの出力信号により差動増幅器を構成す
るトランジスタ(4),(5)が駆動され、トランジス
タ(5)がオンしてb点の電位が下がり、トランジスタ
(4)がオフしてa点の電位が上がり、第5図Aに実線
で示すようなフライバックパルスが発生される。また、
次の周期でトランジスタ(5)がオフしてb点の電位が
下がり、トランジスタ(4)がオフしてa点の電位が下
がり、第5図Aに破線で示すようなフライバックパルス
が発生される。
このように発生されたフライバックパルスはダイオー
ド(13)で正ピーク検波され、c点では第5図Aに示す
ような検波電圧が得られる。この検波電圧はI2/C1=I3/
C2の傾きを有する。この検波電圧は比較器(15)に供給
され、直流電源(16)の基準電圧V2と比較される。この
場合検波電圧が基準電圧V2より大きいので比較器(15)
の出力側には正の電圧すなわちハイレベル(H)の出力
が得られる。
ド(13)で正ピーク検波され、c点では第5図Aに示す
ような検波電圧が得られる。この検波電圧はI2/C1=I3/
C2の傾きを有する。この検波電圧は比較器(15)に供給
され、直流電源(16)の基準電圧V2と比較される。この
場合検波電圧が基準電圧V2より大きいので比較器(15)
の出力側には正の電圧すなわちハイレベル(H)の出力
が得られる。
また、図示せずもd点にもc点と同様の検波電圧が得
られ、この検波電圧が比較器(14)に供給され、直流電
源(16)の基準電圧V2と比較される。この場合も検波電
圧が基準電圧V2より大きいので比較器(14)の出力側に
は正の電圧、即ち、ハイレベル(H)の出力が得られ
る。
られ、この検波電圧が比較器(14)に供給され、直流電
源(16)の基準電圧V2と比較される。この場合も検波電
圧が基準電圧V2より大きいので比較器(14)の出力側に
は正の電圧、即ち、ハイレベル(H)の出力が得られ
る。
比較器(15),(14)の各出力はナンド回路(21)に
供給され、その出力側にはローレベルの出力が得られ
る。つまり、正常な記録状態においては、ダイオード
(13),(12)の検波電圧は基準電圧V2を越えるため、
出力端子(22)の検出出力はローレベルとなる。
供給され、その出力側にはローレベルの出力が得られ
る。つまり、正常な記録状態においては、ダイオード
(13),(12)の検波電圧は基準電圧V2を越えるため、
出力端子(22)の検出出力はローレベルとなる。
次に、ヘッドオープン時の動作を第5図B及びCを参
照して説明する。いま、e点とb点の間が断線した場合
を考える。駆動回路(3)からの出力信号によりトラン
ジスタ(5)がオン,トランジスタ(4)がオフすると
電流I1は抵抗器(8)に全て流れ、b点の電位が下が
る。この時b点の電位はトランジスタ(5)が飽和する
コレクタ電位VLとなる。トランジスタ(5)がオフし、
トランジスタ(4)がオンすると、b点の電位が上が
り、やがてb点の電位はa点の電位と等しくなる。そし
て、a点の電位はトランジスタ(4)のコレクタ側の負
荷がLのみのため、第5図Bの如く、直流電源(11)の
電圧V1を中心にリンギング波形となる。
照して説明する。いま、e点とb点の間が断線した場合
を考える。駆動回路(3)からの出力信号によりトラン
ジスタ(5)がオン,トランジスタ(4)がオフすると
電流I1は抵抗器(8)に全て流れ、b点の電位が下が
る。この時b点の電位はトランジスタ(5)が飽和する
コレクタ電位VLとなる。トランジスタ(5)がオフし、
トランジスタ(4)がオンすると、b点の電位が上が
り、やがてb点の電位はa点の電位と等しくなる。そし
て、a点の電位はトランジスタ(4)のコレクタ側の負
荷がLのみのため、第5図Bの如く、直流電源(11)の
電圧V1を中心にリンギング波形となる。
ここでa点に現われる電圧波形すなわちダイオード
(12)でピーク検波したd点の検波電圧は基準電圧V2を
大きく越える。従って異常を検出するにはb点に現われ
るリンギング波形電圧すなわちダイオード(13)でピー
ク検波したc点の検波電圧が電圧VM(基準電圧V2とV1−
Vfの下)を越えないことが必要である。そうすれば、比
較器(15)の出力が負の電圧となり、ナンド回路(21)
の出力がハイレベルとなるので、出力端子(22)にはヘ
ッドオープン状態を表わすハイレベルの検出出力が得ら
れる筈である。
(12)でピーク検波したd点の検波電圧は基準電圧V2を
大きく越える。従って異常を検出するにはb点に現われ
るリンギング波形電圧すなわちダイオード(13)でピー
ク検波したc点の検波電圧が電圧VM(基準電圧V2とV1−
Vfの下)を越えないことが必要である。そうすれば、比
較器(15)の出力が負の電圧となり、ナンド回路(21)
の出力がハイレベルとなるので、出力端子(22)にはヘ
ッドオープン状態を表わすハイレベルの検出出力が得ら
れる筈である。
なお、リード/ライトヘッドを有するヘッドアンプが
特開昭62−76012号公報に記載されている。
特開昭62−76012号公報に記載されている。
ところが、第4図の如き構成の従来回路の場合、b点
に現われる電圧すなわちc点における検波電圧が、記録
電流I1の値、トランジスタ(4),(5)のスイッチン
グ周波数(記録周波数)やダンピング用抵抗器(8)及
びヘッドコイル(9)の値によって、第5図Cの如く電
圧VMすなわち基準電圧V2を越えてしまうことがある。す
ると、比較器(15)の出力は比較器(14)の出力と共に
ハイレベルになるので、ナンド回路(21)の出力がロー
レベルとなり、ヘッドオープン状態にも拘らず、正常な
記録状態を表わす検出出力が出力されて誤動作を生じる
ことになる。なお、電圧VMは余り大きくとることは出来
ない。それは電流I1の設定値や抵抗R1,インダクタンスL
1の値によって正常時にフライバックパルスが小さくな
ってしまうからである。
に現われる電圧すなわちc点における検波電圧が、記録
電流I1の値、トランジスタ(4),(5)のスイッチン
グ周波数(記録周波数)やダンピング用抵抗器(8)及
びヘッドコイル(9)の値によって、第5図Cの如く電
圧VMすなわち基準電圧V2を越えてしまうことがある。す
ると、比較器(15)の出力は比較器(14)の出力と共に
ハイレベルになるので、ナンド回路(21)の出力がロー
レベルとなり、ヘッドオープン状態にも拘らず、正常な
記録状態を表わす検出出力が出力されて誤動作を生じる
ことになる。なお、電圧VMは余り大きくとることは出来
ない。それは電流I1の設定値や抵抗R1,インダクタンスL
1の値によって正常時にフライバックパルスが小さくな
ってしまうからである。
この発明は斯る点に鑑みてなされたもので、上述のヘ
ッドオープン時の如き記録時の異常の検出の誤動作を防
止することができる磁気ヘッドドライブ装置を提供する
ものである。
ッドオープン時の如き記録時の異常の検出の誤動作を防
止することができる磁気ヘッドドライブ装置を提供する
ものである。
この発明による磁気ヘッドドライブ装置は、夫々のコ
レクタがヘッドコイル(9)の両端に接続されると共
に、夫々のベースに入力データが供給される一対のトラ
ンジスタ(4,5)より成る差動増幅器と、この差動増幅
器の出力信号を基準値V2と比較する比較手段(12〜15,2
7)と、この比較手段の出力信号を入力データに同期し
てラッチした後比較する検出手段(28,29,21)とを具備
するように構成している。
レクタがヘッドコイル(9)の両端に接続されると共
に、夫々のベースに入力データが供給される一対のトラ
ンジスタ(4,5)より成る差動増幅器と、この差動増幅
器の出力信号を基準値V2と比較する比較手段(12〜15,2
7)と、この比較手段の出力信号を入力データに同期し
てラッチした後比較する検出手段(28,29,21)とを具備
するように構成している。
比較手段(12〜15,27)において、入力データが供給
される差動増幅器の出力信号を基準値V2と比較する。差
動増幅器の出力信号が基準値V2より大きければ例えば正
(ハイレベル)の出力、小さければ例えば負(ローレベ
ル)の出力を発生するようにする。そして、検出手段
(28〜29,21)において、比較手段の出力信号を入力デ
ータに同期してラッチした後比較する。つまり、ラッチ
した2つの値がいずれも例えばハイレベルであればロー
レベルを出力して記録状態は正常であることを表わし、
ラッチした2つの値のどちらかがローレベルであればハ
イレベルの値を出力して記録状態は異常である。すなわ
ちヘッドオープン状態であることを表わす。これによ
り、ヘッドオープン時の如き記録時の異常の検出の誤動
作を防止することができる。
される差動増幅器の出力信号を基準値V2と比較する。差
動増幅器の出力信号が基準値V2より大きければ例えば正
(ハイレベル)の出力、小さければ例えば負(ローレベ
ル)の出力を発生するようにする。そして、検出手段
(28〜29,21)において、比較手段の出力信号を入力デ
ータに同期してラッチした後比較する。つまり、ラッチ
した2つの値がいずれも例えばハイレベルであればロー
レベルを出力して記録状態は正常であることを表わし、
ラッチした2つの値のどちらかがローレベルであればハ
イレベルの値を出力して記録状態は異常である。すなわ
ちヘッドオープン状態であることを表わす。これによ
り、ヘッドオープン時の如き記録時の異常の検出の誤動
作を防止することができる。
以下、この発明の一実施例を第1図〜第3図に基づい
て詳しく説明する。
て詳しく説明する。
第1図は本実施例の回路構成を示すもので、同図にお
いて、第4図と対応する部分には同一符号を付し、その
詳細説明は省略する。
いて、第4図と対応する部分には同一符号を付し、その
詳細説明は省略する。
本実施例ではダイオード(12),(13)のカソード側
を夫々トランジスタ(4),(5)のコレクタに接続
し、そのアノード側を比較器(14),(15)の非反転入
力端子に接続する。また、トランジスタ(23),(24)
を設け、その各コレクタを接地し、その各ベースを直流
電源(16)に接続し、その各エミッタを夫々比較器(1
4),(15)の各反転入力端子に接続する。また、比較
器(14),(15)の各非反転入力端子を夫々電流I4の電
流源(15)、電流I5の電流源(26)を介して正の電源端
子+VCCに接続する。
を夫々トランジスタ(4),(5)のコレクタに接続
し、そのアノード側を比較器(14),(15)の非反転入
力端子に接続する。また、トランジスタ(23),(24)
を設け、その各コレクタを接地し、その各ベースを直流
電源(16)に接続し、その各エミッタを夫々比較器(1
4),(15)の各反転入力端子に接続する。また、比較
器(14),(15)の各非反転入力端子を夫々電流I4の電
流源(15)、電流I5の電流源(26)を介して正の電源端
子+VCCに接続する。
また、アンド回路(27)、ラッチ用のD型フリップフ
ロップ回路(28),(29)を設け、比較器(14),(1
5)の各出力端子を夫々アンド回路(27)の各入力端に
接続し、アンド回路(27)の出力端をフリップフロップ
回路(28)及び(29)の各入力端子Dに接続する。そし
て、フリップフロップ回路(28)及び(29)の各クロッ
ク端子CKを夫々フリップフロップ回路(2)の出力端子
Q及び反転出力端子に接続し、フリップフロップ回路
(28)及び(29)の各出力端子Qを夫々アンド回路(2
1)の各入力端に接続する。その他の構成は第4図の場
合と同様である。
ロップ回路(28),(29)を設け、比較器(14),(1
5)の各出力端子を夫々アンド回路(27)の各入力端に
接続し、アンド回路(27)の出力端をフリップフロップ
回路(28)及び(29)の各入力端子Dに接続する。そし
て、フリップフロップ回路(28)及び(29)の各クロッ
ク端子CKを夫々フリップフロップ回路(2)の出力端子
Q及び反転出力端子に接続し、フリップフロップ回路
(28)及び(29)の各出力端子Qを夫々アンド回路(2
1)の各入力端に接続する。その他の構成は第4図の場
合と同様である。
次に第1図の回路動作を第2図及び第3図の参照し乍
ら説明する。
ら説明する。
先ず正常時の動作を第2図を参照して説明する。な
お、第2図ではa点,b点の電位はDCをVf上げて描いてい
る。いま、入力端子(1)よりライトデータとしての第
2図Bに示すような入力端子S1がフリップフロップ回路
(2)に供給されると、その出力端子Qには第2図Cに
示すような1/2分周された信号S2が出力される。この信
号S2はその反転信号2と共に駆動回路(3)に供給さ
れる。駆動回路(3)からの出力信号により差動増幅器
を構成すくトランジスタ(4),(5)が交互に駆動さ
れると、a点には第2図Aに実線で示すようなフライバ
ックパルスが得られ、b点には破線で示すようなフライ
バックパルスが得られる。第2図において、tdは信号S1
(ライトデータ)の立下り(トリガエッジ)からフライ
バックパルスが発生するまでの遅延時間である。本実施
例ではこの時間tdが存在することに着目している。
お、第2図ではa点,b点の電位はDCをVf上げて描いてい
る。いま、入力端子(1)よりライトデータとしての第
2図Bに示すような入力端子S1がフリップフロップ回路
(2)に供給されると、その出力端子Qには第2図Cに
示すような1/2分周された信号S2が出力される。この信
号S2はその反転信号2と共に駆動回路(3)に供給さ
れる。駆動回路(3)からの出力信号により差動増幅器
を構成すくトランジスタ(4),(5)が交互に駆動さ
れると、a点には第2図Aに実線で示すようなフライバ
ックパルスが得られ、b点には破線で示すようなフライ
バックパルスが得られる。第2図において、tdは信号S1
(ライトデータ)の立下り(トリガエッジ)からフライ
バックパルスが発生するまでの遅延時間である。本実施
例ではこの時間tdが存在することに着目している。
また、d点の電位は通常V2+Vf2の電位にあり、a点
がV2以下になるとダイオード(12)がオンしてその電位
が低下し、第2図Aに示すような特性となる。勿論図示
せずもc点の電位の変化も同様である。
がV2以下になるとダイオード(12)がオンしてその電位
が低下し、第2図Aに示すような特性となる。勿論図示
せずもc点の電位の変化も同様である。
c点及びd点に得られた電位は比較器(15),(14)
に供給されて基準電圧V2と比較され、この結果比較器
(15),(14)の出力側には夫々第2図D及びEに示す
ような信号S3,S4が得られる。これ等の信号S3,S4はアン
ド回路(27)で論理処理され、その出力側に第2図Fに
示すような信号S5が得られる。
に供給されて基準電圧V2と比較され、この結果比較器
(15),(14)の出力側には夫々第2図D及びEに示す
ような信号S3,S4が得られる。これ等の信号S3,S4はアン
ド回路(27)で論理処理され、その出力側に第2図Fに
示すような信号S5が得られる。
信号S5はフリップフロップ回路(28)及び(29)の入
力端子Dに供給される。フリップフロップ回路(28)で
は信号S5がフリップフロップ回路(2)からそのクロッ
ク端子CKに供給される信号S2の立上りでラッチされ、こ
の結果その出力側には第2図Gに示すようなハイレベル
の信号S6が得られる。また、フリップフロップ回路(2
9)では信号S5がフリップフロップ回路(2)からその
クロック端子CKに供給される反転端子2の立上り(信
号S2の立下り)でラッチされ、この結果その出力側には
第2図Hに示すようなハイレベルの信号S7が得られる。
力端子Dに供給される。フリップフロップ回路(28)で
は信号S5がフリップフロップ回路(2)からそのクロッ
ク端子CKに供給される信号S2の立上りでラッチされ、こ
の結果その出力側には第2図Gに示すようなハイレベル
の信号S6が得られる。また、フリップフロップ回路(2
9)では信号S5がフリップフロップ回路(2)からその
クロック端子CKに供給される反転端子2の立上り(信
号S2の立下り)でラッチされ、この結果その出力側には
第2図Hに示すようなハイレベルの信号S7が得られる。
これ等の信号S6,S7はナンド回路(21)に供給されて
論理処理され、この結果その出力側には第2図Iに示す
ようなローレベルの信号S8が得られる。このローレベル
の信号S8が検出出力として出力端子(22)に導出され、
これにより記録状態は正常であることが判別される。
論理処理され、この結果その出力側には第2図Iに示す
ようなローレベルの信号S8が得られる。このローレベル
の信号S8が検出出力として出力端子(22)に導出され、
これにより記録状態は正常であることが判別される。
次にヘッドオープン時の動作を第3図を参照して説明
する。なお、第3図ではa点,b点の電位はDCをVf上げて
描いている。またVLはトランジスタ(5)が飽和したと
きのコレクタ電位である。いま、上述同様e点とb点の
間が断線した場合を考える。
する。なお、第3図ではa点,b点の電位はDCをVf上げて
描いている。またVLはトランジスタ(5)が飽和したと
きのコレクタ電位である。いま、上述同様e点とb点の
間が断線した場合を考える。
入力端子(1)よりライトデータとしての第3図Cに
示すような入力信号S1がフリップフロップ回路(2)に
供給されると、その出力端子には第3図Cにような1/2
分周された信号S2が出力される。この信号S2はその反転
信号2と共に駆動回路(3)に供給される。駆動回路
(3)からの出力信号によりトランジスタ(5)がオ
ン、トランジスタ(4)がオフすると電流I1は抵抗器
(8)に全て流れ、b点の電位が下がる。この時b点の
電位はトランジスタ(5)が飽和するコレクタ電位VLと
なる。トランジスタ(5)がオンしている間はずっとb
点の電位は下がったままである。
示すような入力信号S1がフリップフロップ回路(2)に
供給されると、その出力端子には第3図Cにような1/2
分周された信号S2が出力される。この信号S2はその反転
信号2と共に駆動回路(3)に供給される。駆動回路
(3)からの出力信号によりトランジスタ(5)がオ
ン、トランジスタ(4)がオフすると電流I1は抵抗器
(8)に全て流れ、b点の電位が下がる。この時b点の
電位はトランジスタ(5)が飽和するコレクタ電位VLと
なる。トランジスタ(5)がオンしている間はずっとb
点の電位は下がったままである。
次にトランジスタ(5)がオフし、トランジスタ
(4)がオンするとb点の電位が上がり、やがてb点の
電位はa点の電位と等しくなる。そして、a点の電位は
トランジスタ(4)のコレクタ側の負荷がLのみのた
め、第3図Aの如く、直流電流(11)の電圧V1を中心に
リンギング波形となる。
(4)がオンするとb点の電位が上がり、やがてb点の
電位はa点の電位と等しくなる。そして、a点の電位は
トランジスタ(4)のコレクタ側の負荷がLのみのた
め、第3図Aの如く、直流電流(11)の電圧V1を中心に
リンギング波形となる。
ここでa点に現われる電圧波形すなわちダイオード
(12)でピーク検波したd点の検波電圧は基準電圧V2を
大きく越える。従って、比較器(14)の出力側には第3
図Fに示すような信号S4が得られる。
(12)でピーク検波したd点の検波電圧は基準電圧V2を
大きく越える。従って、比較器(14)の出力側には第3
図Fに示すような信号S4が得られる。
また、c点の電位はb点の電位が基準電圧V2より大き
いときはダイオード(13)がアフし、トランジスタ
(5)もオフしているので、V2+Vf2にクランプされ
る。一方b点の電位が基準電圧V2より小さいときはダイ
オード(13)がオンし、c点の電位はb点の電位+Vf1
となる。このときトランジスタ(24)がオフし、電流源
(26)からの電流I5はダイオード(13)及びトランジス
タ(5)を介して流れるようになる。この結果c点の電
位は第3図Bに示すような特性となる。
いときはダイオード(13)がアフし、トランジスタ
(5)もオフしているので、V2+Vf2にクランプされ
る。一方b点の電位が基準電圧V2より小さいときはダイ
オード(13)がオンし、c点の電位はb点の電位+Vf1
となる。このときトランジスタ(24)がオフし、電流源
(26)からの電流I5はダイオード(13)及びトランジス
タ(5)を介して流れるようになる。この結果c点の電
位は第3図Bに示すような特性となる。
このようにしてc点に得られた電圧は基準電圧V2と比
較され、この結果比較器(5)の出力側には第3図Eに
示すような信号S3が得られる。
較され、この結果比較器(5)の出力側には第3図Eに
示すような信号S3が得られる。
信号S3,S4はアンド回路(27)に供給され、その出力
側に第3図Gに示すような信号S5が得られる。この信号
S5は上述の如くフリップフロップ回路(28)及び(29)
に供給され、夫々フリップフロップ回路(2)からの信
号S2及び2によりラッチされる。この結果フリップフ
ロップ回路(28)及び(29)の出力側には夫々第3図H
及びIに示すようなローレベルの信号S6とハイレベルの
信号S7が得られる。
側に第3図Gに示すような信号S5が得られる。この信号
S5は上述の如くフリップフロップ回路(28)及び(29)
に供給され、夫々フリップフロップ回路(2)からの信
号S2及び2によりラッチされる。この結果フリップフ
ロップ回路(28)及び(29)の出力側には夫々第3図H
及びIに示すようなローレベルの信号S6とハイレベルの
信号S7が得られる。
これ等の信号S6,S7はナンド回路(21)に供給されて
論理処理され、この結果その出力側には第3図Jに示す
ようなハイレベルの信号S8が得られる。このハイレベル
の信号S8が検出出力として出力端子(22)に導出され、
これにより記録状態は異常、つまりヘッドオープン状態
であることが判別される。
論理処理され、この結果その出力側には第3図Jに示す
ようなハイレベルの信号S8が得られる。このハイレベル
の信号S8が検出出力として出力端子(22)に導出され、
これにより記録状態は異常、つまりヘッドオープン状態
であることが判別される。
このように従来ヘッド電圧波形のリンギング部により
ヘッドオープンの検出時の誤動作を生じていたが、本実
施例ではヘッド電圧波形のリンギング部の波形を利用せ
ず、ヘッド電圧波形つまりフライバックパルスの負電圧
を検出して比較するようにしたので、ヘッドオープン検
出時の誤動作を防止できる。
ヘッドオープンの検出時の誤動作を生じていたが、本実
施例ではヘッド電圧波形のリンギング部の波形を利用せ
ず、ヘッド電圧波形つまりフライバックパルスの負電圧
を検出して比較するようにしたので、ヘッドオープン検
出時の誤動作を防止できる。
なお、上述の実施例ではヘッドオープン時の例である
が、略々同様の症状を呈する記録時の異常であれば、同
様に適用できる。
が、略々同様の症状を呈する記録時の異常であれば、同
様に適用できる。
上述の如くこの発明によれば、入力データが供給され
る一対のトランジスタから成る差動増幅器の出力信号を
基準値と比較し、その比較出力を入力データに同期して
ラッチした後比較するようにしたので、例えばヘッドオ
ープン時の如き記録時の異常の検出を行う際の後動作を
防止することができる。
る一対のトランジスタから成る差動増幅器の出力信号を
基準値と比較し、その比較出力を入力データに同期して
ラッチした後比較するようにしたので、例えばヘッドオ
ープン時の如き記録時の異常の検出を行う際の後動作を
防止することができる。
第1図はこの発明の一実施例を示す回路構成図、第2図
及び第3図は第1図の動作説明に供するための図、第4
図は従来回路の一例を示す回路構成図、第5図は第4図
の動作説明に供するための図である。 (2)はT型フリップフロップ回路、(3)は駆動回
路、(4),(5)はトランジスタ、(9)はヘッドコ
イル、(12),(13)はダイオード、(14),(15)は
比較器、(27)はアンド回路、(28),(29)はD型フ
リップフロップ回路、(21)はナンド回路である。
及び第3図は第1図の動作説明に供するための図、第4
図は従来回路の一例を示す回路構成図、第5図は第4図
の動作説明に供するための図である。 (2)はT型フリップフロップ回路、(3)は駆動回
路、(4),(5)はトランジスタ、(9)はヘッドコ
イル、(12),(13)はダイオード、(14),(15)は
比較器、(27)はアンド回路、(28),(29)はD型フ
リップフロップ回路、(21)はナンド回路である。
Claims (1)
- 【請求項1】夫々のコレクタがヘッドコイルの両端に接
続されると共に、夫々のベースに入力データが供給され
る一対のトランジスタより成る差動増幅器と、 該差動増幅器の出力信号を基準値と比較する比較手段
と、 該比較手段の出力信号を上記入力データに同期してラッ
チした後比較する検出手段と を具備して成る磁気ヘッドドライブ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2451389A JP2626023B2 (ja) | 1989-02-02 | 1989-02-02 | 磁気ヘッドドライブ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2451389A JP2626023B2 (ja) | 1989-02-02 | 1989-02-02 | 磁気ヘッドドライブ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02203405A JPH02203405A (ja) | 1990-08-13 |
JP2626023B2 true JP2626023B2 (ja) | 1997-07-02 |
Family
ID=12140253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2451389A Expired - Fee Related JP2626023B2 (ja) | 1989-02-02 | 1989-02-02 | 磁気ヘッドドライブ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2626023B2 (ja) |
-
1989
- 1989-02-02 JP JP2451389A patent/JP2626023B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02203405A (ja) | 1990-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0338517A2 (en) | Schmitt trigger circuit | |
US4145760A (en) | Memory device having a reduced number of pins | |
GB1601075A (en) | Peak detecting circuitry | |
KR950006841B1 (ko) | 디스크 구동장치의 데이타 검출레벨 조정회로 | |
US5729208A (en) | Apparatus for detecting open circuit in hard disk drive | |
JP2626023B2 (ja) | 磁気ヘッドドライブ装置 | |
US6178055B1 (en) | Low ripple negative voltage supply for a disc drive | |
JP2002245603A (ja) | 磁気記録装置 | |
US6353914B1 (en) | Preamp writer fault detection circuit | |
JP3150013B2 (ja) | 負荷オープン検出回路 | |
JPH0572646B2 (ja) | ||
JPS61210596A (ja) | 磁気バブルメモリ装置 | |
US6294951B1 (en) | Time domain filter circuit | |
JP2909246B2 (ja) | 磁気ヘッド駆動回路 | |
JPS59178606A (ja) | 磁気記録装置の書き込み回路 | |
JPS61243905A (ja) | 磁気デイスク装置の書込み回路 | |
JP2814303B2 (ja) | 磁気ヘッド異常検出回路 | |
JPS6159016B2 (ja) | ||
JP2694371B2 (ja) | 磁気記録媒体の読取り回路 | |
JPS6025319A (ja) | レベルコンパレ−タ | |
JPH0823921B2 (ja) | 記録異常検出回路 | |
JPH03178009A (ja) | 異常検出回路 | |
JPS63276796A (ja) | ピ−ク電圧ホ−ルド回路 | |
JPS5825712A (ja) | 増幅回路 | |
JPS61132875A (ja) | Crtデイスプレイ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |