JP2909246B2 - 磁気ヘッド駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、磁気テ−プ等の磁気記
録媒体へ情報の書込みを行う磁気ヘッドを駆動する磁気
ヘッド駆動回路に関するものである。

【０００２】

【従来の技術】図８に従来の磁気ヘッド駆動回路の構成
を示す。

【０００３】図８において、５，６１はインバ−タ、
７，１０はナンドゲ−ト、８，１１はアンドゲ−ト、１
３，１４，１６，１７は抵抗、１９，２２はＰＮＰトラ
ンジスタ、２０，２３はＮＰＮトランジスタ、２４は磁
気ヘッドである。

【０００４】この磁気ヘッド駆動回路は、不図示のマイ
クロコンピュ−タからのデ−タ信号Ａ及び書込み信号Ｂ
にしたがって駆動する。

【０００５】ここで、図９に示す様に、書込み信号Ｂが
“０”のときは、磁気ヘッド２４に流れる書込み用電流
Ｉは「Ｉ＝０」である。また、書込み信号Ｂが“１”で
あり、デ−タ信号も“１”のときは、図中の矢印の向き
に書込み用電流Ｉが磁気ヘッド２４に流れる。又、書込
み信号Ｂが“１”であり、デ−タ信号が“０”のとき
は、図中の矢印とは逆向きに書込み用電流Ｉが流れる。

【０００６】

【発明が解決しようとする課題】上機構の駆動回路にお
いて、電源電圧が低いと、書込み用電流Ｉは小さいの
で、該書込み用電流Ｉの立上がり特性が悪くなっていた
（図９参照）。つまり、上記従来例では、電源電圧の低
下により記録用書込み電流Ｉの立上がり及び立下がり特
性が悪くなるという問題点があった。

【０００７】本発明の目的は上記の点に鑑み、常に記録
用書込み電流の立上がり及び立下がり特性を良好なもの
にすると共に、定常駆動時における電力消費の低減を図
ることのできる磁気ヘッド駆動回路を提供することであ
る。

【０００８】

【課題を解決するための手段】 上記目的を達成するた
めに、本発明は、直列接続された第１と第２のスイッチ
ング素子と、直列接続された第３と第４のスイッチング
素子と、前記第１と第２のスイッチング素子の接続点と
前記第３と第４のスイッチング素子の接続点との間に接
続された磁気ヘッドとを有し、前記第１のスイッチング
素子と第４のスイッチング素子をオンにすることで、第
１の電圧を前記第１のスイッチング素子を介して前記磁
気ヘッドの一方の端子に印加して該磁気ヘッドへ前記一
方の端子から他方の端子方向に電流を流し、又前記第３
と第２のスイッチング素子をオンとすることで、前記第
１の電圧を前記第３のスイッチング素子を介して前記磁
気ヘッドの他方の端子に印加して該磁気ヘッドへ前記他
方の端子から一方の端子方向に電流を流し、磁気記録を
行う磁気ヘッド駆動回路において、オンすることによ
り、前記第１の電圧よりもレベルの高い第２の電圧を前
記磁気ヘッドの一方の端子に印加する第５のスイッチン
グ素子と、オンすることにより、前記第２の電圧を前記
磁気ヘッドの他方の端子に印加する第６のスイッチング
素子と、書込み信号が第１のレベルの時には、前記第２
及び第４のスイッチング素子をオフにし、又書込み信号
が第２のレベルであり、かつ、データ信号がハイレベル
の時には、前記第１及び第４のスイッチング素子をオン
に、前記第２及び第３のスイッチング素子をオフにそれ
ぞれし、前記書込み信号が第２のレベルであり、かつ、
データ信号がローレベルの時には、前記第３及び第２の
スイッチング素子をオンに、前記第１及び第４のスイッ
チング素子をオフにそれぞれする第１の制御回路と、前
記書込み信号が第２のレベルであり、かつ、前記データ
信号がローレベルからハイレベルに変更された際の所定
期間、前記第５のスイッチング素子をオンにし、前記書
込み信号が第２のレベルであり、かつ、前記データ信号
がハイレベルからローレベルに変更された際の所定期
間、前記第６のスイッチング素子をオンにする第２の制
御回路とを有する磁気ヘッド駆動回路とするものであ
る。

【０００９】

【作用】磁気ヘッドに印加する電圧の立上がり及び立下
がり時には、磁気ヘッドへ高い電圧を印加し、定常駆動
時には磁気ヘッドへ低い電圧を印加している。

【００１０】

【実施例】図１は本発明の第１の実施例における磁気ヘ
ッド駆動回路の構成を示す図であり、図８と同じ部分は
同一符合を付してある。

【００１１】図１において、１はＤフリップフロップ、
２，５，６１はインバ−タ、３，４，８，１１はアンド
ゲ−ト、６，７，９，１０はナンドゲ−ト、１２，１
３，１４，１５，１６，１７は抵抗、１８，１９，２
１，２２はＰＮＰトランジスタ、２０，２３はＮＰＮト
ランジスタ、２４は磁気ヘッドである。

【００１２】図１に示す磁気ヘッド駆動回路は、不図示
のマイクロコンピュ−タからの磁気ヘッド２４に流れる
電流の方向を決める（デ−タ内容を示す）デ−タ信号
Ａ，書込みを行うか否かを決定する書込み信号Ｂ及び基
準クロック信号Ｃにしたがって駆動する。

【００１３】なお、書込み信号Ｂが“１”で書込みが行
われ、前述したのと同様に“０”で磁気ヘッド２４に流
れる電流Ｉは「Ｉ＝０」となる（オ−プン状態）。

【００１４】ここで、図２に示すように、各信号Ａ，
Ｂ，Ｃの変化に対し、図１での各点における遅延出力
Ｄ、微分出力Ｅ，Ｆと磁気ヘッド２４に流れる書込み電
流Ｉについて説明する。

【００１５】図２に示す時刻ｔ０〜ｔ５では、書込み信
号Ｂが“０”であるので書込み動作は行わない。よっ
て、磁気ヘッド２４に流れる書込み電流Ｉは「Ｉ＝０」
である。

【００１６】但し、各出力Ｄ，Ｅ，Ｆの電位は変化す
る。

【００１７】即ち、時刻ｔ０〜ｔ１でデ−タ信号Ａが
「Ａ＝０」から「Ａ＝１」に変わるので、各出力Ｄ，
Ｅ，Ｆの電位は各々「Ｄ＝０」，「Ｅ＝１」，「Ｆ＝
０」となる。

【００１８】時刻ｔ１〜ｔ２では「Ａ＝１」のままなの
で、遅延出力Ｄの電位は“１”であり、よって、「Ｅ＝
０」，「Ｆ＝０」となる。

【００１９】時刻ｔ２ではデ−タ信号Ａは「Ａ＝１」の
ままなので、各出力Ｄ，Ｅ，Ｆの電位は変化しない。

【００２０】時刻ｔ３ではデ−タ信号Ａは「Ａ＝０」と
なり、遅延出力Ｄの電位は“１”となり、その他の微分
出力の電位は「Ｅ＝０」，「Ｆ＝１」となる。

【００２１】時刻ｔ４ではデ−タ信号Ａは「Ａ＝０」の
ままであり、遅延出力Ｄの電位は“０”となり、その他
の微分出力の電位は「Ｅ＝０」，「Ｆ＝０」となる。

【００２２】 よって、以上の動作により、図１に示す
磁気ヘッド駆動回路によってデータ信号Ａの立上がり，
立下がりに応じた微分出力Ｅ，Ｆの電位を作ることがで
きる。

【００２３】次に、時刻ｔ５〜時刻ｔ１６では、書込み
信号Ｂは「Ｂ＝１」なので、書込み動作を行う。

【００２４】同様に、デ−タ信号Ａは時刻ｔ５で立上が
り、時刻ｔ１１で立下るので、その立上がり時の微分出
力Ｅの電位は時刻ｔ５〜時刻ｔ６で“１”、立下がり時
の微分出力Ｆは時刻ｔ１１〜時刻ｔ１２で“１”とな
る。

【００２５】ここで、時刻ｔ５〜時刻ｔ６ではナンドゲ
−ト６の出力は“０”となり、ＰＮＰトランジスタ１８
はＯＮする。又、ナンドゲ−ト７の出力は“０”とな
り、ＰＮＰトランジスタ１９もＯＮする。一方、アンド
ゲ−ト８の出力は“１”となり、ＮＰＮトランジスタ２
０はＯＦＦする。又ナンドゲ−ト９と１０の出力は
“１”となるので、ＰＮＰトランジスタ２１，２２はＯ
ＦＦする。又アンドゲ−ト１１の出力は“１”となり、
ＮＰＮトランジスタ２３はＯＮする。

【００２６】 よって、磁気ヘッド２４には図１に示す
通り、矢印の向きに書込み電流Ｉは流れる。このとき、
各トランジスタの飽和電圧が十分小さく、電源Ｖｃｃ１
とＶｃｃ２（＞Ｖｃｃ１）のインピ−ダンスが十分小さ
ければ、磁気ヘッド２４に流れる過渡的な電流ｉは以下
の様になる。 なお、上記式において、Ｖｃｃ２は電源Ｖｃｃ２の電
圧、Ｒは磁気ヘッド２４の内部抵抗、Ｌは磁気ヘッド２
４のインダクタンス、時刻ｔは時刻ｔ５からの経過時刻
である。

【００２７】 もし、ここで本実施例の特徴である「立
上がり時，立下がり時に高い電圧に切換える」事を行わ
ないと、例えばＶｃｃ１のみで磁気ヘッド２４に電流を
流すと、電流ｉ´は となり、Ｖｃｃ２＞Ｖｃｃ１よりｉ＞ｉ´である。よっ
て、図２の破線に示すような電流波形を示す。そのため
立上がり特性が悪くなっていた。しかし、本実施例のよ
うに、「立上がり時，立下がり時に高い電圧（Ｖｃｃ
２）に切換える」事を行う事により、図２の実線に示す
ような電流波形となり、立上がり特性が良好なものとな
る。

【００２８】 又、図３に示すように時刻ｔ５〜時刻ｔ
６の時間が長すぎる場合、電源Ｖｃｃ２で通電してから
電源Ｖｃｃ１に電流を切換えると、磁気ヘッド２４に流
れる電流変化が逆転しまうため、磁気ヘッド２４のイン
ダクタンスＬ，抵抗Ｒ，電源電圧により時刻ｔ５〜時刻
ｔ６の時間を決めなければならない。その時間を時刻ｔ
ｄとすると、 から としなければならない。

【００２９】図４において、２５，２８はリトリガブル
・モノステ−ブル・マルチバイブレ−タ（例えばテキサ
スインスツルメンツ社ＳＮ７４ＬＳ４２３）、２６，２
９は抵抗、２７，３０はコンデンサ、３１，３２，３
４，３５はナンドゲ−ト、３３，３６はアンドゲ−ト、
３７，６２はインバ−タ、３８，３９，４０，４１，４
２，４３は抵抗、４４，４５，４７，４８はＰＮＰトラ
ンジスタ、４６，４９はＮＰＮトランジスタ、５０は磁
気ヘッドである。

【００３０】リトリガブル・モノステ−ブル・マルチバ
イブレ−タ２５は、抵抗２６とコンデンサ２７とにより
決る以下の時間ｔｗの間、デ−タ信号Ａの立上がりより
“１”の出力をする。

【００３１】なお、上記式において、ＲＴは抵抗２６の
抵抗値、Ｃｅｘｔはコンデンサ２７の容量値である。

【００３２】この状態は、図５の時刻ｔ３５〜時刻ｔ３
６に示される。

【００３３】よって、本実施例では、第１の実施例にお
ける微分出力信号を、リトガブル・モノステ−ブル・マ
ルチバイブレ−タ２５により発生させていることにな
り、図５の実線に示すような電流波形となって立上がり
特性が良好なものとなる。

【００３４】図６及び図７は本発明の第３の実施例を示
すものであり、図６は磁気ヘッド駆動回路の要部構成を
示す回路図で、図１と同じ部分は同一符合を付してあ
る。図７は図６の各回路の出力波形を示す図である。

【００３５】５１はＤフリップフロップ、５２はインバ
−タ、５３，５４はアンドゲ−ト、５５はノアゲ−ト、
５６，５７はＲＳフリップフロップ、５８はオアゲ−
ト、５９はカウンタである。

【００３６】上記構成において、不図示のマイクロコン
ピュ−タよりデ−タ信号Ａと基準クロック信号Ｃとカウ
ンタ５９のプリセット値（ａ〜ｄにより決る）が出力さ
れる。

【００３７】デ−タ信号Ａが立上ると、図６の出力Ｉの
電位は１クロックの期間“１”になり、ＲＳフリップフ
ロップ５６はセットされ、その出力Ｌは“１”となる。
又、同時にカウンタ５９はプリセットされ、カウント動
作を開始する。

【００３８】カウンタ５９が桁上り信号Ｋを“１”とす
ると、ＲＳフリップフロップ５６はリセットされ、その
出力Ｌは“０”となる。

【００３９】次に、デ−タ信号Ａの立下がりで、出力Ｊ
の電位は１クロックの期間“１”になり、ＲＳフリップ
フロップ５７はセットされ、その出力Ｍは“１”とな
る。又、同時にカウンタ５９はプリセットされ、カウン
ト動作を開始する。

【００４０】カウント５９が桁上り信号Ｋを“１”とす
ると、ＲＳフリップフロップ５７がリセットされ、その
出力Ｍは“０”となる。

【００４１】以上の説明における各出力Ｌ，Ｍを、図１
の出力Ｅ，Ｆと置き換える。よって、不図示のマイクロ
コンピュ−タのカウンタ５９をプリセットする信号ａ〜
ｄにより、微分信号が“１”となる期間を可変とするこ
とができる。

【００４２】図１の実施例では、基準クロック信号Ｃの
周波数を変えなければならなかったが、この実施例で
は、カウンタ５９を設けることにより、基準クロック信
号Ｃの周波数に関らず、微分信号を“１”とする期間を
変えることができる。

【００４３】微分信号の期間を可変とするのは、温度変
化又は電源電圧変化により最適値へ変える為である。

【００４４】以上の各実施例によれば、高い電源電圧と
低い電源電圧を備え、これを切換えて用いることによ
り、記録用書込み電流の立上がり特性を改善するだけで
なく、記録用書込み電流が変化しない時には、低い電源
電圧を用いるために無駄な電力消費を防ぐことができ
る。

【００４５】

【発明の効果】 以上説明したように、本発明によれ
ば、常に記録用書込み電流の立上がり及び立ち下がり特
性を良好なものにすることができると共に、定常駆動時
における電力消費の低減を図ることができる磁気ヘッド
駆動回路を提供できるものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例における磁気ヘッド駆動
回路を示す回路図である。

【図２】図１の各部の出力波形を示す図である。

【図３】図１の時刻ｔ５〜ｔ６の時間が長すぎる場合の
対策時の各部の出力波形を示す図である。

【図４】本発明の第２の実施例における磁気ヘッド駆動
回路を示す回路図である。

【図５】図４の各部の出力波形を示す図である。

【図６】本発明の第３の実施例における磁気ヘッド駆動
回路の要部構成を示す回路図である。

【図７】図６の各部の出力波形を示す図である。

【図８】従来の磁気ヘッド駆動回路を示す回路図であ
る。

【図９】図８の各部の出力波形を示す図である。

【符合の説明】 ３，４ アンドゲ−ト ６，９ ナンドゲ−ト １２，１５ 抵抗 １８，２１ ＰＮＰトランジスタ ２６，２９ 抵抗 ２７，３０ コンデンサ ２５，２８ リトリガル・モノステ−ブル・マルチバイ
ブレ−タ ３１，３４ ナンドゲ−ト ３８，４１ 抵抗 ４４，４７ ＰＮＰトランジスタ ５０ 磁気ヘッド ５１ Ｄフリップフロップ ５６，５７ ＲＳフリップフロップ ５９ カウンタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 直列接続された第１と第２のスイッチン
   グ素子と、直列接続された第３と第４のスイッチング素
   子と、前記第１と第２のスイッチング素子の接続点と前
   記第３と第４のスイッチング素子の接続点との間に接続
   された磁気ヘッドとを有し、前記第１のスイッチング素
   子と第４のスイッチング素子をオンにすることで、第１
   の電圧を前記第１のスイッチング素子を介して前記磁気
   ヘッドの一方の端子に印加して該磁気ヘッドへ前記一方
   の端子から他方の端子方向に電流を流し、又前記第３と
   第２のスイッチング素子をオンとすることで、前記第１
   の電圧を前記第３のスイッチング素子を介して前記磁気
   ヘッドの他方の端子に印加して該磁気ヘッドへ前記他方
   の端子から一方の端子方向に電流を流し、磁気記録を行
   う磁気ヘッド駆動回路において、オンすることにより、
   前記第１の電圧よりもレベルの高い第２の電圧を前記磁
   気ヘッドの一方の端子に印加する第５のスイッチング素
   子と、オンすることにより、前記第２の電圧を前記磁気
   ヘッドの他方の端子に印加する第６のスイッチング素子
   と、書込み信号が第１のレベルの時には、前記第２及び
   第４のスイッチング素子をオフにし、又書込み信号が第
   ２のレベルであり、かつ、データ信号がハイレベルの時
   には、前記第１及び第４のスイッチング素子をオンに、
   前記第２及び第３のスイッチング素子をオフにそれぞれ
   し、前記書込み信号が第２のレベルであり、かつ、デー
   タ信号がローレベルの時には、前記第３及び第２のスイ
   ッチング素子をオンに、前記第１及び第４のスイッチン
   グ素子をオフにそれぞれする第１の制御回路と、前記書
   込み信号が第２のレベルであり、かつ、前記データ信号
   がローレベルからハイレベルに変更された際の所定期
   間、前記第５のスイッチング素子をオンにし、前記書込
   み信号が第２のレベルであり、かつ、前記データ信号が
   ハイレベルからローレベルに変更された際の所定期間、
   前記第６のスイッチング素子をオンにする第２の制御回
   路とを有することを特徴とする磁気ヘッド駆動回路。