JP3111559B2 - 磁気ヘッド断線検出回路 - Google Patents
磁気ヘッド断線検出回路Info
- Publication number
- JP3111559B2 JP3111559B2 JP03310434A JP31043491A JP3111559B2 JP 3111559 B2 JP3111559 B2 JP 3111559B2 JP 03310434 A JP03310434 A JP 03310434A JP 31043491 A JP31043491 A JP 31043491A JP 3111559 B2 JP3111559 B2 JP 3111559B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic head
- transistor
- circuit
- disconnection detection
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】この発明は磁気ヘッド断線検出回
路に関するもので、例えば、磁気ディスク装置の磁気ヘ
ッド駆動集積回路等に含まれる磁気ヘッド断線検出回路
に利用して特に有効な技術に関するものである。
路に関するもので、例えば、磁気ディスク装置の磁気ヘ
ッド駆動集積回路等に含まれる磁気ヘッド断線検出回路
に利用して特に有効な技術に関するものである。
【０００２】
【従来の技術】磁気ディスクを記憶媒体とする磁気ディ
スク装置がある。これらの磁気ディスク装置は、磁気ヘ
ッドに所定の書き込み信号を与えるライトアンプとその
読み出し電流を受けるリードアンプとを含む磁気ヘッド
駆動集積回路を備える。磁気ヘッド駆動集積回路は、さ
らにライトアンプの非反転及び反転入力信号ならびに非
反転及び反転出力信号を受けて磁気ヘッドの断線異常を
検出する磁気ヘッド断線検出回路を含む。
スク装置がある。これらの磁気ディスク装置は、磁気ヘ
ッドに所定の書き込み信号を与えるライトアンプとその
読み出し電流を受けるリードアンプとを含む磁気ヘッド
駆動集積回路を備える。磁気ヘッド駆動集積回路は、さ
らにライトアンプの非反転及び反転入力信号ならびに非
反転及び反転出力信号を受けて磁気ヘッドの断線異常を
検出する磁気ヘッド断線検出回路を含む。
【０００３】磁気ヘッド断線検出回路については、例え
ば、特開昭６０−１３６９１０号公報に記載されてい
る。
ば、特開昭６０−１３６９１０号公報に記載されてい
る。
【０００４】
【発明が解決しようとする課題】上記に記載される従来
の磁気ヘッド断線検出回路ＥＤは、図５に示されるよう
に、そのコレクタが高電位側の電源電圧つまり回路の接
地電位に結合されそのベースにライトアンプの非反転出
力信号ＶＯＸを受けるトランジスタ（この明細書では、
バイポーラトランジスタのことを単にトランジスタと称
する）Ｔ１３と、そのコレクタが断線検出ノードＥＯＢ
に結合されそのベースに所定の参照電位ＶＲを受けるト
ランジスタＴ１４とからなる差動回路と、そのコレクタ
が上記断線検出ノードＥＯＢに結合されそのベースに上
記参照電位ＶＲを受けるトランジスタＴ１５と、そのコ
レクタが回路の接地電位に結合されそのベースにライト
アンプの反転出力信号ＶＯＹを受けるトランジスタＴ１
６とからなるもう一つの差動回路とを含む。トランジス
タＴ１３及びＴ１４ならびにトランジスタＴ１５及びＴ
１６の共通結合されたエミッタは、そのベースにライト
アンプの非反転入力信号ＶＩＸ又は反転入力信号ＶＩＹ
を受けさらにもう一つの差動回路を構成するトランジス
タＴ１７及びＴ１８のコレクタにそれぞれ結合される。
の磁気ヘッド断線検出回路ＥＤは、図５に示されるよう
に、そのコレクタが高電位側の電源電圧つまり回路の接
地電位に結合されそのベースにライトアンプの非反転出
力信号ＶＯＸを受けるトランジスタ（この明細書では、
バイポーラトランジスタのことを単にトランジスタと称
する）Ｔ１３と、そのコレクタが断線検出ノードＥＯＢ
に結合されそのベースに所定の参照電位ＶＲを受けるト
ランジスタＴ１４とからなる差動回路と、そのコレクタ
が上記断線検出ノードＥＯＢに結合されそのベースに上
記参照電位ＶＲを受けるトランジスタＴ１５と、そのコ
レクタが回路の接地電位に結合されそのベースにライト
アンプの反転出力信号ＶＯＹを受けるトランジスタＴ１
６とからなるもう一つの差動回路とを含む。トランジス
タＴ１３及びＴ１４ならびにトランジスタＴ１５及びＴ
１６の共通結合されたエミッタは、そのベースにライト
アンプの非反転入力信号ＶＩＸ又は反転入力信号ＶＩＹ
を受けさらにもう一つの差動回路を構成するトランジス
タＴ１７及びＴ１８のコレクタにそれぞれ結合される。
【０００５】これにより、トランジスタＴ１３〜Ｔ１８
は、断線検出ノードＥＯＢにおける反転電位ＥＯＢ（こ
の明細書では、それが有効とされるとき選択的にロウレ
ベルとされるいわゆる反転電位又は反転信号等につい
て、その名称の末尾にＢを付して表す）に着目した場
合、 ＥＯＢ＝ＶＩＸ・ＶＯＸＢ＋ＶＩＹ・ＶＯＹＢ なる論理条件の論理積和回路を構成する。その結果、上
記断線検出ノードＥＯＢには、ライトアンプの非反転入
力信号ＶＩＸ及び反転入力信号ＶＩＹの論理レベルが反
転されてからその非反転出力信号ＶＯＸ及び反転出力信
号ＶＯＹの論理レベルが反転されるまでの間、これらの
非反転出力信号ＶＯＸ又は反転出力信号ＶＯＹの電位が
参照電位ＶＲより低くされることを条件に、言い換える
ならば磁気ヘッドに断線異常が発生し書き込み電流が流
されないことを条件に選択的に引き込み電流が流され
る。
は、断線検出ノードＥＯＢにおける反転電位ＥＯＢ（こ
の明細書では、それが有効とされるとき選択的にロウレ
ベルとされるいわゆる反転電位又は反転信号等につい
て、その名称の末尾にＢを付して表す）に着目した場
合、 ＥＯＢ＝ＶＩＸ・ＶＯＸＢ＋ＶＩＹ・ＶＯＹＢ なる論理条件の論理積和回路を構成する。その結果、上
記断線検出ノードＥＯＢには、ライトアンプの非反転入
力信号ＶＩＸ及び反転入力信号ＶＩＹの論理レベルが反
転されてからその非反転出力信号ＶＯＸ及び反転出力信
号ＶＯＹの論理レベルが反転されるまでの間、これらの
非反転出力信号ＶＯＸ又は反転出力信号ＶＯＹの電位が
参照電位ＶＲより低くされることを条件に、言い換える
ならば磁気ヘッドに断線異常が発生し書き込み電流が流
されないことを条件に選択的に引き込み電流が流され
る。
【０００６】ところが、上記のような磁気ヘッド断線検
出回路ＥＤには次のような問題点が残されていること
が、本願発明者等によって明らかとなった。すなわち、
磁気ヘッド駆動集積回路ＭＨＤのライトアンプは、図２
に例示されるように、実質的なブリッジ回路形態とさ
れ、非反転入力信号ＶＩＸ及び反転入力信号ＶＩＹに従
って相補的にオン状態とされることで、非反転出力端子
ＶＯＸ及び反転出力端子ＶＯＹを介して磁気ヘッドに与
えられる書き込み電流の向きを選択的に切り換える４個
のトランジスタＴ９〜Ｔ１２を含む。このとき、非反転
出力信号ＶＯＸのレベルは、少なくとも非反転入力信号
ＶＩＸよりトランジスタＴ９のベース・エミッタ電圧分
以上低くなり、反転出力信号ＶＯＹのレベルは、少なく
とも反転入力信号ＶＩＹよりトランジスタＴ１０のベー
ス・エミッタ電圧分以上低くなる。しかるに、非反転出
力信号ＶＯＸ及び反転出力信号ＶＯＹを受ける差動回路
が、これらの非反転又は反転出力信号に比べて高いレベ
ルの非反転入力信号ＶＩＸ及び反転入力信号ＶＩＹを受
ける差動回路よりも高電位側に設けられる図５の磁気ヘ
ッド断線検出回路ＥＤでは、各差動回路の動作点の設定
が困難となり、磁気ヘッド断線検出回路ＥＤの動作マー
ジンが縮小される。
出回路ＥＤには次のような問題点が残されていること
が、本願発明者等によって明らかとなった。すなわち、
磁気ヘッド駆動集積回路ＭＨＤのライトアンプは、図２
に例示されるように、実質的なブリッジ回路形態とさ
れ、非反転入力信号ＶＩＸ及び反転入力信号ＶＩＹに従
って相補的にオン状態とされることで、非反転出力端子
ＶＯＸ及び反転出力端子ＶＯＹを介して磁気ヘッドに与
えられる書き込み電流の向きを選択的に切り換える４個
のトランジスタＴ９〜Ｔ１２を含む。このとき、非反転
出力信号ＶＯＸのレベルは、少なくとも非反転入力信号
ＶＩＸよりトランジスタＴ９のベース・エミッタ電圧分
以上低くなり、反転出力信号ＶＯＹのレベルは、少なく
とも反転入力信号ＶＩＹよりトランジスタＴ１０のベー
ス・エミッタ電圧分以上低くなる。しかるに、非反転出
力信号ＶＯＸ及び反転出力信号ＶＯＹを受ける差動回路
が、これらの非反転又は反転出力信号に比べて高いレベ
ルの非反転入力信号ＶＩＸ及び反転入力信号ＶＩＹを受
ける差動回路よりも高電位側に設けられる図５の磁気ヘ
ッド断線検出回路ＥＤでは、各差動回路の動作点の設定
が困難となり、磁気ヘッド断線検出回路ＥＤの動作マー
ジンが縮小される。
【０００７】一方、磁気ヘッド断線検出回路ＥＤによる
磁気ヘッドの断線異常の識別は、前述のように、ライト
アンプの非反転入力信号ＶＩＸ及び反転入力信号ＶＩＹ
の論理レベルが反転されてからその非反転出力信号ＶＯ
Ｘ及び反転出力信号ＶＯＹの論理レベルが反転されるま
での短い間に行われる。このため、磁気ヘッド断線検出
回路ＥＤのタイミングマージンが充分でなく、これによ
って磁気ヘッド断線検出回路ＥＤの検出能力が低下す
る。
磁気ヘッドの断線異常の識別は、前述のように、ライト
アンプの非反転入力信号ＶＩＸ及び反転入力信号ＶＩＹ
の論理レベルが反転されてからその非反転出力信号ＶＯ
Ｘ及び反転出力信号ＶＯＹの論理レベルが反転されるま
での短い間に行われる。このため、磁気ヘッド断線検出
回路ＥＤのタイミングマージンが充分でなく、これによ
って磁気ヘッド断線検出回路ＥＤの検出能力が低下す
る。
【０００８】この発明の目的は、動作マージン及びタイ
ミングマージンが大きくかつ高周波特性に優れた磁気ヘ
ッド断線検出回路を提供することにある。この発明の他
の目的は、磁気ヘッド断線検出回路を含む磁気ヘッド駆
動集積回路ひいては磁気ディスク装置の動作の安定化を
図りつつその高性能化を推進することにある。
ミングマージンが大きくかつ高周波特性に優れた磁気ヘ
ッド断線検出回路を提供することにある。この発明の他
の目的は、磁気ヘッド断線検出回路を含む磁気ヘッド駆
動集積回路ひいては磁気ディスク装置の動作の安定化を
図りつつその高性能化を推進することにある。
【０００９】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド断線検出回路を、
そのコレクタが高電位側の電源電圧に結合されそのベー
スにライトアンプの反転入力信号を受ける第１のトラン
ジスタと、そのコレクタが断線検出ノードに結合されそ
のベースにライトアンプの非反転入力信号を受ける第２
のトランジスタとからなる第１の差動回路と、そのコレ
クタが断線検出ノードに結合されそのベースにライトア
ンプの反転入力信号を受ける第３のトランジスタと、そ
のコレクタが高電位側の電源電圧に結合されそのベース
にライトアンプの非反転入力信号を受ける第４のトラン
ジスタとからなる第２の差動回路と、そのコレクタが高
電位側の電源電圧に結合されそのベースにライトアンプ
の非反転出力信号を受ける第５のトランジスタと、その
コレクタが第１及び第２のトランジスタの共通結合され
たエミッタに結合されそのベースに所定の参照電位を受
ける第６のトランジスタとからなる第３の差動回路と、
そのコレクタが第３及び第４のトランジスタの共通結合
されたエミッタに結合されそのベースに上記参照電位を
受ける第７のトランジスタと、そのコレクタが高電位側
の電源電圧に結合されそのベースにライトアンプの反転
出力信号を受ける第８のトランジスタとからなる第４の
差動回路と、第３及び第４の差動回路と低電位側の電源
電圧との間にそれぞれ設けられる第１及び第２の定電流
源とにより構成し、第５ないし第８のトランジスタのエ
ミッタ側に第１ないし第４のエミッタ抵抗をそれぞれ設
け、第６及び第７のトランジスタのエミッタと回路の接
地電位との間に第２又は第３のエミッタ抵抗とともに遅
延回路を構成する第１及び第２のキャパシタをそれぞれ
設ける。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド断線検出回路を、
そのコレクタが高電位側の電源電圧に結合されそのベー
スにライトアンプの反転入力信号を受ける第１のトラン
ジスタと、そのコレクタが断線検出ノードに結合されそ
のベースにライトアンプの非反転入力信号を受ける第２
のトランジスタとからなる第１の差動回路と、そのコレ
クタが断線検出ノードに結合されそのベースにライトア
ンプの反転入力信号を受ける第３のトランジスタと、そ
のコレクタが高電位側の電源電圧に結合されそのベース
にライトアンプの非反転入力信号を受ける第４のトラン
ジスタとからなる第２の差動回路と、そのコレクタが高
電位側の電源電圧に結合されそのベースにライトアンプ
の非反転出力信号を受ける第５のトランジスタと、その
コレクタが第１及び第２のトランジスタの共通結合され
たエミッタに結合されそのベースに所定の参照電位を受
ける第６のトランジスタとからなる第３の差動回路と、
そのコレクタが第３及び第４のトランジスタの共通結合
されたエミッタに結合されそのベースに上記参照電位を
受ける第７のトランジスタと、そのコレクタが高電位側
の電源電圧に結合されそのベースにライトアンプの反転
出力信号を受ける第８のトランジスタとからなる第４の
差動回路と、第３及び第４の差動回路と低電位側の電源
電圧との間にそれぞれ設けられる第１及び第２の定電流
源とにより構成し、第５ないし第８のトランジスタのエ
ミッタ側に第１ないし第４のエミッタ抵抗をそれぞれ設
け、第６及び第７のトランジスタのエミッタと回路の接
地電位との間に第２又は第３のエミッタ抵抗とともに遅
延回路を構成する第１及び第２のキャパシタをそれぞれ
設ける。
【００１１】
【作用】上記手段によれば、その高周波特性を犠牲にす
ることなく、磁気ヘッド断線検出回路を構成する各差動
回路に対して所望の動作点を与え、その識別期間を拡大
することができる。これにより、動作マージン及びタイ
ミングマージンが大きくしかも高周波特性に優れた磁気
ヘッド断線検出回路を実現できる。その結果、磁気ヘッ
ド断線検出回路を含む磁気ヘッド駆動集積回路ひいては
磁気ディスク装置の動作の安定化を図りつつ、その高性
能化を推進できる。
ることなく、磁気ヘッド断線検出回路を構成する各差動
回路に対して所望の動作点を与え、その識別期間を拡大
することができる。これにより、動作マージン及びタイ
ミングマージンが大きくしかも高周波特性に優れた磁気
ヘッド断線検出回路を実現できる。その結果、磁気ヘッ
ド断線検出回路を含む磁気ヘッド駆動集積回路ひいては
磁気ディスク装置の動作の安定化を図りつつ、その高性
能化を推進できる。
【００１２】
【実施例】図１には、この発明が適用された磁気ヘッド
駆動集積回路ＭＨＤの一実施例の部分的なブロック図が
示されている。また、図２及び図３には、図１の磁気ヘ
ッド駆動集積回路ＭＨＤに含まれるライトアンプＷＡ及
び磁気ヘッド断線検出回路ＥＤの一実施例の回路図がそ
れぞれ示され、図４には、図３の磁気ヘッド断線検出回
路ＥＤの一実施例の信号波形図が示されている。これら
の図をもとに、この実施例の磁気ヘッド駆動集積回路Ｍ
ＨＤ及び磁気ヘッド断線検出回路ＥＤの構成と動作の概
要ならびにその特徴について説明する。なお、この実施
例の磁気ヘッド駆動集積回路ＭＨＤは、磁気ディスク装
置に含まれ、さらに磁気ヘッドＭＨから読み出し信号を
受ける図示されない読み出し系回路を含む。図２及び図
３の回路素子ならびに図１の各ブロックを構成する回路
素子は、磁気ヘッド駆動集積回路ＭＨＤの図示されない
他の回路素子とともに、単結晶シリコンのような１個の
半導体基板上に形成される。以下の回路図において、図
示されるトランジスタはすべてＮＰＮ型バイポーラトラ
ンジスタである。
駆動集積回路ＭＨＤの一実施例の部分的なブロック図が
示されている。また、図２及び図３には、図１の磁気ヘ
ッド駆動集積回路ＭＨＤに含まれるライトアンプＷＡ及
び磁気ヘッド断線検出回路ＥＤの一実施例の回路図がそ
れぞれ示され、図４には、図３の磁気ヘッド断線検出回
路ＥＤの一実施例の信号波形図が示されている。これら
の図をもとに、この実施例の磁気ヘッド駆動集積回路Ｍ
ＨＤ及び磁気ヘッド断線検出回路ＥＤの構成と動作の概
要ならびにその特徴について説明する。なお、この実施
例の磁気ヘッド駆動集積回路ＭＨＤは、磁気ディスク装
置に含まれ、さらに磁気ヘッドＭＨから読み出し信号を
受ける図示されない読み出し系回路を含む。図２及び図
３の回路素子ならびに図１の各ブロックを構成する回路
素子は、磁気ヘッド駆動集積回路ＭＨＤの図示されない
他の回路素子とともに、単結晶シリコンのような１個の
半導体基板上に形成される。以下の回路図において、図
示されるトランジスタはすべてＮＰＮ型バイポーラトラ
ンジスタである。
【００１３】図１において、磁気ヘッド駆動集積回路Ｍ
ＨＤは、入力バッファＩＢ及びライトアンプＷＡならび
に磁気ヘッド断線検出回路ＥＤを備える。このうち、入
力バッファＩＢは、磁気ヘッド駆動集積回路ＭＨＤの図
示されない前段回路から所定の入力データＤｉｎを受
け、これをもとに相補出力信号すなわちライトアンプＷ
Ａに対する非反転入力信号ＶＩＸ及び反転入力信号ＶＩ
Ｙを形成する。これらの非反転及び反転出力信号は、ラ
イトアンプＷＡの非反転入力端子ＶＩＸ及び反転入力端
子ＶＩＹに供給されるとともに、磁気ヘッド断線検出回
路ＥＤの非反転入力端子ＶＩＸ及び反転入力端子ＶＩＹ
に供給される。なお、非反転入力信号ＶＩＸ及び反転入
力信号ＶＩＹは、特に制限されないが、図４に示される
ように、高電位側の電源電圧すなわち回路の接地電位を
そのハイレベルとし所定の電位ＶＩＬをそのロウレベル
とする相補ディジタル信号とされる。
ＨＤは、入力バッファＩＢ及びライトアンプＷＡならび
に磁気ヘッド断線検出回路ＥＤを備える。このうち、入
力バッファＩＢは、磁気ヘッド駆動集積回路ＭＨＤの図
示されない前段回路から所定の入力データＤｉｎを受
け、これをもとに相補出力信号すなわちライトアンプＷ
Ａに対する非反転入力信号ＶＩＸ及び反転入力信号ＶＩ
Ｙを形成する。これらの非反転及び反転出力信号は、ラ
イトアンプＷＡの非反転入力端子ＶＩＸ及び反転入力端
子ＶＩＹに供給されるとともに、磁気ヘッド断線検出回
路ＥＤの非反転入力端子ＶＩＸ及び反転入力端子ＶＩＹ
に供給される。なお、非反転入力信号ＶＩＸ及び反転入
力信号ＶＩＹは、特に制限されないが、図４に示される
ように、高電位側の電源電圧すなわち回路の接地電位を
そのハイレベルとし所定の電位ＶＩＬをそのロウレベル
とする相補ディジタル信号とされる。
【００１４】ライトアンプＷＡは、入力バッファＩＢか
ら供給される非反転入力信号ＶＩＸ及び反転入力信号Ｖ
ＩＹをもとに所定の書き込み電流を形成し、その非反転
出力端子ＶＯＸ及び反転出力端子ＶＯＹを介して磁気ヘ
ッドＭＨに出力する。ライトアンプＷＡの非反転出力端
子ＶＯＸ及び反転出力端子ＶＯＹすなわち磁気ヘッドＭ
Ｈの入力端子ＨＸ及びＨＹにおける電位は、非反転出力
信号ＶＯＸ及び反転出力信号ＶＯＹとして、磁気ヘッド
断線検出回路ＥＤの非反転入力端子ＶＯＸ及び反転入力
端子ＶＯＹに供給される。なお、磁気ヘッドＭＨは、イ
ンダクタンスＬＨとその直流抵抗ＲＨとによって表され
る。
ら供給される非反転入力信号ＶＩＸ及び反転入力信号Ｖ
ＩＹをもとに所定の書き込み電流を形成し、その非反転
出力端子ＶＯＸ及び反転出力端子ＶＯＹを介して磁気ヘ
ッドＭＨに出力する。ライトアンプＷＡの非反転出力端
子ＶＯＸ及び反転出力端子ＶＯＹすなわち磁気ヘッドＭ
Ｈの入力端子ＨＸ及びＨＹにおける電位は、非反転出力
信号ＶＯＸ及び反転出力信号ＶＯＹとして、磁気ヘッド
断線検出回路ＥＤの非反転入力端子ＶＯＸ及び反転入力
端子ＶＯＹに供給される。なお、磁気ヘッドＭＨは、イ
ンダクタンスＬＨとその直流抵抗ＲＨとによって表され
る。
【００１５】磁気ヘッド断線検出回路ＥＤは、入力バッ
ファＩＢから出力される非反転入力信号ＶＩＸ及び反転
入力信号ＶＩＹとライトアンプＷＡから出力される非反
転出力信号ＶＯＸ及び反転出力信号ＶＯＹとをモニタし
て、磁気ヘッドＭＨの断線異常を検出し、その断線検出
ノードＥＯＢに所定の引き込み電流ＩＯを流す。回路の
接地電位と断線検出ノードＥＯＢとの間には、抵抗ＲＥ
が設けられる。断線検出ノードＥＯＢにおける電位は、
磁気ヘッド断線検出回路ＥＤの反転出力信号ＥＯＢとし
て、磁気ヘッド駆動集積回路ＭＨＤのフリップフロップ
ＦＦに供給される。これにより、磁気ヘッド断線検出回
路ＥＤの反転出力信号ＥＯＢは、磁気ヘッドＭＨが正常
とされるとき、回路の接地電位のようなハイレベルとさ
れ、磁気ヘッドＭＨが断線状態にあるとき、抵抗ＲＥの
抵抗値と引き込み電流ＩＯとによって決まる所定のロウ
レベルとされる。
ファＩＢから出力される非反転入力信号ＶＩＸ及び反転
入力信号ＶＩＹとライトアンプＷＡから出力される非反
転出力信号ＶＯＸ及び反転出力信号ＶＯＹとをモニタし
て、磁気ヘッドＭＨの断線異常を検出し、その断線検出
ノードＥＯＢに所定の引き込み電流ＩＯを流す。回路の
接地電位と断線検出ノードＥＯＢとの間には、抵抗ＲＥ
が設けられる。断線検出ノードＥＯＢにおける電位は、
磁気ヘッド断線検出回路ＥＤの反転出力信号ＥＯＢとし
て、磁気ヘッド駆動集積回路ＭＨＤのフリップフロップ
ＦＦに供給される。これにより、磁気ヘッド断線検出回
路ＥＤの反転出力信号ＥＯＢは、磁気ヘッドＭＨが正常
とされるとき、回路の接地電位のようなハイレベルとさ
れ、磁気ヘッドＭＨが断線状態にあるとき、抵抗ＲＥの
抵抗値と引き込み電流ＩＯとによって決まる所定のロウ
レベルとされる。
【００１６】ライトアンプＷＡは、図２に示されるよう
に、実質的なブリッジ回路形態とされる４個のトランジ
スタＴ９〜Ｔ１２を含む。このうち、トランジスタＴ９
及びＴ１０のコレクタは、回路の接地電位に結合され、
そのベースは、ライトアンプＷＡの非反転入力端子ＶＩ
Ｘ及び反転入力端子ＶＩＹにそれぞれ結合される。ま
た、トランジスタＴ１１及びＴ１２の共通結合されたエ
ミッタは、定電流源Ｓ３を介して低電位側の電源電圧つ
まり回路の電源電圧に結合され、そのベースは、ライト
アンプＷＡの反転入力端子ＶＩＹ及び非反転入力端子Ｖ
ＩＸにそれぞれ結合される。トランジスタＴ９のエミッ
タすなわちトランジスタＴ１１のコレクタは、ライトア
ンプＷＡの非反転出力端子ＶＯＸに結合され、トランジ
スタＴ１０のエミッタすなわちトランジスタＴ１２のコ
レクタは、反転出力端子ＶＯＹに結合される。トランジ
スタＴ９及びＴ１０には、抵抗Ｒ５及びＲ６がそれぞれ
並列形態に設けられる。なお、回路の電源電圧は、特に
制限されないが、−５Ｖのような負の電源電圧とされ
る。
に、実質的なブリッジ回路形態とされる４個のトランジ
スタＴ９〜Ｔ１２を含む。このうち、トランジスタＴ９
及びＴ１０のコレクタは、回路の接地電位に結合され、
そのベースは、ライトアンプＷＡの非反転入力端子ＶＩ
Ｘ及び反転入力端子ＶＩＹにそれぞれ結合される。ま
た、トランジスタＴ１１及びＴ１２の共通結合されたエ
ミッタは、定電流源Ｓ３を介して低電位側の電源電圧つ
まり回路の電源電圧に結合され、そのベースは、ライト
アンプＷＡの反転入力端子ＶＩＹ及び非反転入力端子Ｖ
ＩＸにそれぞれ結合される。トランジスタＴ９のエミッ
タすなわちトランジスタＴ１１のコレクタは、ライトア
ンプＷＡの非反転出力端子ＶＯＸに結合され、トランジ
スタＴ１０のエミッタすなわちトランジスタＴ１２のコ
レクタは、反転出力端子ＶＯＹに結合される。トランジ
スタＴ９及びＴ１０には、抵抗Ｒ５及びＲ６がそれぞれ
並列形態に設けられる。なお、回路の電源電圧は、特に
制限されないが、−５Ｖのような負の電源電圧とされ
る。
【００１７】磁気ヘッドＭＨに断線異常がなく正常に機
能できるとき、非反転入力信号ＶＩＸが回路の接地電位
のようなハイレベルとされ反転入力信号ＶＩＹが上記電
位ＶＩＬのようなロウレベルとされると、ライトアンプ
ＷＡでは、トランジスタＴ９及びＴ１２がオン状態とさ
れ、トランジスタＴ１０及びＴ１１がオフ状態とされ
る。このため、磁気ヘッドＭＨには、回路の接地電位か
らトランジスタＴ９−非反転出力端子ＶＯＸ−磁気ヘッ
ドＭＨ─反転出力端子ＶＯＹ−トランジスタＴ１２−定
電流源Ｓ３−回路の電源電圧を介して、いわゆる正方向
の書き込み電流が流される。このとき、トランジスタＴ
９のエミッタ電位すなわち非反転出力端子ＶＯＸの電位
は、図４に示されるように、非反転入力信号ＶＩＸのハ
イレベルすなわち回路の接地電位よりトランジスタＴ９
のベース・エミッタ電圧ＶＢＥ分だけ低いハイレベルＶ
ＯＨとされる。また、トランジスタＴ１０のエミッタ電
位すなわち反転出力端子ＶＯＹの電位は、磁気ヘッドＭ
Ｈのフライバック電圧により一旦急速に電位ＶＢまで低
下した後、フライバック電圧が落ち着いた時点で徐々に
上昇して、所定のロウレベルＶＯＬとなる。このロウレ
ベルＶＯＬが、ライトアンプＷＡから磁気ヘッドＭＨに
与えられる書き込み電流をＩｗとし磁気ヘッドＭＨの直
流抵抗値をＲＨとするとき、 ＶＯＬ＝ＶＯＨ−Ｉｗ×ＲＨ となるものであることは言うまでもない。
能できるとき、非反転入力信号ＶＩＸが回路の接地電位
のようなハイレベルとされ反転入力信号ＶＩＹが上記電
位ＶＩＬのようなロウレベルとされると、ライトアンプ
ＷＡでは、トランジスタＴ９及びＴ１２がオン状態とさ
れ、トランジスタＴ１０及びＴ１１がオフ状態とされ
る。このため、磁気ヘッドＭＨには、回路の接地電位か
らトランジスタＴ９−非反転出力端子ＶＯＸ−磁気ヘッ
ドＭＨ─反転出力端子ＶＯＹ−トランジスタＴ１２−定
電流源Ｓ３−回路の電源電圧を介して、いわゆる正方向
の書き込み電流が流される。このとき、トランジスタＴ
９のエミッタ電位すなわち非反転出力端子ＶＯＸの電位
は、図４に示されるように、非反転入力信号ＶＩＸのハ
イレベルすなわち回路の接地電位よりトランジスタＴ９
のベース・エミッタ電圧ＶＢＥ分だけ低いハイレベルＶ
ＯＨとされる。また、トランジスタＴ１０のエミッタ電
位すなわち反転出力端子ＶＯＹの電位は、磁気ヘッドＭ
Ｈのフライバック電圧により一旦急速に電位ＶＢまで低
下した後、フライバック電圧が落ち着いた時点で徐々に
上昇して、所定のロウレベルＶＯＬとなる。このロウレ
ベルＶＯＬが、ライトアンプＷＡから磁気ヘッドＭＨに
与えられる書き込み電流をＩｗとし磁気ヘッドＭＨの直
流抵抗値をＲＨとするとき、 ＶＯＬ＝ＶＯＨ−Ｉｗ×ＲＨ となるものであることは言うまでもない。
【００１８】一方、非反転入力信号ＶＩＸが電位ＶＩＬ
のようなロウレベルに変化され反転入力信号ＶＩＹが回
路の接地電位のようなハイレベルに変化されると、ライ
トアンプＷＡでは、トランジスタＴ９及びＴ１２がオフ
状態とされ、代わってトランジスタＴ１０及びＴ１１が
オン状態となる。このため、磁気ヘッドＭＨには、トラ
ンジスタＴ９〜Ｔ１２の状態遷移に要する所定の遅延時
間ｔｄが経過した時点で、回路の接地電位からトランジ
スタＴ１０−反転出力端子ＶＯＹ−磁気ヘッドＭＨ─非
反転出力端子ＶＯＸ−トランジスタＴ１１−定電流源Ｓ
３−回路の電源電圧を介して、いわゆる逆方向の書き込
み電流が流される。このとき、反転出力端子ＶＯＹの電
位は、反転入力信号ＶＩＹのハイレベルすなわち回路の
接地電位よりトランジスタＴ１０のベース・エミッタ電
圧ＶＢＥ分だけ低いハイレベルＶＯＨとされる。また、
非反転出力端子ＶＯＸの電位は、磁気ヘッドＭＨのフラ
イバック電圧により一旦急速に電位ＶＢまで低下した
後、フライバック電圧が落ち着いた時点で徐々に上昇し
て、所定のロウレベルＶＯＬとなる。
のようなロウレベルに変化され反転入力信号ＶＩＹが回
路の接地電位のようなハイレベルに変化されると、ライ
トアンプＷＡでは、トランジスタＴ９及びＴ１２がオフ
状態とされ、代わってトランジスタＴ１０及びＴ１１が
オン状態となる。このため、磁気ヘッドＭＨには、トラ
ンジスタＴ９〜Ｔ１２の状態遷移に要する所定の遅延時
間ｔｄが経過した時点で、回路の接地電位からトランジ
スタＴ１０−反転出力端子ＶＯＹ−磁気ヘッドＭＨ─非
反転出力端子ＶＯＸ−トランジスタＴ１１−定電流源Ｓ
３−回路の電源電圧を介して、いわゆる逆方向の書き込
み電流が流される。このとき、反転出力端子ＶＯＹの電
位は、反転入力信号ＶＩＹのハイレベルすなわち回路の
接地電位よりトランジスタＴ１０のベース・エミッタ電
圧ＶＢＥ分だけ低いハイレベルＶＯＨとされる。また、
非反転出力端子ＶＯＸの電位は、磁気ヘッドＭＨのフラ
イバック電圧により一旦急速に電位ＶＢまで低下した
後、フライバック電圧が落ち着いた時点で徐々に上昇し
て、所定のロウレベルＶＯＬとなる。
【００１９】ところで、磁気ヘッドＭＨに断線異常が発
生し正常に機能できない場合、磁気ヘッドＭＨには書き
込み電流を流すことができず、そのフライバック電圧も
発生しない。このため、ライトアンプＷＡの非反転出力
信号ＶＯＸは、図４に示されるように、非反転入力信号
ＶＩＸがハイレベルとされ反転入力信号ＶＩＹがロウレ
ベルＶＩＬとされた時点で、一旦上記ハイレベルＶＯＨ
とされた後、並列抵抗Ｒ５を介して回路の接地電位が供
給されることで徐々に上昇する。このとき、反転出力信
号ＶＯＹは、電位ＶＢとされる。同様に、非反転入力信
号ＶＩＸがロウレベルＶＩＬとされ反転入力信号ＶＩＹ
がハイレベルとされると、ライトアンプＷＡの非反転出
力信号ＶＯＸが電位ＶＢとされ、反転出力信号ＶＯＹ
は、一旦上記ハイレベルＶＯＨとされた後、並列抵抗Ｒ
６を介して回路の接地電位が供給されることで徐々に上
昇する。
生し正常に機能できない場合、磁気ヘッドＭＨには書き
込み電流を流すことができず、そのフライバック電圧も
発生しない。このため、ライトアンプＷＡの非反転出力
信号ＶＯＸは、図４に示されるように、非反転入力信号
ＶＩＸがハイレベルとされ反転入力信号ＶＩＹがロウレ
ベルＶＩＬとされた時点で、一旦上記ハイレベルＶＯＨ
とされた後、並列抵抗Ｒ５を介して回路の接地電位が供
給されることで徐々に上昇する。このとき、反転出力信
号ＶＯＹは、電位ＶＢとされる。同様に、非反転入力信
号ＶＩＸがロウレベルＶＩＬとされ反転入力信号ＶＩＹ
がハイレベルとされると、ライトアンプＷＡの非反転出
力信号ＶＯＸが電位ＶＢとされ、反転出力信号ＶＯＹ
は、一旦上記ハイレベルＶＯＨとされた後、並列抵抗Ｒ
６を介して回路の接地電位が供給されることで徐々に上
昇する。
【００２０】次に、磁気ヘッド断線検出回路ＥＤは、図
３に示されるように、トランジスタＴ１（第１のトラン
ジスタ）及びＴ２（第２のトランジスタ）からなる第１
の差動回路と、トランジスタＴ３（第３のトランジス
タ）及びＴ４（第４のトランジスタ）からなる第２の差
動回路とを含む。このうち、トランジスタＴ１のコレク
タは回路の接地電位に結合され、そのベースには、反転
入力端子ＶＩＹを介してライトアンプＷＡの反転入力信
号ＶＩＹが供給される。また、トランジスタＴ２のコレ
クタは断線検出ノードＥＯＢに結合され、そのベースに
は、非反転入力端子ＶＩＸを介してライトアンプＷＡの
非反転入力信号ＶＩＸが供給される。同様に、トランジ
スタＴ３のコレクタは断線検出ノードＥＯＢに結合さ
れ、そのベースには、反転入力端子ＶＩＹを介してライ
トアンプＷＡの反転入力信号ＶＩＹが供給される。ま
た、トランジスタＴ４のコレクタは回路の接地電位に結
合され、そのベースには、非反転入力端子ＶＩＸを介し
てライトアンプＷＡの非反転入力信号ＶＩＸが供給され
る。
３に示されるように、トランジスタＴ１（第１のトラン
ジスタ）及びＴ２（第２のトランジスタ）からなる第１
の差動回路と、トランジスタＴ３（第３のトランジス
タ）及びＴ４（第４のトランジスタ）からなる第２の差
動回路とを含む。このうち、トランジスタＴ１のコレク
タは回路の接地電位に結合され、そのベースには、反転
入力端子ＶＩＹを介してライトアンプＷＡの反転入力信
号ＶＩＹが供給される。また、トランジスタＴ２のコレ
クタは断線検出ノードＥＯＢに結合され、そのベースに
は、非反転入力端子ＶＩＸを介してライトアンプＷＡの
非反転入力信号ＶＩＸが供給される。同様に、トランジ
スタＴ３のコレクタは断線検出ノードＥＯＢに結合さ
れ、そのベースには、反転入力端子ＶＩＹを介してライ
トアンプＷＡの反転入力信号ＶＩＹが供給される。ま
た、トランジスタＴ４のコレクタは回路の接地電位に結
合され、そのベースには、非反転入力端子ＶＩＸを介し
てライトアンプＷＡの非反転入力信号ＶＩＸが供給され
る。
【００２１】第１の差動回路を構成するトランジスタＴ
１及びＴ２の共通結合されたエミッタは、トランジスタ
Ｔ５（第５のトランジスタ）とともに第３の差動回路を
構成するトランジスタＴ６（第６のトランジスタ）のコ
レクタに結合される。トランジスタＴ６のベースには、
所定の参照電位ＶＲが供給され、そのエミッタは、エミ
ッタ抵抗Ｒ２（第２のエミッタ抵抗）を介して定電流源
Ｓ１（第１の定電流源）に結合された後、この定電流源
Ｓ１を介して回路の電源電圧に結合される。トランジス
タＴ６のエミッタと回路の接地電位との間には、エミッ
タ抵抗Ｒ２とともに遅延回路を構成するキャパシタＣ１
（第１のキャパシタ）が設けられる。一方、対をなすト
ランジスタＴ５のコレクタは、回路の接地電位に結合さ
れる。また、そのベースには、非反転入力端子ＶＯＸを
介してライトアンプＷＡの非反転出力信号ＶＯＸが供給
され、そのエミッタは、エミッタ抵抗Ｒ１（第１のエミ
ッタ抵抗）を介して定電流源Ｓ１に結合される。なお、
参照電位ＶＲは、図４に示されるように、ライトアンプ
ＷＡの非反転出力信号ＶＯＸ及び反転出力信号ＶＯＹの
ロウレベルＶＯＬと電位ＶＢとの間のほぼ中間レベルと
される。
１及びＴ２の共通結合されたエミッタは、トランジスタ
Ｔ５（第５のトランジスタ）とともに第３の差動回路を
構成するトランジスタＴ６（第６のトランジスタ）のコ
レクタに結合される。トランジスタＴ６のベースには、
所定の参照電位ＶＲが供給され、そのエミッタは、エミ
ッタ抵抗Ｒ２（第２のエミッタ抵抗）を介して定電流源
Ｓ１（第１の定電流源）に結合された後、この定電流源
Ｓ１を介して回路の電源電圧に結合される。トランジス
タＴ６のエミッタと回路の接地電位との間には、エミッ
タ抵抗Ｒ２とともに遅延回路を構成するキャパシタＣ１
（第１のキャパシタ）が設けられる。一方、対をなすト
ランジスタＴ５のコレクタは、回路の接地電位に結合さ
れる。また、そのベースには、非反転入力端子ＶＯＸを
介してライトアンプＷＡの非反転出力信号ＶＯＸが供給
され、そのエミッタは、エミッタ抵抗Ｒ１（第１のエミ
ッタ抵抗）を介して定電流源Ｓ１に結合される。なお、
参照電位ＶＲは、図４に示されるように、ライトアンプ
ＷＡの非反転出力信号ＶＯＸ及び反転出力信号ＶＯＹの
ロウレベルＶＯＬと電位ＶＢとの間のほぼ中間レベルと
される。
【００２２】同様に、上記第２の差動回路を構成するト
ランジスタＴ３及びＴ４の共通結合されたエミッタは、
トランジスタＴ８（第８のトランジスタ）とともに第４
の差動回路を構成するトランジスタＴ７（第７のトラン
ジスタ）のコレクタに結合される。トランジスタＴ７の
ベースには、上記参照電位ＶＲが供給され、そのエミッ
タは、エミッタ抵抗Ｒ３（第３のエミッタ抵抗）を介し
て定電流源Ｓ２（第２の定電流源）に結合された後、こ
の定電流源Ｓ２を介して回路の電源電圧に結合される。
トランジスタＴ７のエミッタと回路の接地電位との間に
は、エミッタ抵抗Ｒ３とともに遅延回路を構成するキャ
パシタＣ２（第２のキャパシタ）が設けられる。一方、
トランジスタＴ７と対をなすトランジスタＴ８のコレク
タは、回路の接地電位に結合される。また、そのベース
には、反転入力端子ＶＯＹを介してライトアンプＷＡの
反転出力信号ＶＯＹが供給され、そのエミッタは、エミ
ッタ抵抗Ｒ４（第４のエミッタ抵抗）を介して定電流源
Ｓ２に結合される。断線検出ノードＥＯＢと回路の接地
電位との間には、前述のように、抵抗ＲＥが設けられ、
その電位は、磁気ヘッド断線検出回路ＥＤの反転出力信
号ＥＯＢとして、フリップフロップＦＦに供給される。
ランジスタＴ３及びＴ４の共通結合されたエミッタは、
トランジスタＴ８（第８のトランジスタ）とともに第４
の差動回路を構成するトランジスタＴ７（第７のトラン
ジスタ）のコレクタに結合される。トランジスタＴ７の
ベースには、上記参照電位ＶＲが供給され、そのエミッ
タは、エミッタ抵抗Ｒ３（第３のエミッタ抵抗）を介し
て定電流源Ｓ２（第２の定電流源）に結合された後、こ
の定電流源Ｓ２を介して回路の電源電圧に結合される。
トランジスタＴ７のエミッタと回路の接地電位との間に
は、エミッタ抵抗Ｒ３とともに遅延回路を構成するキャ
パシタＣ２（第２のキャパシタ）が設けられる。一方、
トランジスタＴ７と対をなすトランジスタＴ８のコレク
タは、回路の接地電位に結合される。また、そのベース
には、反転入力端子ＶＯＹを介してライトアンプＷＡの
反転出力信号ＶＯＹが供給され、そのエミッタは、エミ
ッタ抵抗Ｒ４（第４のエミッタ抵抗）を介して定電流源
Ｓ２に結合される。断線検出ノードＥＯＢと回路の接地
電位との間には、前述のように、抵抗ＲＥが設けられ、
その電位は、磁気ヘッド断線検出回路ＥＤの反転出力信
号ＥＯＢとして、フリップフロップＦＦに供給される。
【００２３】これらのことから、トランジスタＴ１〜Ｔ
８は、ライトアンプＷＡの非反転入力信号ＶＩＸ及び反
転入力信号ＶＩＹならびに非反転出力信号ＶＯＸ及び反
転出力信号ＶＯＹに対する一つの論理積和回路を構成
し、 ＥＯＢ＝ＶＩＸ・ＶＯＸＢ＋ＶＩＹ・ＶＯＹＢ・・・・・・・・・・（１） なる論理条件で、断線検出ノードＥＯＢにおける反転出
力信号ＥＯＢを選択的にロウレベルとし、磁気ヘッドＭ
Ｈの断線異常を検出する。
８は、ライトアンプＷＡの非反転入力信号ＶＩＸ及び反
転入力信号ＶＩＹならびに非反転出力信号ＶＯＸ及び反
転出力信号ＶＯＹに対する一つの論理積和回路を構成
し、 ＥＯＢ＝ＶＩＸ・ＶＯＸＢ＋ＶＩＹ・ＶＯＹＢ・・・・・・・・・・（１） なる論理条件で、断線検出ノードＥＯＢにおける反転出
力信号ＥＯＢを選択的にロウレベルとし、磁気ヘッドＭ
Ｈの断線異常を検出する。
【００２４】すなわち、磁気ヘッドＭＨに断線異常がな
い場合、ライトアンプＷＡの非反転出力信号ＶＯＸ及び
反転出力信号ＶＯＹは、前述のように、対応する非反転
入力信号ＶＩＸ又は反転入力信号ＶＩＹのロウレベル変
化を受けて一旦電位ＶＢとされた後、フライバック電圧
が落ち着いた時点で徐々に上昇して、ロウレベルＶＯＬ
とされる。ところが、磁気ヘッドＭＨに断線異常が発生
すると、ライトアンプＷＡの非反転出力信号ＶＯＸ及び
反転出力信号ＶＯＹは電位ＶＢのままとされ、非反転入
力信号ＶＩＸ又は反転入力信号ＶＩＹの論理レベルが反
転されてからライトアンプＷＡのトランジスタＴ９〜Ｔ
１２の状態遷移に必要な所定の遅延時間ｔｄが経過した
時点で、ハイレベルＶＯＨに変化される。つまり、磁気
ヘッドＭＨに断線異常がない場合、非反転入力信号ＶＩ
Ｘ又は反転入力信号ＶＩＹがロウレベルとされてから遅
延時間ｔｄが経過するまでの間において、対応する非反
転出力信号ＶＯＸ及び反転出力信号ＶＯＹのレベルは前
記参照電位ＶＲより高くなり、磁気ヘッドＭＨに断線異
常が発生した場合には、これらの非反転及び反転出力信
号のレベルが参照電位ＶＲより低くなる。
い場合、ライトアンプＷＡの非反転出力信号ＶＯＸ及び
反転出力信号ＶＯＹは、前述のように、対応する非反転
入力信号ＶＩＸ又は反転入力信号ＶＩＹのロウレベル変
化を受けて一旦電位ＶＢとされた後、フライバック電圧
が落ち着いた時点で徐々に上昇して、ロウレベルＶＯＬ
とされる。ところが、磁気ヘッドＭＨに断線異常が発生
すると、ライトアンプＷＡの非反転出力信号ＶＯＸ及び
反転出力信号ＶＯＹは電位ＶＢのままとされ、非反転入
力信号ＶＩＸ又は反転入力信号ＶＩＹの論理レベルが反
転されてからライトアンプＷＡのトランジスタＴ９〜Ｔ
１２の状態遷移に必要な所定の遅延時間ｔｄが経過した
時点で、ハイレベルＶＯＨに変化される。つまり、磁気
ヘッドＭＨに断線異常がない場合、非反転入力信号ＶＩ
Ｘ又は反転入力信号ＶＩＹがロウレベルとされてから遅
延時間ｔｄが経過するまでの間において、対応する非反
転出力信号ＶＯＸ及び反転出力信号ＶＯＹのレベルは前
記参照電位ＶＲより高くなり、磁気ヘッドＭＨに断線異
常が発生した場合には、これらの非反転及び反転出力信
号のレベルが参照電位ＶＲより低くなる。
【００２５】しかるに、この実施例の磁気ヘッド断線検
出回路ＥＤでは、トランジスタＴ１及びＴ２からなる第
１の差動回路とトランジスタＴ５及びＴ６からなる第３
の差動回路とにより、上記（１）式の右辺第２項の論理
条件を満たし、トランジスタＴ３及びＴ４からなる第２
の差動回路とトランジスタＴ７及びＴ８からなる第４の
差動回路とにより、（１）式の右辺第１項の論理条件を
満たして、磁気ヘッドＭＨの断線異常を検出し、断線検
出ノードＥＯＢから所定の引き込み電流ＩＯを選択的に
流し込む。この引き込み電流ＩＯは、前述のように、抵
抗ＲＥによって磁気ヘッド断線検出回路ＥＤの反転出力
信号ＥＯＢとなり、磁気ヘッド駆動集積回路ＭＨＤのフ
リップフロップＦＦに出力される。これらの結果、この
実施例の磁気ヘッド断線検出回路ＥＤでは、参照電位Ｖ
Ｒの電位を比較的大きなマージンをもって設定でき、こ
れによって磁気ヘッド断線検出回路ＥＤの動作マージン
を拡大できるとともに、断線検出手法としての周波数依
存性をなくし、磁気ヘッド断線検出回路ＥＤの高周波特
性を高めることができるものとなる。
出回路ＥＤでは、トランジスタＴ１及びＴ２からなる第
１の差動回路とトランジスタＴ５及びＴ６からなる第３
の差動回路とにより、上記（１）式の右辺第２項の論理
条件を満たし、トランジスタＴ３及びＴ４からなる第２
の差動回路とトランジスタＴ７及びＴ８からなる第４の
差動回路とにより、（１）式の右辺第１項の論理条件を
満たして、磁気ヘッドＭＨの断線異常を検出し、断線検
出ノードＥＯＢから所定の引き込み電流ＩＯを選択的に
流し込む。この引き込み電流ＩＯは、前述のように、抵
抗ＲＥによって磁気ヘッド断線検出回路ＥＤの反転出力
信号ＥＯＢとなり、磁気ヘッド駆動集積回路ＭＨＤのフ
リップフロップＦＦに出力される。これらの結果、この
実施例の磁気ヘッド断線検出回路ＥＤでは、参照電位Ｖ
Ｒの電位を比較的大きなマージンをもって設定でき、こ
れによって磁気ヘッド断線検出回路ＥＤの動作マージン
を拡大できるとともに、断線検出手法としての周波数依
存性をなくし、磁気ヘッド断線検出回路ＥＤの高周波特
性を高めることができるものとなる。
【００２６】さらに、この実施例の磁気ヘッド断線検出
回路ＥＤでは、反転入力信号ＶＩＹ及び非反転入力信号
ＶＩＸを受ける第１及び第２の差動回路が、高電位側の
電源電圧すなわち回路の接地電位側に設けられ、非反転
出力信号ＶＯＸ及び反転出力信号ＶＯＹを受ける第３及
び第４の差動回路が、低電位側の電源電圧すなわち回路
の電源電圧側に設けられる。また、第３及び第４の差動
回路を構成するトランジスタＴ５〜Ｔ８のエミッタ側に
は、各トランジスタのエミッタ電位を設定するためのエ
ミッタ抵抗Ｒ１〜Ｒ４がそれぞれ設けられ、エミッタ抵
抗Ｒ２及びＲ３には、これらのエミッタ抵抗とともに遅
延回路を構成するキャパシタＣ１及びＣ２がそれぞれ付
加される。
回路ＥＤでは、反転入力信号ＶＩＹ及び非反転入力信号
ＶＩＸを受ける第１及び第２の差動回路が、高電位側の
電源電圧すなわち回路の接地電位側に設けられ、非反転
出力信号ＶＯＸ及び反転出力信号ＶＯＹを受ける第３及
び第４の差動回路が、低電位側の電源電圧すなわち回路
の電源電圧側に設けられる。また、第３及び第４の差動
回路を構成するトランジスタＴ５〜Ｔ８のエミッタ側に
は、各トランジスタのエミッタ電位を設定するためのエ
ミッタ抵抗Ｒ１〜Ｒ４がそれぞれ設けられ、エミッタ抵
抗Ｒ２及びＲ３には、これらのエミッタ抵抗とともに遅
延回路を構成するキャパシタＣ１及びＣ２がそれぞれ付
加される。
【００２７】前述のように、非反転出力信号ＶＯＸ及び
反転出力信号ＶＯＹは、対応する非反転入力信号ＶＩＸ
及び反転入力信号ＶＩＹのレベルに比較して、少なくと
もライトアンプＷＡを構成するトランジスタＴ９又はＴ
１０のベース・エミッタ電圧分以上低いレベルとされ
る。このように、非反転出力信号ＶＯＸ及び反転出力信
号ＶＯＹを受ける第３及び第４の差動回路が、非反転入
力信号ＶＩＸ及び反転入力信号ＶＩＹを受ける第１及び
第２の差動回路よりも低電位側に設けられ、トランジス
タＴ５〜Ｔ８のエミッタ側にエミッタ抵抗が設けられる
ことで、各差動回路の動作点を安定して設定できる結果
となり、これによって磁気ヘッド断線検出回路ＥＤの動
作が安定化される。さらに、エミッタ抵抗Ｒ２及びＲ３
に対して遅延回路を構成するキャパシタＣ１又はＣ２が
それぞれ付加されることで、磁気ヘッド断線検出回路Ｅ
Ｄの第３及び第４の差動回路を構成するトランジスタＴ
６及びＴ７の状態遷移が意図的に遅くされ、これによっ
て磁気ヘッド断線検出回路ＥＤのタイミングマージンが
拡大されるものとなる。
反転出力信号ＶＯＹは、対応する非反転入力信号ＶＩＸ
及び反転入力信号ＶＩＹのレベルに比較して、少なくと
もライトアンプＷＡを構成するトランジスタＴ９又はＴ
１０のベース・エミッタ電圧分以上低いレベルとされ
る。このように、非反転出力信号ＶＯＸ及び反転出力信
号ＶＯＹを受ける第３及び第４の差動回路が、非反転入
力信号ＶＩＸ及び反転入力信号ＶＩＹを受ける第１及び
第２の差動回路よりも低電位側に設けられ、トランジス
タＴ５〜Ｔ８のエミッタ側にエミッタ抵抗が設けられる
ことで、各差動回路の動作点を安定して設定できる結果
となり、これによって磁気ヘッド断線検出回路ＥＤの動
作が安定化される。さらに、エミッタ抵抗Ｒ２及びＲ３
に対して遅延回路を構成するキャパシタＣ１又はＣ２が
それぞれ付加されることで、磁気ヘッド断線検出回路Ｅ
Ｄの第３及び第４の差動回路を構成するトランジスタＴ
６及びＴ７の状態遷移が意図的に遅くされ、これによっ
て磁気ヘッド断線検出回路ＥＤのタイミングマージンが
拡大されるものとなる。
【００２８】以上の本実施例に示されるように、この発
明を磁気ディスク装置の磁気ヘッド駆動集積回路等に含
まれる磁気ヘッド断線検出回路に適用することで、次の
ような作用効果が得られる。すなわち、 （１）磁気ヘッド断線検出回路を、そのコレクタが高電
位側の電源電圧に結合されそのベースにライトアンプの
反転入力信号を受ける第１のトランジスタと、そのコレ
クタが断線検出ノードに結合されそのベースにライトア
ンプの非反転入力信号を受ける第２のトランジスタとか
らなる第１の差動回路と、そのコレクタが断線検出ノー
ドに結合されそのベースにライトアンプの反転入力信号
を受ける第３のトランジスタと、そのコレクタが高電位
側の電源電圧に結合されそのベースにライトアンプの非
反転入力信号を受ける第４のトランジスタとからなる第
２の差動回路と、そのコレクタが高電位側の電源電圧に
結合されそのベースにライトアンプの非反転出力信号を
受ける第５のトランジスタと、そのコレクタが第１及び
第２のトランジスタの共通結合されたエミッタに結合さ
れそのベースに所定の参照電位を受ける第６のトランジ
スタとからなる第３の差動回路と、そのコレクタが第３
及び第４のトランジスタの共通結合されたエミッタに結
合されそのベースに上記参照電位を受ける第７のトラン
ジスタと、そのコレクタが高電位側の電源電圧に結合さ
れそのベースにライトアンプの反転出力信号を受ける第
８のトランジスタとからなる第４の差動回路と、第３及
び第４の差動回路と低電位側の電源電圧との間にそれぞ
れ設けられる第１及び第２の定電流源とにより構成する
ことで、磁気ヘッド断線検出回路を構成する各差動回路
に対して安定した動作点を与えることができるという効
果が得られる。
明を磁気ディスク装置の磁気ヘッド駆動集積回路等に含
まれる磁気ヘッド断線検出回路に適用することで、次の
ような作用効果が得られる。すなわち、 （１）磁気ヘッド断線検出回路を、そのコレクタが高電
位側の電源電圧に結合されそのベースにライトアンプの
反転入力信号を受ける第１のトランジスタと、そのコレ
クタが断線検出ノードに結合されそのベースにライトア
ンプの非反転入力信号を受ける第２のトランジスタとか
らなる第１の差動回路と、そのコレクタが断線検出ノー
ドに結合されそのベースにライトアンプの反転入力信号
を受ける第３のトランジスタと、そのコレクタが高電位
側の電源電圧に結合されそのベースにライトアンプの非
反転入力信号を受ける第４のトランジスタとからなる第
２の差動回路と、そのコレクタが高電位側の電源電圧に
結合されそのベースにライトアンプの非反転出力信号を
受ける第５のトランジスタと、そのコレクタが第１及び
第２のトランジスタの共通結合されたエミッタに結合さ
れそのベースに所定の参照電位を受ける第６のトランジ
スタとからなる第３の差動回路と、そのコレクタが第３
及び第４のトランジスタの共通結合されたエミッタに結
合されそのベースに上記参照電位を受ける第７のトラン
ジスタと、そのコレクタが高電位側の電源電圧に結合さ
れそのベースにライトアンプの反転出力信号を受ける第
８のトランジスタとからなる第４の差動回路と、第３及
び第４の差動回路と低電位側の電源電圧との間にそれぞ
れ設けられる第１及び第２の定電流源とにより構成する
ことで、磁気ヘッド断線検出回路を構成する各差動回路
に対して安定した動作点を与えることができるという効
果が得られる。
【００２９】（２）上記（１）項において、第５ないし
第８のトランジスタのエミッタ側にエミッタ抵抗をそれ
ぞれ設けることで、磁気ヘッド断線検出回路を構成する
差動回路に所望の動作点を与えることができるという効
果が得られる。 （３）上記（２）項において、第６及び第７のトランジ
スタのエミッタと回路の接地電位との間に第２又は第３
のエミッタ抵抗とともに遅延回路を構成する第１及び第
２のキャパシタをそれぞれ設けることで、第６及び第７
のトランジスタの状態遷移を意図的に遅らせ、磁気ヘッ
ド断線検出回路のタイミングマージンを拡大することが
できるという効果が得られる。 （４）上記（１）項〜（３）項により、その高周波特性
を犠牲にすることなく、動作マージン及びタイミングマ
ージンが大きくかつ高周波特性に優れた磁気ヘッド断線
検出回路を実現できるという効果が得られる。 （５）上記（４）項により、磁気ヘッド断線検出回路を
含む磁気ヘッド駆動集積回路ひいては磁気ディスク装置
の動作の安定化を図りつつ、その高性能化を推進できる
という効果が得られる。
第８のトランジスタのエミッタ側にエミッタ抵抗をそれ
ぞれ設けることで、磁気ヘッド断線検出回路を構成する
差動回路に所望の動作点を与えることができるという効
果が得られる。 （３）上記（２）項において、第６及び第７のトランジ
スタのエミッタと回路の接地電位との間に第２又は第３
のエミッタ抵抗とともに遅延回路を構成する第１及び第
２のキャパシタをそれぞれ設けることで、第６及び第７
のトランジスタの状態遷移を意図的に遅らせ、磁気ヘッ
ド断線検出回路のタイミングマージンを拡大することが
できるという効果が得られる。 （４）上記（１）項〜（３）項により、その高周波特性
を犠牲にすることなく、動作マージン及びタイミングマ
ージンが大きくかつ高周波特性に優れた磁気ヘッド断線
検出回路を実現できるという効果が得られる。 （５）上記（４）項により、磁気ヘッド断線検出回路を
含む磁気ヘッド駆動集積回路ひいては磁気ディスク装置
の動作の安定化を図りつつ、その高性能化を推進できる
という効果が得られる。
【００３０】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、磁気ディスク装置は、複数の磁気ヘ
ッドＭＨを備えることができるし、磁気ヘッド駆動集積
回路ＭＨＤは、これに対応して複数の入力バッファＩＢ
及びライトアンプＷＡならびに磁気ヘッド断線検出回路
ＥＤを備えることができる。磁気ヘッド断線検出回路Ｅ
Ｄは、抵抗ＲＥをその内部に取り込むことができるし、
断線検出信号ＥＯＢも、非反転信号とした上で出力して
もよい。図２及び図３において、ライトアンプＷＡ及び
磁気ヘッド断線検出回路ＥＤの具体的な回路構成は、こ
れらの実施例による制約を受けないし、電源電圧の極性
及び絶対値ならびにトランジスタの導電型等は、種々の
実施形態を採りうる。
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、磁気ディスク装置は、複数の磁気ヘ
ッドＭＨを備えることができるし、磁気ヘッド駆動集積
回路ＭＨＤは、これに対応して複数の入力バッファＩＢ
及びライトアンプＷＡならびに磁気ヘッド断線検出回路
ＥＤを備えることができる。磁気ヘッド断線検出回路Ｅ
Ｄは、抵抗ＲＥをその内部に取り込むことができるし、
断線検出信号ＥＯＢも、非反転信号とした上で出力して
もよい。図２及び図３において、ライトアンプＷＡ及び
磁気ヘッド断線検出回路ＥＤの具体的な回路構成は、こ
れらの実施例による制約を受けないし、電源電圧の極性
及び絶対値ならびにトランジスタの導電型等は、種々の
実施形態を採りうる。
【００３１】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である磁気
ディスク装置の磁気ヘッド駆動集積回路に含まれる磁気
ヘッド断線検出回路に適用した場合について説明した
が、それに限定されるものではなく、例えば、磁気ヘッ
ド断線検出回路として単体で構成されるものや同様な磁
気ヘッドを用いた磁気テープ装置又は磁気フロッピ装置
等の各種記憶装置に含まれる磁気ヘッド断線検出回路に
広く適用できる。
てなされた発明をその背景となった利用分野である磁気
ディスク装置の磁気ヘッド駆動集積回路に含まれる磁気
ヘッド断線検出回路に適用した場合について説明した
が、それに限定されるものではなく、例えば、磁気ヘッ
ド断線検出回路として単体で構成されるものや同様な磁
気ヘッドを用いた磁気テープ装置又は磁気フロッピ装置
等の各種記憶装置に含まれる磁気ヘッド断線検出回路に
広く適用できる。
【００３２】
【発明の効果】本願によって開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド断線検出回路を、
そのコレクタが高電位側の電源電圧に結合されそのベー
スにライトアンプの反転入力信号を受ける第１のトラン
ジスタと、そのコレクタが断線検出ノードに結合されそ
のベースにライトアンプの非反転入力信号を受ける第２
のトランジスタとからなる第１の差動回路と、そのコレ
クタが断線検出ノードに結合されそのベースにライトア
ンプの反転入力信号を受ける第３のトランジスタと、そ
のコレクタが高電位側の電源電圧に結合されそのベース
にライトアンプの非反転入力信号を受ける第４のトラン
ジスタとからなる第２の差動回路と、そのコレクタが高
電位側の電源電圧に結合されそのベースにライトアンプ
の非反転出力信号を受ける第５のトランジスタと、その
コレクタが第１及び第２のトランジスタの共通結合され
たエミッタに結合されそのベースに所定の参照電位を受
ける第６のトランジスタとからなる第３の差動回路と、
そのコレクタが第３及び第４のトランジスタの共通結合
されたエミッタに結合されそのベースに上記参照電位を
受ける第７のトランジスタと、そのコレクタが高電位側
の電源電圧に結合されそのベースにライトアンプの反転
出力信号を受ける第８のトランジスタとからなる第４の
差動回路と、第３及び第４の差動回路と低電位側の電源
電圧との間にそれぞれ設けられる第１及び第２の定電流
源とにより構成し、第５ないし第８のトランジスタのエ
ミッタ側に第１ないし第４のエミッタ抵抗をそれぞれ設
け、第６及び第７のトランジスタのエミッタと回路の接
地電位との間に第２又は第３のエミッタ抵抗とともに遅
延回路を構成する第１及び第２のキャパシタをそれぞれ
設けることで、磁気ヘッド断線検出回路を構成する各差
動回路に所望の動作点を与えることができるとともに、
第６及び第７のトランジスタの状態遷移を意図的に遅ら
せることができる。これにより、動作マージン及びタイ
ミングマージンが大きくかつ高周波特性に優れた磁気ヘ
ッド断線検出回路を実現することができる。その結果、
磁気ヘッド断線検出回路を含む磁気ヘッド駆動集積回路
ひいては磁気ディスク装置の動作の安定化を図りつつ、
その高性能化を推進することができる。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド断線検出回路を、
そのコレクタが高電位側の電源電圧に結合されそのベー
スにライトアンプの反転入力信号を受ける第１のトラン
ジスタと、そのコレクタが断線検出ノードに結合されそ
のベースにライトアンプの非反転入力信号を受ける第２
のトランジスタとからなる第１の差動回路と、そのコレ
クタが断線検出ノードに結合されそのベースにライトア
ンプの反転入力信号を受ける第３のトランジスタと、そ
のコレクタが高電位側の電源電圧に結合されそのベース
にライトアンプの非反転入力信号を受ける第４のトラン
ジスタとからなる第２の差動回路と、そのコレクタが高
電位側の電源電圧に結合されそのベースにライトアンプ
の非反転出力信号を受ける第５のトランジスタと、その
コレクタが第１及び第２のトランジスタの共通結合され
たエミッタに結合されそのベースに所定の参照電位を受
ける第６のトランジスタとからなる第３の差動回路と、
そのコレクタが第３及び第４のトランジスタの共通結合
されたエミッタに結合されそのベースに上記参照電位を
受ける第７のトランジスタと、そのコレクタが高電位側
の電源電圧に結合されそのベースにライトアンプの反転
出力信号を受ける第８のトランジスタとからなる第４の
差動回路と、第３及び第４の差動回路と低電位側の電源
電圧との間にそれぞれ設けられる第１及び第２の定電流
源とにより構成し、第５ないし第８のトランジスタのエ
ミッタ側に第１ないし第４のエミッタ抵抗をそれぞれ設
け、第６及び第７のトランジスタのエミッタと回路の接
地電位との間に第２又は第３のエミッタ抵抗とともに遅
延回路を構成する第１及び第２のキャパシタをそれぞれ
設けることで、磁気ヘッド断線検出回路を構成する各差
動回路に所望の動作点を与えることができるとともに、
第６及び第７のトランジスタの状態遷移を意図的に遅ら
せることができる。これにより、動作マージン及びタイ
ミングマージンが大きくかつ高周波特性に優れた磁気ヘ
ッド断線検出回路を実現することができる。その結果、
磁気ヘッド断線検出回路を含む磁気ヘッド駆動集積回路
ひいては磁気ディスク装置の動作の安定化を図りつつ、
その高性能化を推進することができる。
【図１】この発明が適用された磁気ヘッド駆動集積回路
の一実施例を示す部分的なブロック図である。
の一実施例を示す部分的なブロック図である。
【図２】図１の磁気ヘッド駆動集積回路に含まれるライ
トアンプの一実施例を示す回路図である。
トアンプの一実施例を示す回路図である。
【図３】図１の磁気ヘッド駆動集積回路に含まれる磁気
ヘッド断線検出回路の一実施例を示す回路図である。
ヘッド断線検出回路の一実施例を示す回路図である。
【図４】図３の磁気ヘッド断線検出回路の一実施例を示
す信号波形図である。
す信号波形図である。
【図５】従来の磁気ヘッド駆動集積回路に含まれる磁気
ヘッド断線検出回路の一例を示す回路図である。
ヘッド断線検出回路の一例を示す回路図である。
ＭＨＤ・・・磁気ヘッド駆動集積回路、ＭＨ・・・磁気
ヘッド、ＩＢ・・・入力バッファ、ＷＡ・・・ライトア
ンプ、ＥＤ・・・磁気ヘッド断線検出回路、ＬＨ・・・
磁気ヘッドインダクタンス、ＲＨ・・・磁気ヘッド直流
抵抗。Ｔ１〜Ｔ１８・・・ＮＰＮ型バイポーラトランジ
スタ、Ｒ１〜Ｒ６，ＲＥ・・・抵抗、Ｃ１〜Ｃ２・・・
キャパシタ、Ｓ１〜Ｓ４・・・定電流源、ＦＦ・・・フ
リップフロップ。
ヘッド、ＩＢ・・・入力バッファ、ＷＡ・・・ライトア
ンプ、ＥＤ・・・磁気ヘッド断線検出回路、ＬＨ・・・
磁気ヘッドインダクタンス、ＲＨ・・・磁気ヘッド直流
抵抗。Ｔ１〜Ｔ１８・・・ＮＰＮ型バイポーラトランジ
スタ、Ｒ１〜Ｒ６，ＲＥ・・・抵抗、Ｃ１〜Ｃ２・・・
キャパシタ、Ｓ１〜Ｓ４・・・定電流源、ＦＦ・・・フ
リップフロップ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉永 眞樹 東京都青梅市今井2326番地 株式会社 日立製作所デバイス開発センタ内 (72)発明者 長屋 裕士 東京都青梅市今井2326番地 株式会社 日立製作所デバイス開発センタ内 (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 5/455 G11B 5/09 311
Claims (5)
- 【請求項１】 そのコレクタが高電位側の電源電圧に結
合されそのベースにライトアンプの反転入力信号を受け
る第１のトランジスタと、そのコレクタが所定の断線検
出ノードに結合されそのベースにライトアンプの非反転
入力信号を受ける第２のトランジスタとからなる第１の
差動回路と、そのコレクタが上記断線検出ノードに結合
されそのベースにライトアンプの反転入力信号を受ける
第３のトランジスタと、そのコレクタが高電位側の電源
電圧に結合されそのベースにライトアンプの非反転入力
信号を受ける第４のトランジスタとからなる第２の差動
回路と、そのコレクタが高電位側の電源電圧に結合され
そのベースにライトアンプの非反転出力信号を受ける第
５のトランジスタと、そのコレクタが上記第１及び第２
のトランジスタの共通結合されたエミッタに結合されそ
のベースに所定の参照電位を受ける第６のトランジスタ
とからなる第３の差動回路と、そのコレクタが上記第３
及び第４のトランジスタの共通結合されたエミッタに結
合されそのベースに上記参照電位を受ける第７のトラン
ジスタと、そのコレクタが高電位側の電源電圧に結合さ
れそのベースにライトアンプの反転出力信号を受ける第
８のトランジスタとからなる第４の差動回路と、上記第
３及び第４の差動回路と低電位側の電源電圧との間にそ
れぞれ設けられる第１及び第２の定電流源とを含むこと
を特徴とする磁気ヘッド断線検出回路。 - 【請求項２】 上記第５ないし第８のトランジスタのエ
ミッタ側には、第１ないし第４のエミッタ抵抗がそれぞ
れ設けられるものであることを特徴とする請求項１の磁
気ヘッド断線検出回路。 - 【請求項３】 上記第６及び第７のトランジスタのエミ
ッタと回路の接地電位との間には、上記第２又は第３の
エミッタ抵抗とともに遅延回路を構成する第１及び第２
のキャパシタがそれぞれ設けられるものであることを特
徴とする請求項２の磁気ヘッド断線検出回路。 - 【請求項４】 上記断線検出ノードには、一度検出され
た断線検出ノードの電位を保持するためのフリップフロ
ップが結合されるものであることを特徴とする請求項
１，請求項２又は請求項３の磁気ヘッド断線検出回路。 - 【請求項５】 上記磁気ヘッド断線検出回路は、磁気デ
ィスク装置の磁気ヘッド駆動集積回路に含まれるもので
あることを特徴とする請求項１，請求項２，請求項３又
は請求項４の磁気ヘッド断線検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03310434A JP3111559B2 (ja) | 1991-11-26 | 1991-11-26 | 磁気ヘッド断線検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03310434A JP3111559B2 (ja) | 1991-11-26 | 1991-11-26 | 磁気ヘッド断線検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05143941A JPH05143941A (ja) | 1993-06-11 |
| JP3111559B2 true JP3111559B2 (ja) | 2000-11-27 |
Family
ID=18005203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03310434A Expired - Fee Related JP3111559B2 (ja) | 1991-11-26 | 1991-11-26 | 磁気ヘッド断線検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111559B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101572335B1 (ko) * | 2010-12-08 | 2015-11-26 | 쇼오트 아게 | 특히 쿡탑을 위한 디스플레이 장치 |
-
1991
- 1991-11-26 JP JP03310434A patent/JP3111559B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101572335B1 (ko) * | 2010-12-08 | 2015-11-26 | 쇼오트 아게 | 특히 쿡탑을 위한 디스플레이 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05143941A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4810908A (en) | Semiconductor logic circuit comprising clock driver and clocked logic circuit | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| WO1995035563A2 (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JP3111559B2 (ja) | 磁気ヘッド断線検出回路 | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| US5894237A (en) | Write driver with buffer circuits between pull-up resistors and upper drive transistors | |
| JPH04123622U (ja) | トランジスタ−トランジスタ論理回路 | |
| JP2760237B2 (ja) | Ｈブリッジ回路 | |
| JP2002230710A (ja) | 磁気記録書き込み回路 | |
| JP3453638B2 (ja) | 低電圧損失ドライバ | |
| JPS61170909A (ja) | 半導体集積回路 | |
| JPH0441450Y2 (ja) | ||
| JPH04205702A (ja) | ライトアンプ | |
| JPH04295603A (ja) | 磁気ヘッド駆動回路 | |
| JPS63317814A (ja) | 定電圧発生回路 | |
| JPH05211415A (ja) | 半導体装置 | |
| JPS63257903A (ja) | 磁気ヘツド用回路 | |
| JPS62223805A (ja) | 磁気ヘツド駆動回路 | |
| JPS60201505A (ja) | 半導体集積回路 | |
| JPH10241104A (ja) | 磁気ヘッド駆動回路および半導体集積回路 | |
| JPH05152874A (ja) | 増幅回路 | |
| JPH04188405A (ja) | コイル駆動回路 | |
| JPH08321003A (ja) | 定電流回路、及び磁気ディスク装置 | |
| JPH0423205A (ja) | リード／ライト用集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |