JPH08321003A - 定電流回路、及び磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、定電流回路の立ち上がり特
性を改善することにある。 【構成】 Ｑ１１は、負荷としてのリードアンプ１０５
ａに定電流を流すためのトランジスタ、Ｃ１はノイズ低
減用のキャパシタである。トランジスタＱ１１の定電流
動作を制御する制御系９とは別に急速充電回路１１を設
け、定電流回路１０のオン、オフを指示するための制御
信号ＣＮＴに応じてキャパシタＣ１への急速充電を行う
ことにより、定電流回路１０の立ち上がり特性の向上を
図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、定電流回路、さらに
は、負荷への定電流供給状態、及び定電流遮断状態の切
換えを制御信号により制御可能に構成された定電流回路
の特性改善技術に関し、例えば、ハードディスク装置に
適用して有効な技術に関する。

【０００２】

【従来の技術】磁気媒体の一例としての磁気ディスクの
データ読出し／書込みを、その磁界の影響を受けて抵抗
値が変化するＭＲ（磁気抵抗効果型）ヘッドを介して行
うことができる。このＭＲヘッドを用いた記憶情報の再
生回路の方式には、「ＩＥＥＥＴＲＡＮＳＣＴＩＯＮＳ
ＯＮ ＭＡＧＮＥＴＩＣＳ，ＶＯＬ２７，ＮＯ．６，
ＮＯＶＥＭＢＥＲ １９９１（ＭＡＧＮＥＴＩＣ ＲＥ
ＣＯＲＤＩＮＧ ＣＨＡＮＮＥＬ ＦＲＯＮＴ−ＥＮＤ
Ｓ）」にて提案されているように、ボルテージバイアス
・ボルテージセンス方式と、カレントバイアス・カレン
トセンス方式とが挙げられる。

【０００３】

【発明が解決しようとする課題】カレントバイアス・カ
レントセンス方式では、ＭＲヘッドを定電流により直流
バイアスし、磁気ディスクの記録情報に応じた抵抗変化
を電流変化として検出するようにしている。この方式を
採用する磁気ディスク装置においては、ＭＲヘッドの抵
抗値変化を電流変化として検出する差動対の一方のトラ
ンジスタのエミッタ電極と定電流回路との間にＭＲヘッ
ドが結合されるため、定電流に含まれるノイズを差動動
作によって打消すことができない。そのため、カレント
バイアス・カレントセンス方式を採用する場合の定電流
回路は、低ノイズであることが要求され、ノイズ低減の
ために定電流回路の最終段トランジスタのベース電極と
低電位側電源との間に、ノイズ低減用のキャパシタが設
けられる。

【０００４】しかしながら、上記のようにノイズ低減の
ためのキャパシタが設けられた場合、そのようなキャパ
シタが存在しない場合に比べて、キャパシタへの充電、
及び放電に要する時間のために、定電流回路の立上がり
特性、及び立下がり特性が悪くなってしまう。例えば、
磁気ディスク装置の消費電力の低減のためには、磁気デ
ィスクからの情報読出しが行われる場合にのみ、定電流
回路をオンさせて、リードアンプを活性化することが有
効とされるが、上記のようにノイズ低減のためのキャパ
シタを設けた場合には、このキャパシタへの充電、及び
放電に要する時間のために、定電流回路の立上がり特
性、及び立下がり特性が劣化し、そのために、リードア
ンプの活性化、及び非活性化の切換えを高速に行うこと
ができない。

【０００５】本発明の目的は、ノイズ低減のためのキャ
パシタを設けた場合における定電流回路の立上がり特性
を改善することにある。

【０００６】本発明の別の目的は、ノイズ低減のための
キャパシタを設けた場合における定電流回路の立上がり
特性、及び立下がり特性を改善することにある。

【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【０００９】すなわち、負荷（１０５ａ）に定電流を供
給するためのトランジスタ（Ｑ１１）の制御端子に結合
され、上記負荷に供給される定電流に含まれるノイズを
低減するためのキャパシタ（Ｃ１）とを含んで定電流回
路が構成されるとき、定電流回路（１０）のオン、オフ
を指示するための制御信号（ＣＮＴ）に応じて上記キャ
パシタへの急速充電を行うための急速充電回路（１１）
を設ける。

【００１０】このとき、上記制御信号に応じて上記キャ
パシタの蓄積電荷を強制的に放出するための急速放電回
路（１２）を設けることができる。

【００１１】また、上記構成の定電流回路を含んで磁気
ディスク装置を構成することができる。

【００１２】

【作用】上記した手段によれば、急速充電回路は、定電
流回路のオン、オフを指示するための制御信号に応じて
上記キャパシタへの急速充電を行う。このことが、ノイ
ズ低減のためのキャパシタを設けた場合における定電流
回路の立上がり特性の向上を達成する。そして、急速放
電回路は、上記制御信号に応じて上記キャパシタの蓄積
電荷を強制的に放出し、このことが、定電流回路の立下
がり特性の向上を達成する。

【００１３】

【実施例】図２には本発明の一実施例であるハードディ
スク装置が示される。

【００１４】ハードディスク装置（固定ディスク装置と
も称される）は、外部記憶装置として用いられている磁
気ディスク装置のうち、記憶媒体であるディスク部とヘ
ッドアセンブリとの組合せが固定されたタイプの装置と
される。

【００１５】図２では省略されているが、ハードディス
ク装置においては、円板状の記録媒体（磁気ディスク）
が複数枚設けられ、この記録媒体への情報の書込み・読
出しが、複数のヘッド部１０３ａ，１０３ｂを介して行
われるようになっている。特に制限されないが、ヘッド
部１０３ａ，１０３ｂは、それぞれ記録再生分離ヘッド
構成とされ、磁気ディスクに記録された情報の読出し用
としてＭＲヘッドが適用され、磁気ディスクへの情報書
込み用としてインダクティブヘッドが適用される。磁気
ディスク面にヘッドがコンタクトされた状態で、磁気デ
ィスクのスタート／ストップが行われる。磁気ディスク
が定速回転に達すると空気流によりヘッドが０．４〜
１．５μｍディスク面より浮上され、ディスク面との間
にギャップが形成される。そのようなギャップに微細な
ゴミが入るとヘッドクラッシュの原因となるため、ヘッ
ドアッセンブリは厳重に密封されている。ヘッド部１０
３ａ，１０３ｂはリードライト回路５０に結合される。
このリードライト回路５０は、ヘッド部１０３ａ，１０
３ｂに対応して設けられたリードライトアンプ１１４
や、ヘッド切換えのためのヘッド選択回路５２、増幅回
路５３、フリップフロップ５４などを含み、特に制限さ
れないが、公知の半導体集積回路製造技術により単結晶
シリコン基板などの一つの半導体基板に形成されてい
る。そのようなリードライト回路５０は、ノイズの影響
を低減するため、ヘッド部１０３ａ，１０３ｂを支持す
る腕部材などに取付けられ、各種信号線によってメイン
ボード６０に結合されている。

【００１６】上記メインボード６０には、本実施例装置
全体の制御を司るためのコントローラ５５や、磁気ディ
スクへの書込み信号及び読み出し信号の処理を行う信号
処理回路５６、ヘッド部１０３ａ，１０３ｂの位置決め
のためのサーボデータ処理を行うサーボデータ処理回路
１１１、このサーボデータ処理回路１１１の処理出力信
号に基づいて、ヘッドアクチュエータ１１３の動作を制
御するためのヘッドアクチュエータ制御回路１１２など
が搭載されている。上記コントローラ５５は、マイクロ
コンピュータなどによって構成される。また、上記信号
処理回路５６において、書込みのための２進データは、
所定の記録方式に従って変調される。それに対して、デ
ータ読出し時には、増幅回路５３からの出力信号に対し
てピーク検出処理や、復調によりタイミングパルスとデ
ータとの分離処理が行われる。

【００１７】上記リードライトアンプ１１４は、ヘッド
部１０３ａ，１０３ｂに対応して設けられたリードアン
プ１０５ａ，１０５ｂや、ライトアンプ１０６ａ，１０
６ｂを含む。ヘッド部１０３ａ，１０３ｂからの読出し
情報は、対応するリードアンプ１０５ａ，１０５ｂによ
って増幅されるようになっている。また、ヘッド部１０
３ａ，１０３ｂには、対応するライトアンプ１０６ａ，
１０６ｂを介して書込み電流が供給されるようになって
いる。リードアンプ１０５ａ，１０５ｂの出力信号は、
後段に配置された増幅回路５３によって増幅された後に
メインボード６０の信号処理回路５６に伝達される。ま
た、この信号処理回路５６からの書込み用データは、フ
リップフロップ５４及びヘッド選択回路５２を介してラ
イトアンプ１０６ａ，１０６ｂに伝達される。

【００１８】ヘッド部１０３ａ，１０３ｂの目標トラッ
クへの位置決めは、ヘッドアクチュエータ１１３や、サ
ーボデータ処理回路１１１、ヘッドアクチュエータ制御
回路１１２などによって形成されるＭＲヘッド位置決め
系によって行われる。特に制限されないが、このＭＲヘ
ッド位置決め系は、記録媒体面のサーボデータをトラッ
ク位置検出に利用したトラック追従型とされる。

【００１９】次に、リードアンプ及びその周辺回路の詳
細について説明する。尚、複数のロードアンプ１０５
ａ，１０５ｂは互いに同一構成とされるため、以下の説
明では、リードアンプ１０５ａについて述べる。

【００２０】図３にはリードアンプ１０５ａについての
回路構成例が代表的に示される。

【００２１】図３に示されるリードアンプ１０５ａは、
ＭＲヘッド５を定電流により直流バイアス（カレントバ
イアス）し、磁気ディスクの記録情報に応じた抵抗変化
を電流変化として検出（カレントセンス）する方式とさ
れ、ｎｐｎ型バイポーラトランジスタＱ１，Ｑ２、抵抗
Ｒ１，Ｒ２、及びフィードバック回路６を含んで構成さ
れる。ｎｐｎ型バイポーラトランジスタＱ１，Ｑ２のコ
レクタ電極は、それぞれ負荷としての抵抗Ｒ１，Ｒ２を
介して高電位側電源Ｖｃｃに結合される。また、ＭＲヘ
ッド結合用の端子Ｔ１，Ｔ２が設けられており、端子Ｔ
１は、ｎｐｎ型バイポーラトランジスタＱ２のエミッタ
電極に結合され、端子Ｔ２は、ｎｐｎ型バイポーラトラ
ンジスタＱ１のエミッタ電極とともに、定電流回路１０
に結合される。この定電流回路１０によって、ＭＲヘッ
ド５が直流バイアスされる。磁気ディスクの記録情報読
出しが可能とされる。また、上記ｎｐｎ型バイポーラト
ランジスタＱ１のベース電極には、記録情報読出しのた
めの所定の参照電圧Ｖｂが供給されるようになってい
る。ｎｐｎ型バイポーラトランジスタＱ１，Ｑ２のコレ
クタ電極は、信号出力のための端子Ｔ３，Ｔ４に結合さ
れ、この端子Ｔ３，Ｔ４を介してリードアンプ１０５ａ
の信号出力が行われる。さらに、フィードバック回路６
が設けられ、ｎｐｎ型バイポーラトランジスタＱ１，Ｑ
２のコレクタ電極からの出力信号が、上記フィードバッ
ク回路６を介してｎｐｎ型バイポーラトランジスタＱ２
のベース電極にフィードバックされるようになってい
る。

【００２２】図１には、上記定電流回路１０の構成例が
示される。

【００２３】定電流回路１０は、特に制限されないが、
負荷としてのリードアンプ１０５ａに定電流を供給する
ためのｎｐｎ型バイポーラトランジスタＱ１１と、この
バイポーラトランジスタＱ１１の定電流動作を制御する
ための制御系９と、ノイズ低減用キャパシタＣ１への急
速充電を行うための急速充電回路１１と、上記キャパシ
タＣ１の蓄積電荷を急速に放出するための急速放電回路
１２とを含む。制御系９は、特に制限されないが、次の
ように構成される。

【００２４】ｐｎｐ型バイポーラトランジスタＱ３が設
けられ、このバイポーラトランジスタＱ３のエミッタ電
極は、抵抗Ｒ３を介して高電位側電源Ｖｃｃに結合され
る。このｐｎｐ型バイポーラトランジスタＱ３には、端
子Ｔ５を介して制御信号ＣＮＴを取込むためのｎｐｎ型
バイポーラトランジスタＱ６が直列接続される。ｎｐｎ
型バイポーラトランジスタＱ６のエミッタ電極は抵抗Ｒ
５を介して低電位側電源Ｖｓｓに結合される。ｐｎｐ型
バイポーラトランジスタＱ３のベース電極と、ｐｎｐ型
バイポーラトランジスタＱ４のベース電極とがｐｎｐ型
バイポーラトランジスタＱ５のエミッタ電極に共通接続
される。また、このｐｎｐ型バイポーラトランジスタＱ
５のベース電極、及びコレクタ電極は、それぞれｎｐｎ
型バイポーラトランジスタＱ６のコレクタ電極、及び低
電位側電源Ｖｓｓに結合される。上記ｐｎｐ型バイポー
ラトランジスタＱ４のエミッタ電極は、抵抗Ｒ４を介し
て高電位側電源Ｖｃｃに結合される。ｐｎｐ型バイポー
ラトランジスタＱ４のコレクタ電極には、ｎｐｎ型バイ
ポーラトランジスタＱ７のベース電極、及びｎｐｎ型バ
イポーラトランジスタＱ１０のコレクタ電極が結合され
る。このｎｐｎ型バイポーラトランジスタＱ１０のエミ
ッタ電極は、抵抗Ｒ９を介して低電位側電源Ｖｓｓに結
合される。ｎｐｎ型バイポーラトランジスタＱ７のコレ
クタ電極は、抵抗Ｒ６を介して高電位側電源Ｖｃｃに結
合される。ｎｐｎ型バイポーラトランジスタＱ７のエミ
ッタ電極は、抵抗Ｒ７を介しｎｐｎ型バイポーラトラン
ジスタＱ１０のベース電極に結合されるとともに、抵抗
Ｒ８を介してｎｐｎ型バイポーラトランジスタＱ１１の
ベース電極に結合される。このｎｐｎ型バイポーラトラ
ンジスタＱ１１のコレクタ電極は、リードアンプ１０５
ａにおけるｎｐｎ型バイポーラトランジスタＱ１のエミ
ッタ電極や、端子Ｔ４に結合される。また、ｎｐｎ型バ
イポーラトランジスタＱ１１のエミッタ電極は、抵抗Ｒ
１０を介して低電位側電源Ｖｓｓに結合される。

【００２５】上記の構成において、端子Ｔ５を介してｎ
ｐｎ型バイポーラトランジスタＱ６のベース電極に制御
信号ＣＮＴが入力されるようになっており、この制御信
号ＣＮＴによって、リードアンプ１０５ａへの定電流供
給状態、及び定電流遮断状態の切換えが可能とされる。

【００２６】すなわち、制御信号ＣＮＴがハイレベルの
場合には、ｎｐｎ型バイポーラトランジスタＱ６に電流
が流れ、それにより、ｎｐｎ型バイポーラトランジスタ
Ｑ６のコレクタ電位が低下されると、ｐｎｐ型バイポー
ラトランジスタＱ５にエミッタ電流が流れ、それにより
ｐｎｐ型バイポーラトランジスタＱ３，Ｑ４のベース電
位が低下されて、このｐｎｐ型バイポーラトランジスタ
Ｑ３，Ｑ４にエミッタ電流が流れる。すると、ｎｐｎ型
バイポーラトランジスタＱ７のベース電位、及びｎｐｎ
型バイポーラトランジスタＱ１０のコレクタ電位が上昇
され、それに基づいて、ｎｐｎ型バイポーラトランジス
タＱ１１が制御されることにより、このｎｐｎ型バイポ
ーラトランジスタＱ１１を介してリードアンプ１０５ａ
に定電流が供給される。この状態は定電流回路１０のオ
ン状態とされる。

【００２７】また、制御信号ＣＮＴがローレベルの場合
には、ｎｐｎ型バイポーラトランジスタＱ６にコレクタ
電流が流れないから、バイポーラトランジスタＱ３，Ｑ
４，Ｑ５は、オフ状態とされ、ｎｐｎ型バイポーラトラ
ンジスタＱ７を介して、ｎｐｎ型バイポーラトランジス
タＱ１１にベース電流が供給されないから、リードアン
プ１０５ａへの定電流供給が遮断される。この状態は定
電流回路１０のオフ状態とされる。

【００２８】そのように制御信号ＣＮＴによって定電流
回路１０を制御することにより、リードアンプ１０５ａ
の活性状態、及び非活性状態の切換えが可能とされる。
そのような切換えは、磁気ディスクからの情報読出し時
にのみ、リードアンプ１０５ａに定電流を供給して活性
状態とすることが可能とされ、ハードディスク装置の消
費電力の低減を図る上で有効とされる。

【００２９】カレントバイアス・カレントセンス方式の
リードアンプ１０５ａでは、図３に示される構成から明
らかなように、ｎｐｎ型バイポーラトランジスタＱ２の
エミッタ電極と定電流回路１０との間にＭＲヘッドが結
合されるため、ｎｐｎ型バイポーラトランジスタＱ１，
Ｑ２は均衡がとれた差動動作を行うことができない。そ
のため、定電流回路１０の出力電流にノイズが含まれる
場合、それを差動動作によって打消すことができず、そ
のノイズがＭＲヘッドの出力信号に悪影響を及ぼす。そ
のようなノイズを低減するため、ｎｐｎ型バイポーラト
ランジスタＱ１１のベース電極と低電位側電源Ｖｓｓと
の間にキャパシタＣ１が設けられている。つまり、ｎｐ
ｎ型バイポーラトランジスタＱ１１のベース電極に入力
されるノイズ成分を、キャパシタＣ１によって低減する
ことにより、定電流出力に含まれるノイズ成分を低減す
るようにしている。しかし、上記のようにｎｐｎ型バイ
ポーラトランジスタＱ１１のベース電極と低電位側電源
Ｖｓｓとの間にキャパシタＣ１が設けられた場合、この
キャパシタＣ１の充放電時間のために、上記端子Ｔ５を
介して入力される制御信号ＣＮＴに対する応答が遅れて
しまう。つまり、制御信号ＣＮＴがハイレベルになって
からリードアンプ１０５ａが活性化されるまでに時間が
かかり、また、制御信号ＣＮＴがローレベルになってか
らリードアンプ１０５ａが非活性状態となるまでに時間
がかかる。

【００３０】そこで、図１に示される回路では、制御信
号ＣＮＴがハイレベルになってから、リードアンプ１０
５ａが活性化されるまでに時間を短縮するための手段と
して、急速充電回路１１が設けられる。この急速充電回
路１１は、特に制限されないが、定電流回路１０の立上
がりに追従して電圧降下を生ずる抵抗Ｒ６、この抵抗Ｒ
６での電圧降下によって動作するｐｎｐ型バイポーラト
ランジスタＱ８、及びこのｐｎｐ型バイポーラトランジ
スタＱ８からのベース電流供給によって、キャパシタＣ
１を急速充電するためのｎｐｎ型バイポーラトランジス
タＱ９を含んで成る。ｐｎｐ型バイポーラトランジスタ
Ｑ８のベース電極は抵抗Ｒ６を介して高電位側電源Ｖｃ
ｃに結合される。ｐｎｐ型バイポーラトランジスタＱ８
のエミッタ電極、及びコレクタ電極は、それぞれ高電位
側電源Ｖｃｃ、及びｎｐｎ型バイポーラトランジスタＱ
９のベース電極に結合される。ｎｐｎ型バイポーラトラ
ンジスタＱ９のコレクタ電極、及びエミッタ電極は、そ
れぞれ高電位側電源Ｖｃｃ、及びキャパシタＣ１に結合
される。この回路構成では、制御信号ＣＮＴがローレベ
ルからハイレベルとなり、ｎｐｎ型バイポーラトランジ
スタＱ７にコレクタ電流が流れると、それによって抵抗
Ｒ６で電圧降下を生じ、ｐｎｐ型バイポーラトランジス
タＱ８のベース電位が低下されるので、このｐｎｐ型バ
イポーラトランジスタＱ８にエミッタ電流が流れ、それ
によりｎｐｎ型バイポーラトランジスタＱ９のベースに
電流が供給されることにより、高電位側電源Ｖｃｃから
このｎｐｎ型バイポーラトランジスタＱ９を介してキャ
パシタＣ１に充電電流が供給される。この充電電流は、
制御信号ＣＮＴにより定電流回路１０がオンされた際
に、制御系９におけるｎｐｎ型バイポーラトランジスタ
Ｑ７から抵抗Ｒ８を介してキャパシタＣ１に供給される
充電電流よりも多い。そのため、キャパシタＣ１は、抵
抗Ｒ６、ｐｎｐ型バイポーラトランジスタＱ８、及びｎ
ｐｎ型バイポーラトランジスタＱ９が存在しない場合に
比べて高速に充電される。そのようにキャパシタＣ１が
急速充電されるので、ｎｐｎ型バイポーラトランジスタ
Ｑ１１のベース電位の立上がりが急峻となり、定電流回
路１０の立上がり特性が向上される。このため、制御信
号ＣＮＴがローレベルからハイレベルに変化された際
に、リードアンプ１０５ａが速やかに活性化される。

【００３１】また、制御信号ＣＮＴがローレベルになっ
てからリードアンプ１０５ａが非活性状態となるまでに
時間を短縮するため、急速放電回路１２が設けられる。
この急速放電回路１２は、特に制限されないが、キャパ
シタＣ１に並列接続されたショットキー接合型トランジ
スタＱＳ１、制御信号ＣＮＴの論理を反転して上記ショ
ットキー接合型トランジスタＱＳ１の制御端子に供給す
るためのインバータＩＮＶを含んで成る。この回路構成
では、制御信号ＣＮＴがハイレベルからローレベルにな
ると、インバータＩＮＶの出力信号に基づいてショット
キー接合型トランジスタＱＳ１が高速にオンされ、それ
によりキャパシタＣ１の蓄積電荷が高速に放出される。
もし、ショットキー接合型トランジスタＱＳ１による電
荷放出が行われない場合には、キャパシタＣ１の蓄積電
荷は、ｎｐｎ型バイポーラトランジスタＱ１１、及び抵
抗Ｒ１０などを介して放出されるため時間がかかるが、
上記のように高速動作可能なショットキー接合型トラン
ジスタＱＳ１によって、キャパシタＣ１の蓄積電荷の電
荷放出が高速に行われることにより、定電流回路１０の
立下がり特性が向上され、制御信号ＣＮＴがハイレベル
からローレベルに変化された際に、リードアンプ１０５
ａが速やかに非活性状態とされる。

【００３２】上記実施例によれば、以下の作用効果を得
ることができる。

【００３３】（１）制御信号ＣＮＴがハイレベルとな
り、ｎｐｎ型バイポーラトランジスタＱ７にコレクタ電
流が流れると、それによって抵抗Ｒ６で電圧降下を生ず
るため、ｐｎｐ型バイポーラトランジスタＱ８のベース
電位が低下されるので、このｐｎｐ型バイポーラトラン
ジスタＱ８にエミッタ電流が流れ、それによりｎｐｎ型
バイポーラトランジスタＱ９のベースに電流が供給され
るので、高電位側電源Ｖｃｃからこのｎｐｎ型バイポー
ラトランジスタＱ９を介してキャパシタＣ１に充電電流
が供給される。このようにキャパシタＣ１が急速充電さ
れるので、定電流回路１０の立上がり特性が向上され、
制御信号ＣＮＴがローレベルからハイレベルに変化され
た際に、リードアンプ１０５ａが速やかに活性化され
る。

【００３４】（２）制御信号ＣＮＴがハイレベルからロ
ーレベルになると、インバータＩＮＶの出力信号に基づ
いてショットキー接合型トランジスタＱＳ１がオンさ
れ、それによりキャパシタＣ１の蓄積電荷が高速に放出
される。上記のようにショットキー接合型トランジスタ
ＱＳ１による電荷放出が高速に行われることによって、
定電流回路１０の立下がり特性が向上され、制御信号Ｃ
ＮＴがハイレベルからローレベルに変化された際に、リ
ードアンプ１０５ａが速やかに非活性状態とされる。

【００３５】（３）上記のようにノイズ低減用のキャパ
シタＣ１を備えているにもかかわらず、定電流回路１０
の立上がり特性が向上され、制御信号ＣＮＴがローレベ
ルからハイレベルに変化された際に、リードアンプ１０
５ａが速やかに活性化され、また、定電流回路１０の立
下がり特性が向上され、制御信号ＣＮＴがハイレベルか
らローレベルに変化された際に、リードアンプ１０５ａ
が速やかに非活性状態とされることにより、カレントバ
イアス・カレントセンス方式が採用されたハードディス
ク装置において、リードモードとライトモードとの切換
えを高速に行うことができる。

【００３６】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３７】例えば、上記実施例では、キャパシタＣ１
に蓄積された電荷を急速に放出するために、高速動作可
能なショットキー接合型トランジスタＱＳ１を採用した
ものについて説明したが、このショットキー接合型トラ
ンジスタＱＳ１に代えて、ｎｐｎ型バイポーラトランジ
スタを採用することもできる。また、定電流回路１０を
ＭＯＳトランジスタによって構成することもできる。

【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるハード
ディスク装置におけるリードアンプの定電流源に適用し
た場合について説明したが、本発明はそれに限定される
ものではなく、汎用的な定電流源に広く適用することが
できる。

【００３９】本発明は、少なくとも負荷に定電流を供給
するためのトランジスタを含むことを条件に適用するこ
とができる。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００４１】すなわち、急速充電回路を設け、定電流回
路のオン、オフを指示するための制御信号に応じてキャ
パシタへの急速充電を行うことにより、定電流回路の立
上がり特性の向上を図ることができ、カレントバイアス
・カレントセンスが採用された磁気ディスク装置におい
て、リードモードへの切換えを高速に行うことができ
る。

【００４２】さらに、急速放電回路を設けることによ
り、上記制御信号に応じて上記キャパシタの蓄積電荷が
強制的に放出されるので、定電流回路の立下がり特性の
向上を図ることができ、カレントバイアス・カレントセ
ンスが採用された磁気ディスク装置において、ライトモ
ードへの切換えを高速に行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例であるハードディスク装置に
含まれる定電流回路の構成例回路図である。

【図２】上記ハードディスク装置の全体的な構成例ブロ
ック図である。

【図３】上記ハードディスク装置におけるリードアンプ
の構成例回路図である。

【符号の説明】

５ ＭＲヘッド ６ フィードバック回路 ９ 制御系 １０ 定電流回路 １１ 急速充電回路 １２ 急速放電回路 ５０ リードライト回路 ５５ コントローラ ５６ 信号処理回路 ６０ メインボード １０３ａ，１０３ｂ ヘッド部 １０５ａ，１０５ｂ リードアンプ １０６ａ，１０６ｂ ライトアンプ １１１ サーボデータ処理回路 １１２ 駆動回路 １１３ ヘッドアクチュエータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉永 眞樹 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 負荷に定電流を供給するためのトランジ
   スタと、制御信号によって上記トランジスタの定電流動
   作を制御するための制御系と、上記トランジスタの制御
   端子に結合され、上記制御系の出力信号に含まれるノイ
   ズを低減するためのキャパシタとを含み、上記負荷への
   定電流供給状態、及び定電流遮断状態の切換えを制御信
   号により制御可能に構成された定電流回路において、上
   記制御系とは別に、上記制御信号に応じて上記キャパシ
   タへの急速充電を行うための急速充電回路を設けたこと
   を特徴とする定電流回路。
2. 【請求項２】 上記制御系とは別に、上記制御信号に応
   じて上記キャパシタの蓄積電荷を急速に放出可能な急速
   放電回路を設けた請求項１記載の定電流回路。
3. 【請求項３】 回転可能に支持された記録媒体と、磁気
   ヘッドを介して上記記録媒体の記録情報を読出し可能な
   リードアンプと、上記リードアンプに定電流を供給する
   ための定電流源とを含む磁気ディスク装置において、上
   記定電流源として請求項１又は２記載の定電流回路を適
   用して成ることを特徴とする磁気ディスク装置。