JPH10188208A - 低バイアス電圧書込みドライバ - Google Patents
低バイアス電圧書込みドライバInfo
- Publication number
- JPH10188208A JPH10188208A JP9257130A JP25713097A JPH10188208A JP H10188208 A JPH10188208 A JP H10188208A JP 9257130 A JP9257130 A JP 9257130A JP 25713097 A JP25713097 A JP 25713097A JP H10188208 A JPH10188208 A JP H10188208A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- write
- power supply
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001939 inductive effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 208000028659 discharge Diseases 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 102100024233 High affinity cAMP-specific 3',5'-cyclic phosphodiesterase 7A Human genes 0.000 description 1
- 101001117267 Homo sapiens High affinity cAMP-specific 3',5'-cyclic phosphodiesterase 7A Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 208000026462 essential tremor 3 Diseases 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 208000031683 hereditary essential 3 tremor Diseases 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/40—Protective measures on heads, e.g. against excessive temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
- G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
- G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/0008—Magnetic conditionning of heads, e.g. biasing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 書込みヘッドから記録媒体へのアークを低減
させることにより、磁気記録システムの信頼性を向上で
きる優れた書込みドライバを提供することにある。 【解決手段】 本発明は、第１電流源の第１ターミナル
に接続された正の電源ターミナルを有している。第１書
込みドライバヘッドは、第１電流源の第２ターミナルに
接続されている。第１スイッチの第１ターミナルは、第
１書込みドライバヘッドターミナルに接続されている。
第１スイッチの第２ターミナルは、負の電源ターミナル
に接続されている。第２電流源は正の電源ターミナルに
接続されている。第２書込みドライバヘッドターミナル
は、第２電流源の第２ターミナルに接続されている。第
２スイッチの第１ターミナルは、第２書込みドライバヘ
ッドターミナルに接続されている。第２スイッチの第２
ターミナルは、負の電源ターミナルに接続されている。
させることにより、磁気記録システムの信頼性を向上で
きる優れた書込みドライバを提供することにある。 【解決手段】 本発明は、第１電流源の第１ターミナル
に接続された正の電源ターミナルを有している。第１書
込みドライバヘッドは、第１電流源の第２ターミナルに
接続されている。第１スイッチの第１ターミナルは、第
１書込みドライバヘッドターミナルに接続されている。
第１スイッチの第２ターミナルは、負の電源ターミナル
に接続されている。第２電流源は正の電源ターミナルに
接続されている。第２書込みドライバヘッドターミナル
は、第２電流源の第２ターミナルに接続されている。第
２スイッチの第１ターミナルは、第２書込みドライバヘ
ッドターミナルに接続されている。第２スイッチの第２
ターミナルは、負の電源ターミナルに接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記録用誘導記
録ヘッドの作動に使用される書込みドライバの分野に関
する。
録ヘッドの作動に使用される書込みドライバの分野に関
する。
【０００２】
【従来の技術】ディスクドライブにおいて、書込みドラ
イバは、磁気記録ディスクに非常に近接して配置され
る。高容量磁気記録システムにおいて、書込みドライバ
ヘッドと磁気記録媒体との間の距離が小さいため、書込
みヘッドから媒体にアーク（arcing）が発生し、そのア
ークが書込みヘッドの故障に至る平均時間に重大な制限
を与えている。性能および書込みヘッドの信頼性を最大
限に発揮させるには、アークに対する保護を行なうと同
時に、書込みヘッドをディスクに近接して配置すべきで
ある。この問題を良く理解できるようにするには、下記
の背景を理解することが重要である。多年に亘り、コン
ピュータによって発生した情報の記憶手段として、ディ
スクドライブおよびテープドライブ等の磁気記録メモリ
システムがポピュラーになっている。磁気ディスクドラ
イブでは、一般に、磁界を維持できる材料からなるディ
スクの同心状トラック上にビットとして記録される。記
憶された各デジタルビットは、ディスク上の磁気粒子の
一領域により表される。ビットが１であるか、０である
かは、ディスクの磁界の方向により表示される。
イバは、磁気記録ディスクに非常に近接して配置され
る。高容量磁気記録システムにおいて、書込みドライバ
ヘッドと磁気記録媒体との間の距離が小さいため、書込
みヘッドから媒体にアーク（arcing）が発生し、そのア
ークが書込みヘッドの故障に至る平均時間に重大な制限
を与えている。性能および書込みヘッドの信頼性を最大
限に発揮させるには、アークに対する保護を行なうと同
時に、書込みヘッドをディスクに近接して配置すべきで
ある。この問題を良く理解できるようにするには、下記
の背景を理解することが重要である。多年に亘り、コン
ピュータによって発生した情報の記憶手段として、ディ
スクドライブおよびテープドライブ等の磁気記録メモリ
システムがポピュラーになっている。磁気ディスクドラ
イブでは、一般に、磁界を維持できる材料からなるディ
スクの同心状トラック上にビットとして記録される。記
憶された各デジタルビットは、ディスク上の磁気粒子の
一領域により表される。ビットが１であるか、０である
かは、ディスクの磁界の方向により表示される。
【０００３】磁気ディスクドライブでは、磁界は、一般
に、ディスク面上のアームから懸架された「書込みヘッ
ド」により発生される。書込みヘッドは誘導コイルを有
しており、該誘導コイルは、これを通る電流に基づいて
決定される方向および大きさを有する局部的電磁界を発
生できる。データは、書込みヘッドを通って流れる電流
の方向を変えることによりディスク面上に書き込まれ
る。書込みヘッドの誘導コイルを通る電流の方向を定め
るのに使用される装置は、一般に「書込みドライバ（wr
ite driver) 」として知られている。書込みドライバ
は、デジタル入力信号を受けて、書込みヘッドを通る設
定電流を、デジタル信号の極性により定められる方向に
発生する。図１は、一般的な書込みドライバの一形式を
示す概念的ブロック図である。スイッチ１１０の一方の
ターミナルが正の電源（positive supply:ＰＳ）に接続
されている。スイッチ１１０の第２ターミナルは、書込
みヘッドのターミナルＨＷＸおよび電流源１１６の第１
ターミナルに接続されている。電流源１１６の第２ター
ミナルは負の電源（negative supply:ＮＳ）に接続され
ている。同様に、スイッチ１１２の第１ターミナルは正
の電源（ＰＳ）に接続されている。スイッチ１１２の第
２ターミナルは、書込みヘッドのターミナルＨＷＹおよ
び電流源１１４の第１ターミナルに接続されている。電
流源１１４の第２ターミナルは負の電源（ＮＳ）に接続
されている。
に、ディスク面上のアームから懸架された「書込みヘッ
ド」により発生される。書込みヘッドは誘導コイルを有
しており、該誘導コイルは、これを通る電流に基づいて
決定される方向および大きさを有する局部的電磁界を発
生できる。データは、書込みヘッドを通って流れる電流
の方向を変えることによりディスク面上に書き込まれ
る。書込みヘッドの誘導コイルを通る電流の方向を定め
るのに使用される装置は、一般に「書込みドライバ（wr
ite driver) 」として知られている。書込みドライバ
は、デジタル入力信号を受けて、書込みヘッドを通る設
定電流を、デジタル信号の極性により定められる方向に
発生する。図１は、一般的な書込みドライバの一形式を
示す概念的ブロック図である。スイッチ１１０の一方の
ターミナルが正の電源（positive supply:ＰＳ）に接続
されている。スイッチ１１０の第２ターミナルは、書込
みヘッドのターミナルＨＷＸおよび電流源１１６の第１
ターミナルに接続されている。電流源１１６の第２ター
ミナルは負の電源（negative supply:ＮＳ）に接続され
ている。同様に、スイッチ１１２の第１ターミナルは正
の電源（ＰＳ）に接続されている。スイッチ１１２の第
２ターミナルは、書込みヘッドのターミナルＨＷＹおよ
び電流源１１４の第１ターミナルに接続されている。電
流源１１４の第２ターミナルは負の電源（ＮＳ）に接続
されている。
【０００４】作動に際し、制御信号（図示せず）は、回
路の電流路を制御する２つの可能状態を有している。第
１状態では、制御信号が、スイッチ１１０および電流源
１１４をオンに切り換え、かつスイッチ１１２および電
流源１１６をオフに切り換える。第２状態では、制御信
号が、スイッチ１１２および電流源１１６をオンに切り
換え、かつスイッチ１１０および電流源１１４をオフに
切り換える。従って、一方の作動状態では、電流が、ス
イッチ１１０および書込みヘッドのターミナルＨＷＸ、
ＨＷＹを通って電流源１１４および負の電源（ＮＳ）へ
と流れる。第２作動状態では、電流は、スイッチ１１２
および書込みヘッドのターミナルＨＷＹ、ＨＷＸを通っ
て電流源１１６および負の電源（ＮＳ）へと流れる。こ
れらの２つの作動状態は、磁気記録媒体の単一ビットに
対応する磁界方向を定める。
路の電流路を制御する２つの可能状態を有している。第
１状態では、制御信号が、スイッチ１１０および電流源
１１４をオンに切り換え、かつスイッチ１１２および電
流源１１６をオフに切り換える。第２状態では、制御信
号が、スイッチ１１２および電流源１１６をオンに切り
換え、かつスイッチ１１０および電流源１１４をオフに
切り換える。従って、一方の作動状態では、電流が、ス
イッチ１１０および書込みヘッドのターミナルＨＷＸ、
ＨＷＹを通って電流源１１４および負の電源（ＮＳ）へ
と流れる。第２作動状態では、電流は、スイッチ１１２
および書込みヘッドのターミナルＨＷＹ、ＨＷＸを通っ
て電流源１１６および負の電源（ＮＳ）へと流れる。こ
れらの２つの作動状態は、磁気記録媒体の単一ビットに
対応する磁界方向を定める。
【０００５】図２は、一般的な書込みドライバの第２の
構成を示す概念的ブロック図である。図２は図１と同様
であるが、電流源１１、１１６がスイッチ２１４、２１
６に置換され、かつ負の電源（ＮＳ）と直列に電流源２
１８が付加されている。図３は、例えば図１および図２
に示した書込みドライバを備えた一般的な従来技術の書
込みヘッドの幾つかの切換えサイクルについての書込み
ヘッドバイアス電圧を示す。図３における実線は書込み
ヘッドのＨＷＸ側の電圧を表し、破線は書込みヘッドの
ＨＷＹ側の電圧を表す。書込みヘッドを通って流れる電
流の方向が切り換えられるとき、大きな過渡電圧が発生
する。書込みヘッドの両側での定常状態バイアス電圧は
９Ｖ以上である。この高バイアス電圧は、書込みヘッド
についての信頼性の問題を生じさせる。例えば、高バイ
アス電圧は、書込みヘッドと媒体との間に放電が生じる
傾向を増大させる。この種の放電が特に頻繁に生じる場
合には、書込みヘッドに損傷を与える。
構成を示す概念的ブロック図である。図２は図１と同様
であるが、電流源１１、１１６がスイッチ２１４、２１
６に置換され、かつ負の電源（ＮＳ）と直列に電流源２
１８が付加されている。図３は、例えば図１および図２
に示した書込みドライバを備えた一般的な従来技術の書
込みヘッドの幾つかの切換えサイクルについての書込み
ヘッドバイアス電圧を示す。図３における実線は書込み
ヘッドのＨＷＸ側の電圧を表し、破線は書込みヘッドの
ＨＷＹ側の電圧を表す。書込みヘッドを通って流れる電
流の方向が切り換えられるとき、大きな過渡電圧が発生
する。書込みヘッドの両側での定常状態バイアス電圧は
９Ｖ以上である。この高バイアス電圧は、書込みヘッド
についての信頼性の問題を生じさせる。例えば、高バイ
アス電圧は、書込みヘッドと媒体との間に放電が生じる
傾向を増大させる。この種の放電が特に頻繁に生じる場
合には、書込みヘッドに損傷を与える。
【０００６】本発明の譲受人に譲渡されたChiou 等の１
９９５年１月３１日付米国特許第5,386,328 号には、上
下の供給電圧レール間でスイングするヘッド電圧を備え
た２ターミナル誘導ヘッド書込みドライバが開示されて
いる。レールツーレール電圧スイング（rail to rail v
oltage swing）を備えた書込みドライバは、書込みヘッ
ドから記録媒体へのアークを受け易く、書込みヘッドが
正の電源レール（positive supply rail）の近くにある
とき、アークの可能性が増大する。
９９５年１月３１日付米国特許第5,386,328 号には、上
下の供給電圧レール間でスイングするヘッド電圧を備え
た２ターミナル誘導ヘッド書込みドライバが開示されて
いる。レールツーレール電圧スイング（rail to rail v
oltage swing）を備えた書込みドライバは、書込みヘッ
ドから記録媒体へのアークを受け易く、書込みヘッドが
正の電源レール（positive supply rail）の近くにある
とき、アークの可能性が増大する。
【０００７】
【発明が解決しようとする課題】かくして、書込みヘッ
ドから記録媒体へのアークを低減させることにより、磁
気記録システムの信頼性を向上できる優れた書込みドラ
イバが要望されている。
ドから記録媒体へのアークを低減させることにより、磁
気記録システムの信頼性を向上できる優れた書込みドラ
イバが要望されている。
【０００８】
【課題を解決するための手段】本発明は、例えばディス
クドライブに使用される誘導記録ヘッド用の優れた書込
みドライバを提供する。本発明は、第１電流源の第１タ
ーミナルに接続された正の電源ターミナルを有してい
る。第１書込みドライバヘッドは、第１電流源の第２タ
ーミナルに接続されている。第１スイッチの第１ターミ
ナルは、第１書込みドライバヘッドターミナルに接続さ
れている。第１スイッチの第２ターミナルは、負の電源
ターミナルに接続されている。第２電流源は正の電源タ
ーミナルに接続されている。第２書込みドライバヘッド
ターミナルは、第２電流源の第２ターミナルに接続され
ている。第２スイッチの第１ターミナルは、第２書込み
ドライバヘッドターミナルに接続されている。第２スイ
ッチの第２ターミナルは、負の電源ターミナルに接続さ
れている。
クドライブに使用される誘導記録ヘッド用の優れた書込
みドライバを提供する。本発明は、第１電流源の第１タ
ーミナルに接続された正の電源ターミナルを有してい
る。第１書込みドライバヘッドは、第１電流源の第２タ
ーミナルに接続されている。第１スイッチの第１ターミ
ナルは、第１書込みドライバヘッドターミナルに接続さ
れている。第１スイッチの第２ターミナルは、負の電源
ターミナルに接続されている。第２電流源は正の電源タ
ーミナルに接続されている。第２書込みドライバヘッド
ターミナルは、第２電流源の第２ターミナルに接続され
ている。第２スイッチの第１ターミナルは、第２書込み
ドライバヘッドターミナルに接続されている。第２スイ
ッチの第２ターミナルは、負の電源ターミナルに接続さ
れている。
【０００９】この書込みドライバ構成は、負の電源ター
ミナルの近くの書込みドライバヘッドバイアス電圧（例
えば１２Ｖの正の電源ターミナルを用いた場合には２Ｖ
以下の電圧）を与えることができる。低ヘッドバイアス
電圧は、ヘッドから記録媒体への放電の危険性を低減さ
せる。
ミナルの近くの書込みドライバヘッドバイアス電圧（例
えば１２Ｖの正の電源ターミナルを用いた場合には２Ｖ
以下の電圧）を与えることができる。低ヘッドバイアス
電圧は、ヘッドから記録媒体への放電の危険性を低減さ
せる。
【００１０】
【発明の実施の形態】本発明は、低ヘッドバイアス電圧
書込みドライバに関する。以下の記載において、本発明
のより完全な理解が得られるようにするため、多くの特
定の細部について説明する。しかしながら、当業者なら
ば、本発明はこれらの特定細部を用いなくても実施でき
ることが理解されよう。これに対し、良く知られた特徴
については、本発明を不必要に不明瞭にしないようにす
るため、詳細には説明しない。本発明は、負の電源（例
えば、１２Ｖの正の電源を使用する場合、２Ｖ以下）近
くの書込みドライバヘッドバイアス電圧をもつ優れた書
込みドライバ回路構成を提供する。低ヘッドバイアス電
圧は、ヘッドから記録媒体に放電する危険性を低下させ
る。本発明は、一般に、磁気記録の分野に適用される。
本発明の特別な用途として、例えば、コンピュータのデ
ィスクドライブ、デジタルオーディオテープ記録システ
ムおよびコンピュータのテープカートリッジシステムが
ある。
書込みドライバに関する。以下の記載において、本発明
のより完全な理解が得られるようにするため、多くの特
定の細部について説明する。しかしながら、当業者なら
ば、本発明はこれらの特定細部を用いなくても実施でき
ることが理解されよう。これに対し、良く知られた特徴
については、本発明を不必要に不明瞭にしないようにす
るため、詳細には説明しない。本発明は、負の電源（例
えば、１２Ｖの正の電源を使用する場合、２Ｖ以下）近
くの書込みドライバヘッドバイアス電圧をもつ優れた書
込みドライバ回路構成を提供する。低ヘッドバイアス電
圧は、ヘッドから記録媒体に放電する危険性を低下させ
る。本発明は、一般に、磁気記録の分野に適用される。
本発明の特別な用途として、例えば、コンピュータのデ
ィスクドライブ、デジタルオーディオテープ記録システ
ムおよびコンピュータのテープカートリッジシステムが
ある。
【００１１】図４は、本発明の一実施形態を示す概念的
ブロック図である。電流源４１０の第１ターミナルが正
の電源（ＰＳ）に接続されている。電流源４１０の第２
ターミナルは、書込みヘッドターミナルＨＷＸおよびス
イッチ４１４の第１ターミナルに接続されている。スイ
ッチ４１４の第２ターミナルは、負の電源（ＮＳ）に接
続されている。電流源４１２の第１ターミナルは正の電
源（ＰＳ）に接続されている。電流源４１２の第２ター
ミナルは、書込みヘッドターミナルＨＷＹおよびスイッ
チ４１６の第１ターミナルに接続されている。スイッチ
４１６の第２ターミナルは負の電源（ＮＳ）に接続され
ている。電流源４１０およびスイッチ４１６には、書込
みドライバ制御信号ＷＤＸが接続される。また、電流源
４１２およびスイッチ４１４には、書込みドライバ制御
信号ＷＤＹが接続される。
ブロック図である。電流源４１０の第１ターミナルが正
の電源（ＰＳ）に接続されている。電流源４１０の第２
ターミナルは、書込みヘッドターミナルＨＷＸおよびス
イッチ４１４の第１ターミナルに接続されている。スイ
ッチ４１４の第２ターミナルは、負の電源（ＮＳ）に接
続されている。電流源４１２の第１ターミナルは正の電
源（ＰＳ）に接続されている。電流源４１２の第２ター
ミナルは、書込みヘッドターミナルＨＷＹおよびスイッ
チ４１６の第１ターミナルに接続されている。スイッチ
４１６の第２ターミナルは負の電源（ＮＳ）に接続され
ている。電流源４１０およびスイッチ４１６には、書込
みドライバ制御信号ＷＤＸが接続される。また、電流源
４１２およびスイッチ４１４には、書込みドライバ制御
信号ＷＤＹが接続される。
【００１２】作動に際し、ＷＤＸが高くかつＷＤＹが低
い場合には、電流源４１０がオン、スイッチ４１６が
閉、電流源４１２がオフ、およびスイッチ４１４が開に
される。ＷＤＸが低くかつＷＤＹが高い場合には、電流
源４１２がオン、スイッチ４１４が閉、電流源４１０が
オフ、およびスイッチ４１６が開にされる。従って、電
流は、正の電源（ＰＳ）から、電流源４１２を通ってＨ
ＷＹへと流れ、誘導記録ヘッドを横切ってＨＷＸへと流
れ、更にスイッチ４１４を通って負の電源（ＮＳ）に流
れる。これらの２つの作動状態は、磁気記録媒体上の領
域の磁界方向を定めること、従ってデジタルデータを記
憶することに使用される。電流源を介してではなく、ス
イッチを介して書込みヘッドターミナルＨＷＸ、ＨＷＹ
を負の電源（ＮＳ）に接続すると、書込みヘッドのバイ
アス電圧を低下させることができる。ヘッドバイアス電
圧が低下すると、ヘッドから記録媒体に放電電流が流れ
る危険性が低下する。
い場合には、電流源４１０がオン、スイッチ４１６が
閉、電流源４１２がオフ、およびスイッチ４１４が開に
される。ＷＤＸが低くかつＷＤＹが高い場合には、電流
源４１２がオン、スイッチ４１４が閉、電流源４１０が
オフ、およびスイッチ４１６が開にされる。従って、電
流は、正の電源（ＰＳ）から、電流源４１２を通ってＨ
ＷＹへと流れ、誘導記録ヘッドを横切ってＨＷＸへと流
れ、更にスイッチ４１４を通って負の電源（ＮＳ）に流
れる。これらの２つの作動状態は、磁気記録媒体上の領
域の磁界方向を定めること、従ってデジタルデータを記
憶することに使用される。電流源を介してではなく、ス
イッチを介して書込みヘッドターミナルＨＷＸ、ＨＷＹ
を負の電源（ＮＳ）に接続すると、書込みヘッドのバイ
アス電圧を低下させることができる。ヘッドバイアス電
圧が低下すると、ヘッドから記録媒体に放電電流が流れ
る危険性が低下する。
【００１３】図５は、本発明による低バイアス電圧書込
みドライバの一実施形態を示す。書込みドライバ入力Ｗ
ＤＹは、インバータＩ２の入力に接続される。インバー
タＩ２の出力は、ＮＰＮトランジスタＱ４のベースに接
続されている。トランジスタＱ４のコレクタは、ＰＭＯ
Ｓ ＦＥＴ Ｍ２３のゲートおよび抵抗器Ｒ２の第１タ
ーミナルに接続されている。トランジスタＱ４のエミッ
タは、抵抗器Ｒ４を介して負の電源（ＮＳ）に接続され
ている。抵抗器Ｒ２の第２ターミナルは、正の電源（Ｐ
Ｓ１）に接続されている。ＦＥＴ Ｍ２３、Ｍ１は、正
の電源（ＰＳ１）に接続されている。ＦＥＴ Ｍ２３の
ドレーンは、ＰＭＯＳ ＦＥＴ Ｍ１のドレーン、ＰＮ
ＰトランジスタＱ６のベース、およびショットキーダイ
オードＤ２の入力に接続されている。
みドライバの一実施形態を示す。書込みドライバ入力Ｗ
ＤＹは、インバータＩ２の入力に接続される。インバー
タＩ２の出力は、ＮＰＮトランジスタＱ４のベースに接
続されている。トランジスタＱ４のコレクタは、ＰＭＯ
Ｓ ＦＥＴ Ｍ２３のゲートおよび抵抗器Ｒ２の第１タ
ーミナルに接続されている。トランジスタＱ４のエミッ
タは、抵抗器Ｒ４を介して負の電源（ＮＳ）に接続され
ている。抵抗器Ｒ２の第２ターミナルは、正の電源（Ｐ
Ｓ１）に接続されている。ＦＥＴ Ｍ２３、Ｍ１は、正
の電源（ＰＳ１）に接続されている。ＦＥＴ Ｍ２３の
ドレーンは、ＰＭＯＳ ＦＥＴ Ｍ１のドレーン、ＰＮ
ＰトランジスタＱ６のベース、およびショットキーダイ
オードＤ２の入力に接続されている。
【００１４】ＰＭＯＳ ＦＥＴ Ｍ１、Ｍ３およびＮＰ
ＮトランジスタＱ１０、Ｑ１１、Ｑ１３は、ターミナル
ＨＷＸ、ＨＷＹを横切り、誘導ヘッドを通って流れる電
流を定める電流ミラー（current mirror) の一部であ
る。ＰＭＯＳ ＦＥＴ Ｍ２３は、Ｍ１−Ｍ３電流源を
制御するスイッチである。ＰＮＰトランジスタＱ６は、
Ｍ１−Ｍ３電流源のターンオン時間を短縮する。電流ミ
ラー入力ＩＷが、トランジスタＱ１３のベースおよびト
ランジスタＱ１０のコレクタに接続されている。トラン
ジスタＱ１３のエミッタは、トランジスタＱ１０、Ｑ１
１のベースに接続されている。トランジスタＱ１０のエ
ミッタは、抵抗器Ｒ２９を介して、負の電源（ＮＳ）に
接続されている。トランジスタＱ１１のコレクタは、Ｆ
ＥＴ Ｍ１のドレーンに接続されている。ショットキー
ダイオードＤ２の出力は、ＰＭＯＳＦＥＴ Ｍ１、Ｍ３
のゲートおよび抵抗器Ｒ６の第１ターミナルに接続され
ている。抵抗器Ｒ６の第２ターミナルは、正の電源（Ｐ
Ｓ１）に接続されている。
ＮトランジスタＱ１０、Ｑ１１、Ｑ１３は、ターミナル
ＨＷＸ、ＨＷＹを横切り、誘導ヘッドを通って流れる電
流を定める電流ミラー（current mirror) の一部であ
る。ＰＭＯＳ ＦＥＴ Ｍ２３は、Ｍ１−Ｍ３電流源を
制御するスイッチである。ＰＮＰトランジスタＱ６は、
Ｍ１−Ｍ３電流源のターンオン時間を短縮する。電流ミ
ラー入力ＩＷが、トランジスタＱ１３のベースおよびト
ランジスタＱ１０のコレクタに接続されている。トラン
ジスタＱ１３のエミッタは、トランジスタＱ１０、Ｑ１
１のベースに接続されている。トランジスタＱ１０のエ
ミッタは、抵抗器Ｒ２９を介して、負の電源（ＮＳ）に
接続されている。トランジスタＱ１１のコレクタは、Ｆ
ＥＴ Ｍ１のドレーンに接続されている。ショットキー
ダイオードＤ２の出力は、ＰＭＯＳＦＥＴ Ｍ１、Ｍ３
のゲートおよび抵抗器Ｒ６の第１ターミナルに接続され
ている。抵抗器Ｒ６の第２ターミナルは、正の電源（Ｐ
Ｓ１）に接続されている。
【００１５】ＰＭＯＳ ＦＥＴ Ｍ１１およびＮＭＯＳ
ＦＥＴ Ｍ１３は、インバータの一形式を形成してい
る。ＦＥＴ Ｍ１１のソースはトランジスタＱ６のエミ
ッタに接続されている。ＦＥＴ Ｍ１１、Ｍ１３のゲー
トは入力ＷＤＹに接続されている。ＦＥＴ Ｍ１１のド
レーンは、抵抗器Ｒ１１の第１ターミナルに接続されて
いる。抵抗器Ｒ１１の第２ターミナルはＦＥＴ Ｍ１３
のソースに接続されている。ショットキーＮＰＮトラン
ジスタＱ２は、電流が、ターミナルＨＷＸ、ＨＷＹを横
切って誘導ヘッドを通るように導く下方スイッチを形成
する。トランジスタＱ２のベースは、ＦＥＴ Ｍ１３の
ソースに接続されている。トランジスタＱ２のエミッタ
は負の電源（ＮＳ）に接続されている。トランジスタＱ
２のコレクタは、ＰＭＯＳ ＦＥＴ Ｍ５のドレーンに
接続されかつターミナルＨＷＸ、ＨＷＹを横切って誘導
ヘッドに接続されている。ＦＥＴ Ｍ５のソースは、Ｆ
ＥＴＭ３のドレーンに接続されている。ＦＥＴ Ｍ５の
ゲートは正の電源（ＰＳ）およびトランジスタＱ１３の
コレクタに接続されている。ＦＥＴ Ｍ５のボディター
ミナルは、ＦＥＴ Ｍ５のソースに接続されている。
ＦＥＴ Ｍ１３は、インバータの一形式を形成してい
る。ＦＥＴ Ｍ１１のソースはトランジスタＱ６のエミ
ッタに接続されている。ＦＥＴ Ｍ１１、Ｍ１３のゲー
トは入力ＷＤＹに接続されている。ＦＥＴ Ｍ１１のド
レーンは、抵抗器Ｒ１１の第１ターミナルに接続されて
いる。抵抗器Ｒ１１の第２ターミナルはＦＥＴ Ｍ１３
のソースに接続されている。ショットキーＮＰＮトラン
ジスタＱ２は、電流が、ターミナルＨＷＸ、ＨＷＹを横
切って誘導ヘッドを通るように導く下方スイッチを形成
する。トランジスタＱ２のベースは、ＦＥＴ Ｍ１３の
ソースに接続されている。トランジスタＱ２のエミッタ
は負の電源（ＮＳ）に接続されている。トランジスタＱ
２のコレクタは、ＰＭＯＳ ＦＥＴ Ｍ５のドレーンに
接続されかつターミナルＨＷＸ、ＨＷＹを横切って誘導
ヘッドに接続されている。ＦＥＴ Ｍ５のソースは、Ｆ
ＥＴＭ３のドレーンに接続されている。ＦＥＴ Ｍ５の
ゲートは正の電源（ＰＳ）およびトランジスタＱ１３の
コレクタに接続されている。ＦＥＴ Ｍ５のボディター
ミナルは、ＦＥＴ Ｍ５のソースに接続されている。
【００１６】図５の回路の左側半部は、上記右側半部の
回路と本質的に鏡像関係をなしている。書込みドライバ
入力ＷＤＸは、入力インバータＩ１に接続されている。
インバータＩ１の出力はＮＰＮトランジスタＱ３のベー
スに接続されている。トランジスタＱ３のコレクタは、
ＰＭＯＳ ＦＥＴ Ｍ２２のゲートに接続されかつ抵抗
器Ｒ１を介して正の電源（ＰＳ１）に接続されている。
ＮＰＮトランジスタＱ３のエミッタは、抵抗器Ｒ３を介
して負の電源（ＮＳ）に接続されている。ＦＥＴ Ｍ２
２、Ｍ０のソースは、正の電源（ＰＳ１）に接続されて
いる。ＦＥＴＭ２２のドレーンは、ＰＭＯＳ ＦＥＴ
Ｍ０のドレーン、ＰＮＰトランジスタＱ５のベース、お
よびショットキーダイオードＤ１の入力に接続されてい
る。ＰＭＯＳ ＦＥＴ Ｍ０、Ｍ２およびＮＰＮトラン
ジスタＱ１０−Ｑ１３は、ターミナルＨＷＸ、ＨＷＹを
横切って誘導ヘッドを通って流れる電流を定める。ＰＮ
ＰトランジスタＱ５は、Ｍ０−Ｍ２電流源のターンオン
時間を減少させる。トランジスタＱ１２のベースは、ト
ランジスタＱ１０、Ｑ１１のベースに接続されている。
トランジスタＱ１２のエミッタは、抵抗器Ｒ２２を介し
て負の電源（ＮＳ）に接続されている。トランジスタＱ
１２のコレクタは、ＦＥＴ Ｍ０のドレーンに接続され
ている。ショットキーダイオードＤ１の出力は、ＰＭＯ
Ｓ ＦＥＴ Ｍ０、Ｍ２のゲートに接続されかつ抵抗器
Ｒ５を介して正の電源（ＰＳ１）に接続されている。
回路と本質的に鏡像関係をなしている。書込みドライバ
入力ＷＤＸは、入力インバータＩ１に接続されている。
インバータＩ１の出力はＮＰＮトランジスタＱ３のベー
スに接続されている。トランジスタＱ３のコレクタは、
ＰＭＯＳ ＦＥＴ Ｍ２２のゲートに接続されかつ抵抗
器Ｒ１を介して正の電源（ＰＳ１）に接続されている。
ＮＰＮトランジスタＱ３のエミッタは、抵抗器Ｒ３を介
して負の電源（ＮＳ）に接続されている。ＦＥＴ Ｍ２
２、Ｍ０のソースは、正の電源（ＰＳ１）に接続されて
いる。ＦＥＴＭ２２のドレーンは、ＰＭＯＳ ＦＥＴ
Ｍ０のドレーン、ＰＮＰトランジスタＱ５のベース、お
よびショットキーダイオードＤ１の入力に接続されてい
る。ＰＭＯＳ ＦＥＴ Ｍ０、Ｍ２およびＮＰＮトラン
ジスタＱ１０−Ｑ１３は、ターミナルＨＷＸ、ＨＷＹを
横切って誘導ヘッドを通って流れる電流を定める。ＰＮ
ＰトランジスタＱ５は、Ｍ０−Ｍ２電流源のターンオン
時間を減少させる。トランジスタＱ１２のベースは、ト
ランジスタＱ１０、Ｑ１１のベースに接続されている。
トランジスタＱ１２のエミッタは、抵抗器Ｒ２２を介し
て負の電源（ＮＳ）に接続されている。トランジスタＱ
１２のコレクタは、ＦＥＴ Ｍ０のドレーンに接続され
ている。ショットキーダイオードＤ１の出力は、ＰＭＯ
Ｓ ＦＥＴ Ｍ０、Ｍ２のゲートに接続されかつ抵抗器
Ｒ５を介して正の電源（ＰＳ１）に接続されている。
【００１７】ＰＭＯＳ ＦＥＴ Ｍ１０およびＮＭＯＳ
ＦＥＴ Ｍ１２は、インバータの一形式を形成してい
る。ＦＥＴ Ｍ１１のソースはトランジスタＱ５のエミ
ッタに接続されている。ＦＥＴ Ｍ１０、Ｍ１２のゲー
トは入力ＷＤＸに接続されている。ＦＥＴ Ｍ１０のド
レーンは、抵抗器Ｒ１９を介してＦＥＴ Ｍ１２のソー
スに接続されている。ＦＥＴ Ｍ１２のドレーンは、負
の電源（ＮＳ）に接続されている。この実施形態では、
ＷＤＸおよびＷＤＹは、ＣＭＯＳ制御信号である。本発
明の他の実施形態は、非ＣＭＯＳ制御信号、例えばエミ
ッタ結合ロジック（ＥＣＬ）レベル制御信号を用いて構
成できる。ショットキーＮＰＮトランジスタＱ１は、電
流が、ターミナルＨＷＸ、ＨＷＹを横切って誘導ヘッド
を通るように導く下方スイッチを形成する。トランジス
タＱ１のベースは、ＦＥＴ Ｍ１２のソースに接続され
ている。トランジスタＱ１のエミッタは負の電源（Ｎ
Ｓ）に接続されている。トランジスタＱ１のコレクタ
は、ターミナルＨＷＸ、ＨＷＹを横切って誘導ヘッドに
接続されかつＰＭＯＳＦＥＴ Ｍ４のドレーンに接続さ
れている。ＦＥＴ Ｍ４のソースは、ＦＥＴＭ２のドレ
ーンに接続されている。ＦＥＴ Ｍ４のゲートは正の電
源（ＰＳ）およびＦＥＴ Ｍ１０のソースに接続されて
いる。ＦＥＴ Ｍ４のボディターミナルは、ＦＥＴ Ｍ
４のソースに接続されている。
ＦＥＴ Ｍ１２は、インバータの一形式を形成してい
る。ＦＥＴ Ｍ１１のソースはトランジスタＱ５のエミ
ッタに接続されている。ＦＥＴ Ｍ１０、Ｍ１２のゲー
トは入力ＷＤＸに接続されている。ＦＥＴ Ｍ１０のド
レーンは、抵抗器Ｒ１９を介してＦＥＴ Ｍ１２のソー
スに接続されている。ＦＥＴ Ｍ１２のドレーンは、負
の電源（ＮＳ）に接続されている。この実施形態では、
ＷＤＸおよびＷＤＹは、ＣＭＯＳ制御信号である。本発
明の他の実施形態は、非ＣＭＯＳ制御信号、例えばエミ
ッタ結合ロジック（ＥＣＬ）レベル制御信号を用いて構
成できる。ショットキーＮＰＮトランジスタＱ１は、電
流が、ターミナルＨＷＸ、ＨＷＹを横切って誘導ヘッド
を通るように導く下方スイッチを形成する。トランジス
タＱ１のベースは、ＦＥＴ Ｍ１２のソースに接続され
ている。トランジスタＱ１のエミッタは負の電源（Ｎ
Ｓ）に接続されている。トランジスタＱ１のコレクタ
は、ターミナルＨＷＸ、ＨＷＹを横切って誘導ヘッドに
接続されかつＰＭＯＳＦＥＴ Ｍ４のドレーンに接続さ
れている。ＦＥＴ Ｍ４のソースは、ＦＥＴＭ２のドレ
ーンに接続されている。ＦＥＴ Ｍ４のゲートは正の電
源（ＰＳ）およびＦＥＴ Ｍ１０のソースに接続されて
いる。ＦＥＴ Ｍ４のボディターミナルは、ＦＥＴ Ｍ
４のソースに接続されている。
【００１８】回路には２つの主要な書込み作動があり、
第１は、電流を、ＦＥＴ Ｍ２〜ＦＥＴ Ｍ４から、タ
ーミナルＨＷＸ、ＨＷＹを横切って書込みヘッドに駆動
しかつトランジスタＱ２を介して負の電源（ＮＳ）に駆
動する作動である。他は、電流を、ＦＥＴ Ｍ３〜ＦＥ
Ｔ Ｍ５から、ターミナルＨＷＸ、ＨＷＹを横切って書
込みヘッドを介し、かつトランジスタＱ１を介して負の
電源（ＮＳ）に駆動する書込み作動である。作動に際
し、書込みドライバ入力ＷＤＸが高くかつＷＤＹが低い
場合には、インバータＩ１が高いＷＤＸ信号を変換し、
これによりトランジスタＱ３をターンオフする。オフさ
れたトランジスタＱ３は、ＰＭＯＳ ＦＥＴ Ｍ２２の
ゲートに高電圧を発生させ、これによりＰＭＯＳ ＦＥ
Ｔ Ｍ２２がターンオフされる。トランジスタＱ１２を
含む電流ミラーを介して引き出されるＰＭＯＳ ＦＥＴ
Ｍ２２の電流がオフされると、ＰＮＰトランジスタＱ
５のベースの電圧が低下されて該トランジスタＱ５がタ
ーンオンされ、かつＦＥＴＭ０、Ｍ２のゲートの電圧が
低下されて該ＦＥＴ Ｍ０、Ｍ２がターンオンされる。
第１は、電流を、ＦＥＴ Ｍ２〜ＦＥＴ Ｍ４から、タ
ーミナルＨＷＸ、ＨＷＹを横切って書込みヘッドに駆動
しかつトランジスタＱ２を介して負の電源（ＮＳ）に駆
動する作動である。他は、電流を、ＦＥＴ Ｍ３〜ＦＥ
Ｔ Ｍ５から、ターミナルＨＷＸ、ＨＷＹを横切って書
込みヘッドを介し、かつトランジスタＱ１を介して負の
電源（ＮＳ）に駆動する書込み作動である。作動に際
し、書込みドライバ入力ＷＤＸが高くかつＷＤＹが低い
場合には、インバータＩ１が高いＷＤＸ信号を変換し、
これによりトランジスタＱ３をターンオフする。オフさ
れたトランジスタＱ３は、ＰＭＯＳ ＦＥＴ Ｍ２２の
ゲートに高電圧を発生させ、これによりＰＭＯＳ ＦＥ
Ｔ Ｍ２２がターンオフされる。トランジスタＱ１２を
含む電流ミラーを介して引き出されるＰＭＯＳ ＦＥＴ
Ｍ２２の電流がオフされると、ＰＮＰトランジスタＱ
５のベースの電圧が低下されて該トランジスタＱ５がタ
ーンオンされ、かつＦＥＴＭ０、Ｍ２のゲートの電圧が
低下されて該ＦＥＴ Ｍ０、Ｍ２がターンオンされる。
【００１９】回路の他方の側では、インバータＩ２が、
ＷＤＸの低い信号を変換して、トランジスタＱ４をター
ンオンする。トランジスタＱ４がターンオンされると、
ＰＭＯＳ ＦＥＴ Ｍ２３のゲートの電圧が低下し、該
ＰＭＯＳ ＦＥＴ Ｍ２３がターンオンされる。これに
より、トランジスタＱ６のゲートの電圧が上昇して該ト
ランジスタＱ６がターンオフされ、かつダイオードＤ２
に電流が通され、ＰＭＯＳ ＦＥＴ Ｍ１、Ｍ３のゲー
トの電圧が上昇して該ＦＥＴ Ｍ１、Ｍ３がターンオフ
される。回路のスイッチセクションに関し、ＦＥＴ Ｍ
１０、Ｍ１２により形成されるインバータは、ＷＤＸの
高い信号を変換する。これにより、ショットキーＮＰＮ
トランジスタＱ１がターンオフされる。ＦＥＴ Ｍ１
１、Ｍ１３により形成されるインバータはＷＤＹの低い
信号を変換し、これによりショットキーＮＰＮトランジ
スタＱ２がターンオンされる。従って、ＷＤＸが高くか
つＷＤＹが低くなり、電流が、Ｍ２〜Ｍ４を通って、書
込みヘッド、トランジスタＱ２および負の電源（ＮＳ）
へと流れる。
ＷＤＸの低い信号を変換して、トランジスタＱ４をター
ンオンする。トランジスタＱ４がターンオンされると、
ＰＭＯＳ ＦＥＴ Ｍ２３のゲートの電圧が低下し、該
ＰＭＯＳ ＦＥＴ Ｍ２３がターンオンされる。これに
より、トランジスタＱ６のゲートの電圧が上昇して該ト
ランジスタＱ６がターンオフされ、かつダイオードＤ２
に電流が通され、ＰＭＯＳ ＦＥＴ Ｍ１、Ｍ３のゲー
トの電圧が上昇して該ＦＥＴ Ｍ１、Ｍ３がターンオフ
される。回路のスイッチセクションに関し、ＦＥＴ Ｍ
１０、Ｍ１２により形成されるインバータは、ＷＤＸの
高い信号を変換する。これにより、ショットキーＮＰＮ
トランジスタＱ１がターンオフされる。ＦＥＴ Ｍ１
１、Ｍ１３により形成されるインバータはＷＤＹの低い
信号を変換し、これによりショットキーＮＰＮトランジ
スタＱ２がターンオンされる。従って、ＷＤＸが高くか
つＷＤＹが低くなり、電流が、Ｍ２〜Ｍ４を通って、書
込みヘッド、トランジスタＱ２および負の電源（ＮＳ）
へと流れる。
【００２０】同様に、ＷＤＸが低くかつＷＤＹが高い場
合には、電流が、ＦＥＴ Ｍ３〜Ｍ５を通って、書込み
ヘッド、トランジスタＱ１および負の電源（ＮＳ）へと
流れる。これらの２つの経路間で電流を切り換えると、
書込みヘッドが、磁気記録媒体例えばコンピュータのハ
ードディスクプラッタのビットの磁界方向を変更する。
図６には、本発明の一実施形態の幾つかの切換えサイク
ル中のヘッドバイアス電圧が示されている。図６におけ
る実線は書込みヘッドのＨＷＸ側の電圧を表し、破線は
書込みヘッドのＨＷＹ側の電圧を表す。図６に示すよう
に、定常作動中は、書込みヘッドの両側でのバイアス電
圧は、1.5 Ｖより充分低い。書込みヘッドを通る電流の
方向が切り換えられると、過渡高電圧のスイングが生じ
る。本発明の低い定常状態バイアス電圧により、ヘッド
と記録媒体との間のアークが低減されるため、書込みヘ
ッドの信頼性および耐久性が向上する。
合には、電流が、ＦＥＴ Ｍ３〜Ｍ５を通って、書込み
ヘッド、トランジスタＱ１および負の電源（ＮＳ）へと
流れる。これらの２つの経路間で電流を切り換えると、
書込みヘッドが、磁気記録媒体例えばコンピュータのハ
ードディスクプラッタのビットの磁界方向を変更する。
図６には、本発明の一実施形態の幾つかの切換えサイク
ル中のヘッドバイアス電圧が示されている。図６におけ
る実線は書込みヘッドのＨＷＸ側の電圧を表し、破線は
書込みヘッドのＨＷＹ側の電圧を表す。図６に示すよう
に、定常作動中は、書込みヘッドの両側でのバイアス電
圧は、1.5 Ｖより充分低い。書込みヘッドを通る電流の
方向が切り換えられると、過渡高電圧のスイングが生じ
る。本発明の低い定常状態バイアス電圧により、ヘッド
と記録媒体との間のアークが低減されるため、書込みヘ
ッドの信頼性および耐久性が向上する。
【００２１】一般に、ＮＰＮトランジスタは強い駆動能
力を有するため、書込みドライバ回路はＮＰＮトランジ
スタ電流源を使用して、電流を、書込みヘッドを通して
駆動する。図５に示す本発明の一実施形態では、ＦＥＴ
Ｍ２−Ｍ５を備えたＰＭＯＳ ＦＥＴ電流源が、書込
みヘッドを通して電流を駆動する。これらのＰＭＯＳＦ
ＥＴは比較的大きく作られているため、ヘッドを通る電
流の方向を迅速に切り換えるのに必要な高電流が得られ
かつ磁気記録媒体のビットを定める充分な磁界を誘起す
る。ＰＭＯＳ ＦＥＴのサイズの増大により、ＦＥＴの
ゲート容量、従って所与の制御電流を得るためのターン
オン時間が増大する。ＰＮＰヘルパトランジスタＱ５、
Ｑ６およびダイオードＤ１、Ｄ２は、ＦＥＴの切換え速
度を増大させる。書込みドライバ制御信号ＷＤＹが高く
なると、インバータＩ２が、トランジスタＱ４に低い信
号を供給して該トランジスタＱ４をターンオフする。ト
ランジスタＱ４のターンオフにより、ＰＭＯＳ ＦＥＴ
Ｍ２３のゲートの電圧が上昇して該ＦＥＴ Ｍ２３を
ターンオフする。トランジスタＱ１１は、ＰＮＰトラン
ジスタＱ６のベースから電流を抽出して該トランジスタ
Ｑ６をターンオフする電流ミラーの一部である。ダイオ
ードＤ２は、トランジスタＱ６のベースの電圧がＦＥＴ
Ｍ１、Ｍ３のゲートの電圧より低いときに逆バイアス
されるため、ＦＥＴ Ｍ１、Ｍ３の比較的大きなゲート
容量を分離する。ＦＥＴ Ｍ１、Ｍ３のゲート容量の分
離により、トランジスタＱ６の切換え速度が増大する。
トランジスタＱ６がターンオンされると、電流がＦＥＴ
Ｍ１、Ｍ３から抽出され、これによりＦＥＴ Ｍ１、
Ｍ３がターンオンされる。かくして、トランジスタＱ
５、Ｑ６およびダイオードＤ１、Ｄ２が、ＰＭＯＳ Ｆ
ＥＴドライバＭ２、Ｍ３の切換え速度を増大させかつこ
れらのＰＭＯＳ ＦＥＴの大きなサイズを補償する。
力を有するため、書込みドライバ回路はＮＰＮトランジ
スタ電流源を使用して、電流を、書込みヘッドを通して
駆動する。図５に示す本発明の一実施形態では、ＦＥＴ
Ｍ２−Ｍ５を備えたＰＭＯＳ ＦＥＴ電流源が、書込
みヘッドを通して電流を駆動する。これらのＰＭＯＳＦ
ＥＴは比較的大きく作られているため、ヘッドを通る電
流の方向を迅速に切り換えるのに必要な高電流が得られ
かつ磁気記録媒体のビットを定める充分な磁界を誘起す
る。ＰＭＯＳ ＦＥＴのサイズの増大により、ＦＥＴの
ゲート容量、従って所与の制御電流を得るためのターン
オン時間が増大する。ＰＮＰヘルパトランジスタＱ５、
Ｑ６およびダイオードＤ１、Ｄ２は、ＦＥＴの切換え速
度を増大させる。書込みドライバ制御信号ＷＤＹが高く
なると、インバータＩ２が、トランジスタＱ４に低い信
号を供給して該トランジスタＱ４をターンオフする。ト
ランジスタＱ４のターンオフにより、ＰＭＯＳ ＦＥＴ
Ｍ２３のゲートの電圧が上昇して該ＦＥＴ Ｍ２３を
ターンオフする。トランジスタＱ１１は、ＰＮＰトラン
ジスタＱ６のベースから電流を抽出して該トランジスタ
Ｑ６をターンオフする電流ミラーの一部である。ダイオ
ードＤ２は、トランジスタＱ６のベースの電圧がＦＥＴ
Ｍ１、Ｍ３のゲートの電圧より低いときに逆バイアス
されるため、ＦＥＴ Ｍ１、Ｍ３の比較的大きなゲート
容量を分離する。ＦＥＴ Ｍ１、Ｍ３のゲート容量の分
離により、トランジスタＱ６の切換え速度が増大する。
トランジスタＱ６がターンオンされると、電流がＦＥＴ
Ｍ１、Ｍ３から抽出され、これによりＦＥＴ Ｍ１、
Ｍ３がターンオンされる。かくして、トランジスタＱ
５、Ｑ６およびダイオードＤ１、Ｄ２が、ＰＭＯＳ Ｆ
ＥＴドライバＭ２、Ｍ３の切換え速度を増大させかつこ
れらのＰＭＯＳ ＦＥＴの大きなサイズを補償する。
【００２２】本発明は、種々の回路構成で実施できる。
例えば、一実施形態では、ＦＥＴＭ２、Ｍ３、Ｍ４およ
びＭ５からなる書込みドライバ電流源を、ＰＮＰトラン
ジスタ電流源で置換できる。他の実施形態では、トラン
ジスタＱ１、Ｑ２により形成されるスイッチは、ＮＭＯ
Ｓ ＦＥＴスイッチで置換できる。以上、低ヘッドバイ
アス電圧書込みドライバを説明した。本発明は或る特定
実施形態に関連して説明したが、当業者には、本発明の
新規な特徴が他の実施形態にも適用でき、これらの全て
が本発明の範囲内に包含されるものであることが理解さ
れよう。
例えば、一実施形態では、ＦＥＴＭ２、Ｍ３、Ｍ４およ
びＭ５からなる書込みドライバ電流源を、ＰＮＰトラン
ジスタ電流源で置換できる。他の実施形態では、トラン
ジスタＱ１、Ｑ２により形成されるスイッチは、ＮＭＯ
Ｓ ＦＥＴスイッチで置換できる。以上、低ヘッドバイ
アス電圧書込みドライバを説明した。本発明は或る特定
実施形態に関連して説明したが、当業者には、本発明の
新規な特徴が他の実施形態にも適用でき、これらの全て
が本発明の範囲内に包含されるものであることが理解さ
れよう。
【００２３】上記の記載に関連して、以下の事項を開示
する。 １．負の電源ターミナルおよび正の電源ターミナルと、
該正の電源ターミナルに接続された第１電流源と、該第
１電流源に接続された第１書込みドライバヘッドターミ
ナルと、前記正の電源ターミナルに接続された第２電流
源と、該第２電流源に接続された第２書込みドライバヘ
ッドターミナルと、第１スイッチとを有し、該第１スイ
ッチの第１ターミナルが第１書込みドライバヘッドター
ミナルに接続され、第２スイッチを更に有し、該第２ス
イッチの第１ターミナルが第２書込みドライバヘッドタ
ーミナルに接続され、前記第１および第２スイッチの第
２ターミナルが前記負の電源ターミナルに接続されてお
り、前記第１および第２書込みヘッドターミナルのバイ
アス電圧が、前記正の電源ターミナルの電圧よりも前記
負の電源ターミナルの電圧に近いことを特徴とする書込
みドライバ回路。 ２．前記第１電流源は切換え形電流源であり、前記第２
電流源は切換え形電流源であることを特徴とする前記項
１に記載の装置。 ３．前記第１電流源の切換え時間を短縮するため、前記
第１電流源に接続された第１電流源スイッチドライバト
ランジスタと、前記第２電流源の切換え時間を短縮する
ため、前記第２電流源に接続された第２電流源スイッチ
ドライバトランジスタとを更に有することを特徴とする
前記項２に記載の書込みドライバ回路。 ４．前記第１および第２電流源はＰＭＯＳ ＦＥＴから
なることを特徴とする前記項３に記載の書込みドライバ
回路。 ５．前記第１電流源スイッチドライバトランジスタがＰ
ＮＰトランジスタからなり、前記第２電流源スイッチド
ライバトランジスタがＰＮＰトランジスタからなること
を特徴とする前記項４に記載の書込みドライバ回路。 ６．第１および第２アイソレーションダイオードを更に
有し、各アイソレーションダイオードが第１および第２
ターミナルを備え、前記第１アイソレーションダイオー
ドの第１ターミナルが前記第１電流源に接続され、前記
第１アイソレーションダイオードの第２ターミナルが前
記第１電流源スイッチドライバトランジスタに接続さ
れ、前記第２アイソレーションダイオードの第１ターミ
ナルが前記第２電流源に接続され、前記第２アイソレー
ションダイオードの第２ターミナルが前記第２電流源ス
イッチドライバトランジスタに接続されていることを特
徴とする前記項３に記載の書込みドライバ回路。 ７．前記第１および第２書込みヘッドターミナルのバイ
アス電圧が２Ｖより低いことを特徴とする前記項６に記
載の書込みドライバ回路。 ８．前記第１および第２スイッチは、前記負の電源ター
ミナルに直接接続されていることを特徴とする前記項６
に記載の書込みドライバ回路。 ９．前記書込みドライバ回路が、ディスクドライブ誘導
書込みヘッドを駆動することを特徴とする前記項８に記
載の書込みドライバ回路。 10. 前記第１および第２スイッチが、ＣＭＯＳレベル入
力信号により制御されることを特徴とする前記項９に記
載の書込みドライバ回路。 11. 前記第１および第２スイッチが、ＥＣＬレベル入力
信号により制御されることを特徴とする前記項９に記載
の書込みドライバ回路。 12. 前記第１および第２電流源が、ＰＮＰトランジスタ
からなることを特徴とする前記項３に記載の書込みドラ
イバ回路。 13. 前記第１および第２スイッチが、ショットキーＮＰ
Ｎトランジスタからなることを特徴とする前記項３に記
載の書込みドライバ回路。 14. 前記第１および第２スイッチが、ＮＭＯＳ ＦＥＴ
からなることを特徴とする前記項３に記載の書込みドラ
イバ回路。
する。 １．負の電源ターミナルおよび正の電源ターミナルと、
該正の電源ターミナルに接続された第１電流源と、該第
１電流源に接続された第１書込みドライバヘッドターミ
ナルと、前記正の電源ターミナルに接続された第２電流
源と、該第２電流源に接続された第２書込みドライバヘ
ッドターミナルと、第１スイッチとを有し、該第１スイ
ッチの第１ターミナルが第１書込みドライバヘッドター
ミナルに接続され、第２スイッチを更に有し、該第２ス
イッチの第１ターミナルが第２書込みドライバヘッドタ
ーミナルに接続され、前記第１および第２スイッチの第
２ターミナルが前記負の電源ターミナルに接続されてお
り、前記第１および第２書込みヘッドターミナルのバイ
アス電圧が、前記正の電源ターミナルの電圧よりも前記
負の電源ターミナルの電圧に近いことを特徴とする書込
みドライバ回路。 ２．前記第１電流源は切換え形電流源であり、前記第２
電流源は切換え形電流源であることを特徴とする前記項
１に記載の装置。 ３．前記第１電流源の切換え時間を短縮するため、前記
第１電流源に接続された第１電流源スイッチドライバト
ランジスタと、前記第２電流源の切換え時間を短縮する
ため、前記第２電流源に接続された第２電流源スイッチ
ドライバトランジスタとを更に有することを特徴とする
前記項２に記載の書込みドライバ回路。 ４．前記第１および第２電流源はＰＭＯＳ ＦＥＴから
なることを特徴とする前記項３に記載の書込みドライバ
回路。 ５．前記第１電流源スイッチドライバトランジスタがＰ
ＮＰトランジスタからなり、前記第２電流源スイッチド
ライバトランジスタがＰＮＰトランジスタからなること
を特徴とする前記項４に記載の書込みドライバ回路。 ６．第１および第２アイソレーションダイオードを更に
有し、各アイソレーションダイオードが第１および第２
ターミナルを備え、前記第１アイソレーションダイオー
ドの第１ターミナルが前記第１電流源に接続され、前記
第１アイソレーションダイオードの第２ターミナルが前
記第１電流源スイッチドライバトランジスタに接続さ
れ、前記第２アイソレーションダイオードの第１ターミ
ナルが前記第２電流源に接続され、前記第２アイソレー
ションダイオードの第２ターミナルが前記第２電流源ス
イッチドライバトランジスタに接続されていることを特
徴とする前記項３に記載の書込みドライバ回路。 ７．前記第１および第２書込みヘッドターミナルのバイ
アス電圧が２Ｖより低いことを特徴とする前記項６に記
載の書込みドライバ回路。 ８．前記第１および第２スイッチは、前記負の電源ター
ミナルに直接接続されていることを特徴とする前記項６
に記載の書込みドライバ回路。 ９．前記書込みドライバ回路が、ディスクドライブ誘導
書込みヘッドを駆動することを特徴とする前記項８に記
載の書込みドライバ回路。 10. 前記第１および第２スイッチが、ＣＭＯＳレベル入
力信号により制御されることを特徴とする前記項９に記
載の書込みドライバ回路。 11. 前記第１および第２スイッチが、ＥＣＬレベル入力
信号により制御されることを特徴とする前記項９に記載
の書込みドライバ回路。 12. 前記第１および第２電流源が、ＰＮＰトランジスタ
からなることを特徴とする前記項３に記載の書込みドラ
イバ回路。 13. 前記第１および第２スイッチが、ショットキーＮＰ
Ｎトランジスタからなることを特徴とする前記項３に記
載の書込みドライバ回路。 14. 前記第１および第２スイッチが、ＮＭＯＳ ＦＥＴ
からなることを特徴とする前記項３に記載の書込みドラ
イバ回路。
【図１】一般的な書込みドライバの一形式を示す概念的
なブロック図である。
なブロック図である。
【図２】一般的な書込みドライバの第２の形式を示す概
念的なブロック図である。
念的なブロック図である。
【図３】従来技術による一般的な書込みヘッドの幾つか
の切換えサイクルについての書込みヘッドバイアス電圧
を示す図面である。
の切換えサイクルについての書込みヘッドバイアス電圧
を示す図面である。
【図４】本発明の一実施形態を示す概念的ブロック図で
ある。
ある。
【図５】本発明の低バイアス電圧書込みドライバの一実
施形態を示す図面である。
施形態を示す図面である。
【図６】本発明の一実施形態による幾つかの切換えサイ
クル中のヘッドバイアス電圧を示す図面である。
クル中のヘッドバイアス電圧を示す図面である。
４１０、４１２ 電流源 ４１４、４１６ スイッチ ＨＷＸ、ＨＷＹ ターミナル Ｉ１、Ｉ２ インバータ ＮＳ 負の電源 ＰＳ、ＰＳ１ 正の電源 ＷＤＸ、ＷＤＹ 書込みドライバ制御信号
Claims (1)
- 【請求項１】 負の電源ターミナルおよび正の電源ター
ミナルと、 該正の電源ターミナルに接続された第１電流源と、 該第１電流源に接続された第１書込みドライバヘッドタ
ーミナルと、 前記正の電源ターミナルに接続された第２電流源と、 該第２電流源に接続された第２書込みドライバヘッドタ
ーミナルと、 第１スイッチとを有し、該第１スイッチの第１ターミナ
ルが第１書込みドライバヘッドターミナルに接続され、 第２スイッチを更に有し、該第２スイッチの第１ターミ
ナルが第２書込みドライバヘッドターミナルに接続さ
れ、 前記第１および第２スイッチの第２ターミナルが前記負
の電源ターミナルに接続されており、前記第１および第
２書込みヘッドターミナルのバイアス電圧が、前記正の
電源ターミナルの電圧よりも前記負の電源ターミナルの
電圧に近いことを特徴とする書込みドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/725,581 US5852526A (en) | 1996-09-25 | 1996-09-25 | Low bias voltage write driver using a low bias voltage to reduce the risk of head arcing |
| US08/725581 | 1996-09-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10188208A true JPH10188208A (ja) | 1998-07-21 |
Family
ID=24915132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9257130A Pending JPH10188208A (ja) | 1996-09-25 | 1997-09-22 | 低バイアス電圧書込みドライバ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5852526A (ja) |
| EP (1) | EP0833307A3 (ja) |
| JP (1) | JPH10188208A (ja) |
| KR (1) | KR19980024898A (ja) |
| TW (1) | TW374908B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986832A (en) * | 1996-06-13 | 1999-11-16 | Vtc Inc. | Write driver with Schottky diodes to improve switching rate and reliability |
| JPH10261204A (ja) * | 1997-03-18 | 1998-09-29 | Mitsumi Electric Co Ltd | ヘッドアンプ回路 |
| US6246533B1 (en) * | 1998-07-13 | 2001-06-12 | Agilent Technologies, Inc. | Programmable write driver circuit for writing information to a magnetic storage media |
| JP2000268309A (ja) * | 1999-03-19 | 2000-09-29 | Mitsubishi Electric Corp | 書き込み電流駆動回路 |
| US6252450B1 (en) * | 1999-09-09 | 2001-06-26 | Stmicroelectronics, Inc. | Circuit and method for writing to a memory disk |
| US6278321B1 (en) * | 1999-10-21 | 2001-08-21 | Infineon Technologies Corporation | Method and apparatus for an improved variable gain amplifier |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531997B2 (ja) * | 1990-03-26 | 1996-09-04 | ティアツク株式会社 | ディジタル記録回路 |
| US5303212A (en) * | 1991-07-11 | 1994-04-12 | Teac Corporation | Low voltage, high current magnetic transducer drive system for digital recording |
| JPH05266405A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | 磁気ヘッドのライト駆動回路 |
| JP2701652B2 (ja) * | 1992-04-08 | 1998-01-21 | 日本電気株式会社 | 磁気ヘッド駆動回路 |
| US5296975A (en) * | 1992-10-09 | 1994-03-22 | International Business Machines Corporation | High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head |
| US5291069A (en) * | 1992-12-15 | 1994-03-01 | International Business Machines Corporation | Bipolar H write driver |
| JPH06325306A (ja) * | 1993-05-11 | 1994-11-25 | Seiko Epson Corp | 磁気ヘッド駆動回路 |
| US5386328A (en) * | 1993-06-18 | 1995-01-31 | Silicon Systems, Inc. | Current mirror based write driver |
| JP3107265B2 (ja) * | 1993-08-06 | 2000-11-06 | キヤノン株式会社 | 磁気ヘッド駆動装置及び磁気記録装置 |
| US5539342A (en) * | 1993-11-09 | 1996-07-23 | International Business Machines Corporation | Low distortion memory write current head drive |
| JPH07270889A (ja) * | 1994-03-30 | 1995-10-20 | Fuji Photo Film Co Ltd | カメラ用磁気記録装置 |
-
1996
- 1996-09-25 US US08/725,581 patent/US5852526A/en not_active Expired - Lifetime
-
1997
- 1997-09-22 JP JP9257130A patent/JPH10188208A/ja active Pending
- 1997-09-23 EP EP97116535A patent/EP0833307A3/en not_active Withdrawn
- 1997-09-24 KR KR1019970048413A patent/KR19980024898A/ko not_active Application Discontinuation
- 1997-09-24 TW TW086113865A patent/TW374908B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980024898A (ko) | 1998-07-06 |
| EP0833307A2 (en) | 1998-04-01 |
| US5852526A (en) | 1998-12-22 |
| TW374908B (en) | 1999-11-21 |
| EP0833307A3 (en) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5869988A (en) | High speed write driver for inductive heads | |
| US5296975A (en) | High-transition-rate, low-supply-voltage write driver circuitry for magnetic inductive write head | |
| US5822141A (en) | High speed FET write driver for an inductive head | |
| US5132852A (en) | Read/write preamplifier with head isolation | |
| US6456148B2 (en) | Circuit and method for writing to a memory disk | |
| US6970316B2 (en) | Write head driver circuit and method for writing to a memory disk | |
| US6429987B1 (en) | High speed inductor current driver with minimum overshoot | |
| US6512645B1 (en) | Circuit and method for writing to a memory disk with a boosted voltage | |
| US6504666B1 (en) | Write head driver circuit and method for writing to a memory disk | |
| US6388476B1 (en) | Self-switched cascode write driver | |
| JPH10188208A (ja) | 低バイアス電圧書込みドライバ | |
| US6366421B2 (en) | Adjustable writer overshoot for a hard disk drive write head | |
| US6259305B1 (en) | Method and apparatus to drive the coil of a magnetic write head | |
| US5532631A (en) | Active pull-down write driver for three-terminal inductive load | |
| US6268756B1 (en) | Fast high side switch for hard disk drive preamplifiers | |
| US5539342A (en) | Low distortion memory write current head drive | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| US6512649B1 (en) | Method for differentially writing to a memory disk | |
| KR100288168B1 (ko) | 자기 유도 기록 헤드용 고속 기록 드라이버 | |
| US5990710A (en) | High performance write driver for magnetic inductive recording head | |
| US5894237A (en) | Write driver with buffer circuits between pull-up resistors and upper drive transistors | |
| US7453659B2 (en) | Circuit and method for write current driver | |
| KR20000028667A (ko) | 교차결합형 에이치-구동 장치 및 에이치-구동 회로와 저항 용량 시상수의 선택적 감소 방법 | |
| US6867936B2 (en) | Driving circuit for a magnetic head and magnetic recording apparatus | |
| JP2560985B2 (ja) | 記録回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060710 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070326 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070625 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080128 |