JP2001091384A - 断線検出機能付きブリッジセンサ - Google Patents
断線検出機能付きブリッジセンサInfo
- Publication number
- JP2001091384A JP2001091384A JP27235099A JP27235099A JP2001091384A JP 2001091384 A JP2001091384 A JP 2001091384A JP 27235099 A JP27235099 A JP 27235099A JP 27235099 A JP27235099 A JP 27235099A JP 2001091384 A JP2001091384 A JP 2001091384A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- terminal
- power supply
- voltage
- inverting input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Fluid Pressure (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 センサの特性を変化させることなく、センサ
の断線検出を可能にする。 【解決手段】 電源端子Ｔ１、グランド端子Ｔ２および
両出力端子Ｔ３，Ｔ４を有するブリッジ回路構成の抵抗
Ｒs1〜Ｒs4により成るセンサ１１に対して、電圧ＶＤＤ
の電源とセンサ１１の電源端子Ｔ１との間に介設され、
電圧ＶＤＤの電源からセンサ１１に供給される電流の検
出を行う電流検出部１２と、この電流検出部１２の検出
結果と所定の基準電流との比較を行い、この比較結果に
応じてセンサ１１が断線しているか否かの検出を行う比
較部１３とを設けた。
の断線検出を可能にする。 【解決手段】 電源端子Ｔ１、グランド端子Ｔ２および
両出力端子Ｔ３，Ｔ４を有するブリッジ回路構成の抵抗
Ｒs1〜Ｒs4により成るセンサ１１に対して、電圧ＶＤＤ
の電源とセンサ１１の電源端子Ｔ１との間に介設され、
電圧ＶＤＤの電源からセンサ１１に供給される電流の検
出を行う電流検出部１２と、この電流検出部１２の検出
結果と所定の基準電流との比較を行い、この比較結果に
応じてセンサ１１が断線しているか否かの検出を行う比
較部１３とを設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、主にブリッジ回路
構成の抵抗により成る圧力センサまたは加速度センサな
どを有し機械的な量を電気信号に変換して取り出すトラ
ンスジューサ回路に関し、特に、断線検出機能付きブリ
ッジセンサに関するものである。
構成の抵抗により成る圧力センサまたは加速度センサな
どを有し機械的な量を電気信号に変換して取り出すトラ
ンスジューサ回路に関し、特に、断線検出機能付きブリ
ッジセンサに関するものである。
【０００２】
【従来の技術】従来、この種の断線検出機能付きブリッ
ジセンサは種々提案されており、例えば特開平６−２４
９７３０号公報には、センサチップ上にブリッジ状の抵
抗体のセンサを形成し、このブリッジの互いに対向する
一対の端部の一方を電源に接続し他方をグランドに接続
し、そして上記ブリッジの他の一対の端部を出力として
２つのアンプに入力し、各抵抗体のうち互いに対向する
一対の抵抗体の各々に、その抵抗体の抵抗値より極めて
大きい抵抗値の抵抗体を各々接続して成り、センサチッ
プの抵抗体の断線を確実に検知可能にするセンサ用ブリ
ッジ回路が開示されている。
ジセンサは種々提案されており、例えば特開平６−２４
９７３０号公報には、センサチップ上にブリッジ状の抵
抗体のセンサを形成し、このブリッジの互いに対向する
一対の端部の一方を電源に接続し他方をグランドに接続
し、そして上記ブリッジの他の一対の端部を出力として
２つのアンプに入力し、各抵抗体のうち互いに対向する
一対の抵抗体の各々に、その抵抗体の抵抗値より極めて
大きい抵抗値の抵抗体を各々接続して成り、センサチッ
プの抵抗体の断線を確実に検知可能にするセンサ用ブリ
ッジ回路が開示されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記セ
ンサ用ブリッジ回路では、図４に示すように、センサを
構成する各抵抗体のうち、互いに対向する一対の抵抗体
の各々に抵抗体Ｒ１，Ｒ２が並列に接続されるので、セ
ンサのインピーダンスが変化してセンサの特性が変化
し、センサのオフセット電圧や温度特性が悪くなること
がある。
ンサ用ブリッジ回路では、図４に示すように、センサを
構成する各抵抗体のうち、互いに対向する一対の抵抗体
の各々に抵抗体Ｒ１，Ｒ２が並列に接続されるので、セ
ンサのインピーダンスが変化してセンサの特性が変化
し、センサのオフセット電圧や温度特性が悪くなること
がある。
【０００４】本発明は、上記事情に鑑みてなされたもの
であり、センサの特性を変化させることなく、センサの
断線検出が可能な断線検出機能付きブリッジセンサを提
供することを目的とする。
であり、センサの特性を変化させることなく、センサの
断線検出が可能な断線検出機能付きブリッジセンサを提
供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に請求項１記載の発明の断線検出機能付きブリッジセン
サは、電源端子、グランド端子および両出力端子を有す
るブリッジ回路構成の抵抗により成るセンサと、電源と
前記センサの電源端子との間に介設され、前記電源から
前記センサに供給される電流の検出を行う電流検出手段
と、前記電流検出手段の検出結果と基準電流との比較を
行い、この比較結果に応じて前記センサが断線している
か否かの検出を行う比較手段とを備えるのである。
に請求項１記載の発明の断線検出機能付きブリッジセン
サは、電源端子、グランド端子および両出力端子を有す
るブリッジ回路構成の抵抗により成るセンサと、電源と
前記センサの電源端子との間に介設され、前記電源から
前記センサに供給される電流の検出を行う電流検出手段
と、前記電流検出手段の検出結果と基準電流との比較を
行い、この比較結果に応じて前記センサが断線している
か否かの検出を行う比較手段とを備えるのである。
【０００６】本発明はセンサの断線を検出するために電
源端子からセンサに流れ込む電流の検出を行う構成であ
るので、センサのインピーダンスは変化しない。この結
果、センサの特性を変化させることなく、センサの断線
検出が可能になる。
源端子からセンサに流れ込む電流の検出を行う構成であ
るので、センサのインピーダンスは変化しない。この結
果、センサの特性を変化させることなく、センサの断線
検出が可能になる。
【０００７】なお、請求項１記載の断線検出機能付きブ
リッジセンサにおいて、前記電流検出手段は、前記電源
にソース端子が接続されるＭＯＳＦＥＴと、前記ＭＯＳ
ＦＥＴのドレイン端子と前記センサの電源端子との間に
接続され、前記センサの出力温度特性とほぼ同様の温度
特性を有する第１抵抗と、前記センサの電源端子および
グランド端子間に接続され、前記センサのブリッジ回路
構成の抵抗より十分大きな抵抗値を有する第２抵抗と、
前記センサの電源端子およびＭＯＳＦＥＴのゲート端子
にそれぞれ非反転入力端子および出力端子が接続され、
反転入力端子にバイアス電圧が印加される第１演算増幅
器とを有して成り、前記比較手段は、前記電源およびグ
ランド間に直列に接続される第３および第４抵抗と、前
記ＭＯＳＦＥＴのドレイン端子に反転入力端子が接続さ
れ、前記第３および第４抵抗により前記電源の電圧を分
圧して得られる電圧が非反転入力端子に印加される第２
演算増幅器とを有して成る構成でもよい（請求項２）。
この構成によれば、センサの特性を変化させることな
く、センサの断線検出が可能になる。また、センサの出
力温度特性とほぼ同様の温度特性の第１抵抗を備えるの
で、第２演算増幅器の反転入力端子の入力電圧が安定
し、周囲温度が変動しても安定なセンサの断線検出が可
能になる。
リッジセンサにおいて、前記電流検出手段は、前記電源
にソース端子が接続されるＭＯＳＦＥＴと、前記ＭＯＳ
ＦＥＴのドレイン端子と前記センサの電源端子との間に
接続され、前記センサの出力温度特性とほぼ同様の温度
特性を有する第１抵抗と、前記センサの電源端子および
グランド端子間に接続され、前記センサのブリッジ回路
構成の抵抗より十分大きな抵抗値を有する第２抵抗と、
前記センサの電源端子およびＭＯＳＦＥＴのゲート端子
にそれぞれ非反転入力端子および出力端子が接続され、
反転入力端子にバイアス電圧が印加される第１演算増幅
器とを有して成り、前記比較手段は、前記電源およびグ
ランド間に直列に接続される第３および第４抵抗と、前
記ＭＯＳＦＥＴのドレイン端子に反転入力端子が接続さ
れ、前記第３および第４抵抗により前記電源の電圧を分
圧して得られる電圧が非反転入力端子に印加される第２
演算増幅器とを有して成る構成でもよい（請求項２）。
この構成によれば、センサの特性を変化させることな
く、センサの断線検出が可能になる。また、センサの出
力温度特性とほぼ同様の温度特性の第１抵抗を備えるの
で、第２演算増幅器の反転入力端子の入力電圧が安定
し、周囲温度が変動しても安定なセンサの断線検出が可
能になる。
【０００８】また、請求項２記載の断線検出機能付きブ
リッジセンサにおいて、前記第２演算増幅器の非反転入
力端子に印加する電圧は、前記センサが正常状態にある
場合の前記ＭＯＳＦＥＴおよび第１抵抗の接続点の電圧
に対して、それよりも低く且つ可能な限り同レベルにな
るように設定されている構成でもよい（請求項３）。こ
の構成によれば、センサの異常なインピーダンス上昇に
も対応可能となる。
リッジセンサにおいて、前記第２演算増幅器の非反転入
力端子に印加する電圧は、前記センサが正常状態にある
場合の前記ＭＯＳＦＥＴおよび第１抵抗の接続点の電圧
に対して、それよりも低く且つ可能な限り同レベルにな
るように設定されている構成でもよい（請求項３）。こ
の構成によれば、センサの異常なインピーダンス上昇に
も対応可能となる。
【０００９】さらに、請求項１記載の断線検出機能付き
ブリッジセンサにおいて、前記電流検出手段は、前記電
源および前記センサの電源端子にそれぞれソース端子お
よびドレイン端子が接続される第１ＭＯＳＦＥＴと、前
記センサのグランド端子に一端が接続される第１抵抗
と、前記センサの電源端子およびグランド端子間に接続
され、前記センサのブリッジ回路構成の抵抗より十分大
きな抵抗値を有する第２抵抗と、前記センサの電源端子
および第１ＭＯＳＦＥＴのゲート端子にそれぞれ非反転
入力端子および出力端子が接続され、反転入力端子にバ
イアス電圧が印加される第１演算増幅器と、前記電源お
よび第１抵抗の他端にそれぞれソース端子およびドレイ
ン端子が接続されるとともに、前記第１ＭＯＳＦＥＴに
ゲート端子がカレントミラー接続される第２ＭＯＳＦＥ
Ｔとを有して成り、前記比較手段は、前記電源およびグ
ランド間に直列に接続される第３および第４抵抗と、前
記第２ＭＯＳＦＥＴのドレイン端子に反転入力端子が接
続され、前記第３および第４抵抗により前記電源の電圧
を分圧して得られる電圧が非反転入力端子に印加される
第２演算増幅器とを有して成る構成でもよい（請求項
３）。この構成によれば、センサの特性を変化させるこ
となく、センサの断線検出が可能になる。また、センサ
の駆動電流をカレントミラーで反射し、その電流を検出
することで、電源の低電圧化が図れる。
ブリッジセンサにおいて、前記電流検出手段は、前記電
源および前記センサの電源端子にそれぞれソース端子お
よびドレイン端子が接続される第１ＭＯＳＦＥＴと、前
記センサのグランド端子に一端が接続される第１抵抗
と、前記センサの電源端子およびグランド端子間に接続
され、前記センサのブリッジ回路構成の抵抗より十分大
きな抵抗値を有する第２抵抗と、前記センサの電源端子
および第１ＭＯＳＦＥＴのゲート端子にそれぞれ非反転
入力端子および出力端子が接続され、反転入力端子にバ
イアス電圧が印加される第１演算増幅器と、前記電源お
よび第１抵抗の他端にそれぞれソース端子およびドレイ
ン端子が接続されるとともに、前記第１ＭＯＳＦＥＴに
ゲート端子がカレントミラー接続される第２ＭＯＳＦＥ
Ｔとを有して成り、前記比較手段は、前記電源およびグ
ランド間に直列に接続される第３および第４抵抗と、前
記第２ＭＯＳＦＥＴのドレイン端子に反転入力端子が接
続され、前記第３および第４抵抗により前記電源の電圧
を分圧して得られる電圧が非反転入力端子に印加される
第２演算増幅器とを有して成る構成でもよい（請求項
３）。この構成によれば、センサの特性を変化させるこ
となく、センサの断線検出が可能になる。また、センサ
の駆動電流をカレントミラーで反射し、その電流を検出
することで、電源の低電圧化が図れる。
【００１０】
【発明の実施の形態】図１は本発明の第１実施形態に係
る断線検出機能付きブリッジセンサを示す構成図で、こ
の図を用いて以下に第１実施形態の説明を行う。
る断線検出機能付きブリッジセンサを示す構成図で、こ
の図を用いて以下に第１実施形態の説明を行う。
【００１１】図１に示す断線検出機能付きブリッジセン
サは、電源端子Ｔ１、グランド端子Ｔ２および両出力端
子Ｔ３，Ｔ４を有するブリッジ回路構成の抵抗Ｒs1〜Ｒ
s4により成り、入力としての加速度や圧力などの物理量
に応じたレベルの検出電圧を両出力端子Ｔ３，Ｔ４間に
発生するセンサ１１と、電圧ＶＤＤの電源とセンサ１１
の電源端子Ｔ１との間に介設され、電圧ＶＤＤの電源か
らセンサ１１に供給される電流の検出を行う電流検出部
１２と、この電流検出部１２の検出結果と所定の基準電
流との比較を行い、この比較結果に応じてセンサ１１が
断線しているか否かの検出を行う比較部１３とにより構
成されている。
サは、電源端子Ｔ１、グランド端子Ｔ２および両出力端
子Ｔ３，Ｔ４を有するブリッジ回路構成の抵抗Ｒs1〜Ｒ
s4により成り、入力としての加速度や圧力などの物理量
に応じたレベルの検出電圧を両出力端子Ｔ３，Ｔ４間に
発生するセンサ１１と、電圧ＶＤＤの電源とセンサ１１
の電源端子Ｔ１との間に介設され、電圧ＶＤＤの電源か
らセンサ１１に供給される電流の検出を行う電流検出部
１２と、この電流検出部１２の検出結果と所定の基準電
流との比較を行い、この比較結果に応じてセンサ１１が
断線しているか否かの検出を行う比較部１３とにより構
成されている。
【００１２】ただし、センサ１１のグランド端子Ｔ２は
グランドＧＮＤに接続されている。また、比較部１３
は、例えば、電流検出部１２の検出結果が基準電流より
小さくなると出力レベルがＨｉｇｈになり、そうでなけ
ればＬｏｗになるコンパレータなどで構成される。
グランドＧＮＤに接続されている。また、比較部１３
は、例えば、電流検出部１２の検出結果が基準電流より
小さくなると出力レベルがＨｉｇｈになり、そうでなけ
ればＬｏｗになるコンパレータなどで構成される。
【００１３】次に、上記構成の電流検出部１２および比
較部１３に対して行われる設定について説明する。バイ
アス電圧Ｖbiasがセンサ１１の電源端子Ｔ１に印加して
いる場合、電源端子Ｔ１からセンサ１１に流れ込む電流
Ｉbiasは、センサ１１を構成する抵抗Ｒs1〜Ｒs4の合成
抵抗をＲｓとしたとき、次の（式１）で与えられる。
較部１３に対して行われる設定について説明する。バイ
アス電圧Ｖbiasがセンサ１１の電源端子Ｔ１に印加して
いる場合、電源端子Ｔ１からセンサ１１に流れ込む電流
Ｉbiasは、センサ１１を構成する抵抗Ｒs1〜Ｒs4の合成
抵抗をＲｓとしたとき、次の（式１）で与えられる。
【００１４】Ｉbias＝Ｖbias／Ｒｓ （式１） ここで、センサ１１が断線状態（断線しかかりの状態を
含む）になったとすれば、合成抵抗Ｒｓの値が正常状態
のそれよりも大きくなるので、上記（式１）から、断線
状態のセンサ１１に流れ込む電流Ｉbiasの値は正常状態
のそれよりも小さくなるのが分かる。
含む）になったとすれば、合成抵抗Ｒｓの値が正常状態
のそれよりも大きくなるので、上記（式１）から、断線
状態のセンサ１１に流れ込む電流Ｉbiasの値は正常状態
のそれよりも小さくなるのが分かる。
【００１５】そこで、第１実施形態では、上記基準電流
（Ｉref ）は、正常状態のセンサ１１の電源端子Ｔ１に
バイアス電圧Ｖbiasを印加したとき、そのセンサ１１に
流れ込む電流Ｉbiasと同レベルになるように設定され
る。これにより、センサ１１に流れ込む電流Ｉbiasが基
準電流Ｉref より小さくなると、比較部１３の出力レベ
ルがＨｉｇｈになり、センサ１１が断線しているとの検
出結果が得られるのである。
（Ｉref ）は、正常状態のセンサ１１の電源端子Ｔ１に
バイアス電圧Ｖbiasを印加したとき、そのセンサ１１に
流れ込む電流Ｉbiasと同レベルになるように設定され
る。これにより、センサ１１に流れ込む電流Ｉbiasが基
準電流Ｉref より小さくなると、比較部１３の出力レベ
ルがＨｉｇｈになり、センサ１１が断線しているとの検
出結果が得られるのである。
【００１６】次に、第１実施形態の特徴となる断線検出
動作を説明する。例えば、電源端子Ｔ１とグランド端子
Ｔ２との間に経路を残す断線状態、つまり抵抗Ｒs1，Ｒ
s4または抵抗Ｒs2，Ｒs3が正常で、他の２つの抵抗の少
なくとも１つが断線しているハーフブリッジ状態になる
と、センサ１１の合成抵抗が２×Ｒｓになるため、電流
Ｉbiasは、Ｖbias／(２×Ｒｓ)となり基準電流Ｉref よ
り小さくなる。これにより、比較部１３の出力レベルが
Ｈｉｇｈになり、センサ１１が断線しているとの検出結
果が得られる。
動作を説明する。例えば、電源端子Ｔ１とグランド端子
Ｔ２との間に経路を残す断線状態、つまり抵抗Ｒs1，Ｒ
s4または抵抗Ｒs2，Ｒs3が正常で、他の２つの抵抗の少
なくとも１つが断線しているハーフブリッジ状態になる
と、センサ１１の合成抵抗が２×Ｒｓになるため、電流
Ｉbiasは、Ｖbias／(２×Ｒｓ)となり基準電流Ｉref よ
り小さくなる。これにより、比較部１３の出力レベルが
Ｈｉｇｈになり、センサ１１が断線しているとの検出結
果が得られる。
【００１７】また、電源端子Ｔ１とグランド端子Ｔ２と
の間に経路を残さない断線状態（以下、単に完全断線状
態）になると、センサ１１の合成抵抗が無限大（∞）に
なるため、電流Ｉbiasは、ゼロ（＝Ｖbias／∞）となり
基準電流Ｉref より小さくなる。これにより、比較部１
３の出力レベルがＨｉｇｈになり、センサ１１が断線し
ているとの検出結果が得られる。
の間に経路を残さない断線状態（以下、単に完全断線状
態）になると、センサ１１の合成抵抗が無限大（∞）に
なるため、電流Ｉbiasは、ゼロ（＝Ｖbias／∞）となり
基準電流Ｉref より小さくなる。これにより、比較部１
３の出力レベルがＨｉｇｈになり、センサ１１が断線し
ているとの検出結果が得られる。
【００１８】一方、センサ１１が正常状態にある場合に
は、電流Ｉbiasは基準電流Ｉref と同レベルになる。こ
れにより、比較部１３の出力レベルがＬｏｗになり、セ
ンサ１１が断線していないとの検出結果が得られる。
は、電流Ｉbiasは基準電流Ｉref と同レベルになる。こ
れにより、比較部１３の出力レベルがＬｏｗになり、セ
ンサ１１が断線していないとの検出結果が得られる。
【００１９】以上により、またセンサ１１のインピーダ
ンスが変化しないことにより、センサの特性を変化させ
ることなく、センサの断線検出が可能になる。
ンスが変化しないことにより、センサの特性を変化させ
ることなく、センサの断線検出が可能になる。
【００２０】図２は本発明の第２実施形態に係る断線検
出機能付きブリッジセンサを示す構成図で、この図を用
いて以下に第２実施形態の説明を行う。
出機能付きブリッジセンサを示す構成図で、この図を用
いて以下に第２実施形態の説明を行う。
【００２１】図２に示す断線検出機能付きブリッジセン
サは、センサ１１を第１実施形態と同様に備えているほ
か、第１実施形態との相違点として、電流検出部２２お
よび比較部２３を備えている。
サは、センサ１１を第１実施形態と同様に備えているほ
か、第１実施形態との相違点として、電流検出部２２お
よび比較部２３を備えている。
【００２２】電流検出部２２は、電圧ＶＤＤの電源にソ
ース端子が接続されるＭＯＳＦＥＴ２２１と、このＭＯ
ＳＦＥＴ２２１のドレイン端子とセンサ１１の電源端子
Ｔ１との間に接続され、センサ１１の出力温度特性と同
じ（ほぼ同様の）温度特性を有する抵抗Ｒ２２１と、セ
ンサ１１の電源端子Ｔ１およびグランド端子Ｔ２間に接
続され、センサ１１のブリッジ回路構成の抵抗Ｒs1〜Ｒ
s4、つまり上述の合成抵抗Ｒｓより十分大きな抵抗値を
有する抵抗Ｒ２２２と、センサ１１の電源端子Ｔ１およ
びＭＯＳＦＥＴ２２１のゲート端子にそれぞれ非反転入
力端子および出力端子が接続され、反転入力端子にバイ
アス電圧Ｖbiasが印加される演算増幅器２２２とにより
構成されている。
ース端子が接続されるＭＯＳＦＥＴ２２１と、このＭＯ
ＳＦＥＴ２２１のドレイン端子とセンサ１１の電源端子
Ｔ１との間に接続され、センサ１１の出力温度特性と同
じ（ほぼ同様の）温度特性を有する抵抗Ｒ２２１と、セ
ンサ１１の電源端子Ｔ１およびグランド端子Ｔ２間に接
続され、センサ１１のブリッジ回路構成の抵抗Ｒs1〜Ｒ
s4、つまり上述の合成抵抗Ｒｓより十分大きな抵抗値を
有する抵抗Ｒ２２２と、センサ１１の電源端子Ｔ１およ
びＭＯＳＦＥＴ２２１のゲート端子にそれぞれ非反転入
力端子および出力端子が接続され、反転入力端子にバイ
アス電圧Ｖbiasが印加される演算増幅器２２２とにより
構成されている。
【００２３】比較部２３は、電圧ＶＤＤの電源およびグ
ランドＧＮＤ間に直列に接続される抵抗Ｒ２３１，Ｒ２
３２と、ＭＯＳＦＥＴ２２１のドレイン端子に反転入力
端子が接続され、抵抗Ｒ２３１，Ｒ２３２により電源の
電圧ＶＤＤを分圧して得られる電圧Ｖref が非反転入力
端子に印加される演算増幅器（コンパレータ）２３１と
により構成されている。この演算増幅器２３１は、例え
ば、反転入力端子に印加する電圧ＶＬが非反転入力端子
に印加する電圧Ｖref より低レベルになると出力レベル
がＨｉｇｈになり、そうでなければＬｏｗになる。
ランドＧＮＤ間に直列に接続される抵抗Ｒ２３１，Ｒ２
３２と、ＭＯＳＦＥＴ２２１のドレイン端子に反転入力
端子が接続され、抵抗Ｒ２３１，Ｒ２３２により電源の
電圧ＶＤＤを分圧して得られる電圧Ｖref が非反転入力
端子に印加される演算増幅器（コンパレータ）２３１と
により構成されている。この演算増幅器２３１は、例え
ば、反転入力端子に印加する電圧ＶＬが非反転入力端子
に印加する電圧Ｖref より低レベルになると出力レベル
がＨｉｇｈになり、そうでなければＬｏｗになる。
【００２４】次に、上記構成の断線検出機能付きブリッ
ジセンサに対して行われる設定について説明する。電源
の電圧ＶＤＤの設定について説明すると、ＭＯＳＦＥＴ
２２１の電流源として動作するのに必要なソース・ドレ
イン間電圧をＶSDとし、抵抗Ｒ２２１の両端電圧をＶ
R221とし、そしてセンサ１１の電源端子Ｔ１に印加する
バイアス電圧をＶbiasとしたとき、電圧ＶＤＤは、回路
動作を安定にするためにＶSD＋ＶR221＋Ｖbias以上に設
定される。
ジセンサに対して行われる設定について説明する。電源
の電圧ＶＤＤの設定について説明すると、ＭＯＳＦＥＴ
２２１の電流源として動作するのに必要なソース・ドレ
イン間電圧をＶSDとし、抵抗Ｒ２２１の両端電圧をＶ
R221とし、そしてセンサ１１の電源端子Ｔ１に印加する
バイアス電圧をＶbiasとしたとき、電圧ＶＤＤは、回路
動作を安定にするためにＶSD＋ＶR221＋Ｖbias以上に設
定される。
【００２５】演算増幅器２３１に印加の電圧Ｖref の設
定について詳述すると、センサ１１の電源端子Ｔ１にバ
イアス（駆動）電圧Ｖbiasが印加している場合、抵抗Ｒ
２２１に次の（式２）で表される電流Ｉsensが流れるこ
とになる。
定について詳述すると、センサ１１の電源端子Ｔ１にバ
イアス（駆動）電圧Ｖbiasが印加している場合、抵抗Ｒ
２２１に次の（式２）で表される電流Ｉsensが流れるこ
とになる。
【００２６】 このため、次の（式３）で表される電圧ＶR221が抵抗Ｒ
２２１の両端に発生するので、次の（式４）で表される
電圧ＶＬが演算増幅器２３１の反転入力端子に印加する
ことになる。
２２１の両端に発生するので、次の（式４）で表される
電圧ＶＬが演算増幅器２３１の反転入力端子に印加する
ことになる。
【００２７】 ここで、センサ１１が断線状態になったとすれば、合成
抵抗Ｒｓの値が正常状態のそれよりも大きくなるので、
上記（式４）から、センサ１１が断線状態にある場合の
電圧ＶＬのレベルがセンサ１１が正常状態にある場合の
それよりも低くなるのが分かる。
抵抗Ｒｓの値が正常状態のそれよりも大きくなるので、
上記（式４）から、センサ１１が断線状態にある場合の
電圧ＶＬのレベルがセンサ１１が正常状態にある場合の
それよりも低くなるのが分かる。
【００２８】従って、演算増幅器２３１の非反転入力端
子に印加する電圧Ｖref （＝(Ｒ２３２／(Ｒ２３１＋Ｒ
２３２))×ＶＤＤ）を、センサ１１が正常状態にある場
合の電圧ＶＬと同レベルになるように設定すれば、電圧
ＶＬが電圧Ｖref より低レベルになると、比較部２３の
出力レベルがＨｉｇｈになるので、第１実施形態と同様
に、センサ１１が断線しているとの検出結果が得られる
のである。換言すると、抵抗Ｒ２２１を流れる電流Ｉse
ns、つまりセンサ１１に流れ込む電流Ｉbiasが電圧Ｖre
f に対応する電流（第１実施形態の基準電流Ｉref に相
当）より小さくなると、比較部２３の出力レベルがＨｉ
ｇｈになり、センサ１１が断線しているとの検出結果が
得られる。
子に印加する電圧Ｖref （＝(Ｒ２３２／(Ｒ２３１＋Ｒ
２３２))×ＶＤＤ）を、センサ１１が正常状態にある場
合の電圧ＶＬと同レベルになるように設定すれば、電圧
ＶＬが電圧Ｖref より低レベルになると、比較部２３の
出力レベルがＨｉｇｈになるので、第１実施形態と同様
に、センサ１１が断線しているとの検出結果が得られる
のである。換言すると、抵抗Ｒ２２１を流れる電流Ｉse
ns、つまりセンサ１１に流れ込む電流Ｉbiasが電圧Ｖre
f に対応する電流（第１実施形態の基準電流Ｉref に相
当）より小さくなると、比較部２３の出力レベルがＨｉ
ｇｈになり、センサ１１が断線しているとの検出結果が
得られる。
【００２９】次に、第２実施形態の特徴となる断線検出
動作を説明する。例えば、センサ１１が上記ハーフブリ
ッジ状態になると、センサ１１の合成抵抗が２×Ｒｓに
なるため、電圧ＶＬは、Ｖbias＋Ｒ２２１×Ｖbias／
(２×Ｒｓ)になり電圧Ｖref より低レベルになる。これ
により、比較部２３の出力レベルがＨｉｇｈになり、セ
ンサ１１が断線しているとの検出結果が得られる。
動作を説明する。例えば、センサ１１が上記ハーフブリ
ッジ状態になると、センサ１１の合成抵抗が２×Ｒｓに
なるため、電圧ＶＬは、Ｖbias＋Ｒ２２１×Ｖbias／
(２×Ｒｓ)になり電圧Ｖref より低レベルになる。これ
により、比較部２３の出力レベルがＨｉｇｈになり、セ
ンサ１１が断線しているとの検出結果が得られる。
【００３０】また、センサ１１が上記完全断線状態にな
ると、センサ１１の合成抵抗が無限大になるため、電圧
ＶＬは、Ｖbias＋Ｒ２２１×Ｖbias／∞になり電圧Ｖre
f より低レベルになる。これにより、比較部２３の出力
レベルがＨｉｇｈになり、センサ１１が断線していると
の検出結果が得られる。
ると、センサ１１の合成抵抗が無限大になるため、電圧
ＶＬは、Ｖbias＋Ｒ２２１×Ｖbias／∞になり電圧Ｖre
f より低レベルになる。これにより、比較部２３の出力
レベルがＨｉｇｈになり、センサ１１が断線していると
の検出結果が得られる。
【００３１】一方、センサ１１が正常状態にある場合に
は、電圧ＶＬは電圧Ｖref と同レベルになる。これによ
り、比較部２３の出力レベルがＬｏｗになり、センサ１
１が断線していないとの検出結果が得られる。
は、電圧ＶＬは電圧Ｖref と同レベルになる。これによ
り、比較部２３の出力レベルがＬｏｗになり、センサ１
１が断線していないとの検出結果が得られる。
【００３２】以上により、またセンサ１１のインピーダ
ンスが変化しないことにより、センサの特性を変化させ
ることなく、センサの断線検出が可能になる。
ンスが変化しないことにより、センサの特性を変化させ
ることなく、センサの断線検出が可能になる。
【００３３】また、一般に、圧力センサ１１は拡散抵抗
などで構成されると出力特性が温度依存性の特性とな
り、ブリッジ抵抗の温度依存性によって、センサ１１に
流れ込む電流が温度変動に伴って増減することになる。
このことは上記断線検出にとって誤検出の原因となる
が、第２実施形態では、センサ１１の出力温度特性と同
様の温度特性の抵抗Ｒ２２１を備えるので、演算増幅器
２３１の反転入力端子の入力電圧が安定し、周囲温度が
変動しても安定なセンサの断線検出が可能になる。
などで構成されると出力特性が温度依存性の特性とな
り、ブリッジ抵抗の温度依存性によって、センサ１１に
流れ込む電流が温度変動に伴って増減することになる。
このことは上記断線検出にとって誤検出の原因となる
が、第２実施形態では、センサ１１の出力温度特性と同
様の温度特性の抵抗Ｒ２２１を備えるので、演算増幅器
２３１の反転入力端子の入力電圧が安定し、周囲温度が
変動しても安定なセンサの断線検出が可能になる。
【００３４】なお、第２実施形態では、電圧Ｖref はセ
ンサ１１が正常状態にある場合の電圧ＶＬと同レベルに
なるように設定されるが、これに限らず、例えば、セン
サ１１が完全断線状態にある場合に演算増幅器２３１の
反転入力端子に生じる電圧よりも高めに電圧Ｖref を設
定する構成でもよい。この構成によれば、センサ１１が
完全断線状態になると、演算増幅器２３１の反転入力端
子に印加する電圧が電圧Ｖref よりも低レベルになっ
て、比較部２３の出力レベルがＨｉｇｈになるので、セ
ンサ１１が断線しているとの検出結果を得ることができ
る。
ンサ１１が正常状態にある場合の電圧ＶＬと同レベルに
なるように設定されるが、これに限らず、例えば、セン
サ１１が完全断線状態にある場合に演算増幅器２３１の
反転入力端子に生じる電圧よりも高めに電圧Ｖref を設
定する構成でもよい。この構成によれば、センサ１１が
完全断線状態になると、演算増幅器２３１の反転入力端
子に印加する電圧が電圧Ｖref よりも低レベルになっ
て、比較部２３の出力レベルがＨｉｇｈになるので、セ
ンサ１１が断線しているとの検出結果を得ることができ
る。
【００３５】または、センサ１１がハーフブリッジ状態
にある場合に演算増幅器２３１の反転入力端子に生じる
電圧よりも高めに電圧Ｖref を設定する構成でもよい。
この構成によれば、センサ１１がハーフブリッジ状態に
なると、演算増幅器２３１の反転入力端子に印加する電
圧が電圧Ｖref よりも低レベルになって、比較部２３の
出力レベルがＨｉｇｈになるので、センサ１１が断線し
ているとの検出結果を得ることができる。この場合、完
全断線状態も検出可能であるので、より好適な検出が可
能になる。
にある場合に演算増幅器２３１の反転入力端子に生じる
電圧よりも高めに電圧Ｖref を設定する構成でもよい。
この構成によれば、センサ１１がハーフブリッジ状態に
なると、演算増幅器２３１の反転入力端子に印加する電
圧が電圧Ｖref よりも低レベルになって、比較部２３の
出力レベルがＨｉｇｈになるので、センサ１１が断線し
ているとの検出結果を得ることができる。この場合、完
全断線状態も検出可能であるので、より好適な検出が可
能になる。
【００３６】あるいは、抵抗Ｒ２２１および正常状態の
圧力センサ１１に第１実施形態の基準電流Ｉref に相当
する電流を流したときに、演算増幅器２３１の反転入力
端子に生じる電圧に対して、それよりも低く且つ可能な
限り同レベルになるように電圧Ｖref を設定する構成で
もよい。この構成によれば、センサ１１が断線しかかり
の状態になると、そのインピーダンスが異常に大きくな
り、演算増幅器２３１の反転入力端子に印加する電圧が
電圧Ｖref よりも低レベルになって、比較部２３の出力
レベルがＨｉｇｈになるので、センサ１１が断線してい
るとの検出結果を得ることができる。この場合、完全断
線状態、ハーフブリッジ状態および断線しかかりの状態
の全てを検出することができるので、より一層好適な検
出が可能になる。
圧力センサ１１に第１実施形態の基準電流Ｉref に相当
する電流を流したときに、演算増幅器２３１の反転入力
端子に生じる電圧に対して、それよりも低く且つ可能な
限り同レベルになるように電圧Ｖref を設定する構成で
もよい。この構成によれば、センサ１１が断線しかかり
の状態になると、そのインピーダンスが異常に大きくな
り、演算増幅器２３１の反転入力端子に印加する電圧が
電圧Ｖref よりも低レベルになって、比較部２３の出力
レベルがＨｉｇｈになるので、センサ１１が断線してい
るとの検出結果を得ることができる。この場合、完全断
線状態、ハーフブリッジ状態および断線しかかりの状態
の全てを検出することができるので、より一層好適な検
出が可能になる。
【００３７】要するに、センサ１１が完全断線状態にあ
る場合に演算増幅器２３１の反転入力端子に生じる電圧
よりも高く、センサ１１が正常状態にある場合の電圧Ｖ
Ｌと同レベル以下に電圧Ｖref を設定する構成であれば
よい。
る場合に演算増幅器２３１の反転入力端子に生じる電圧
よりも高く、センサ１１が正常状態にある場合の電圧Ｖ
Ｌと同レベル以下に電圧Ｖref を設定する構成であれば
よい。
【００３８】図３は本発明の第３実施形態に係る断線検
出機能付きブリッジセンサを示す構成図で、この図を用
いて以下に第３実施形態の説明を行う。
出機能付きブリッジセンサを示す構成図で、この図を用
いて以下に第３実施形態の説明を行う。
【００３９】図３に示す断線検出機能付きブリッジセン
サは、センサ１１を第１実施形態と同様に備えているほ
か、第１実施形態との相違点として、電流検出部３２お
よび比較部３３を備えている。
サは、センサ１１を第１実施形態と同様に備えているほ
か、第１実施形態との相違点として、電流検出部３２お
よび比較部３３を備えている。
【００４０】電流検出部３２は、電圧ＶＤＤの電源およ
びセンサ１１の電源端子Ｔ１にそれぞれソース端子およ
びドレイン端子が接続されるＭＯＳＦＥＴ３２１と、セ
ンサ１１のグランド端子Ｔ２に一端が接続される抵抗Ｒ
３２１と、センサ１１の電源端子Ｔ１およびグランド端
子Ｔ２間に接続され、センサ１１のブリッジ回路構成の
抵抗Ｒs1〜Ｒs4、つまり合成抵抗Ｒｓより十分大きな抵
抗値を有する抵抗Ｒ３２２と、センサ１１の電源端子Ｔ
１およびＭＯＳＦＥＴ３２１のゲート端子にそれぞれ非
反転入力端子および出力端子が接続され、反転入力端子
にバイアス電圧Ｖbiasが印加される演算増幅器３２２
と、電圧ＶＤＤの電源および抵抗Ｒ３２１の他端にそれ
ぞれソース端子およびドレイン端子が接続されるととも
に、ＭＯＳＦＥＴ３２１にゲート端子がカレントミラー
接続されるＭＯＳＦＥＴ３２３とにより構成されてい
る。
びセンサ１１の電源端子Ｔ１にそれぞれソース端子およ
びドレイン端子が接続されるＭＯＳＦＥＴ３２１と、セ
ンサ１１のグランド端子Ｔ２に一端が接続される抵抗Ｒ
３２１と、センサ１１の電源端子Ｔ１およびグランド端
子Ｔ２間に接続され、センサ１１のブリッジ回路構成の
抵抗Ｒs1〜Ｒs4、つまり合成抵抗Ｒｓより十分大きな抵
抗値を有する抵抗Ｒ３２２と、センサ１１の電源端子Ｔ
１およびＭＯＳＦＥＴ３２１のゲート端子にそれぞれ非
反転入力端子および出力端子が接続され、反転入力端子
にバイアス電圧Ｖbiasが印加される演算増幅器３２２
と、電圧ＶＤＤの電源および抵抗Ｒ３２１の他端にそれ
ぞれソース端子およびドレイン端子が接続されるととも
に、ＭＯＳＦＥＴ３２１にゲート端子がカレントミラー
接続されるＭＯＳＦＥＴ３２３とにより構成されてい
る。
【００４１】比較部３３は、電圧ＶＤＤの電源およびグ
ランドＧＮＤ間に直列に接続される抵抗Ｒ３３１，Ｒ３
３２と、ＭＯＳＦＥＴ３２３のドレイン端子に反転入力
端子が接続され、抵抗Ｒ３３１，Ｒ３３２により電圧Ｖ
ＤＤを分圧して得られる電圧Ｖref が非反転入力端子に
印加される演算増幅器（コンパレータ）３３１とにより
構成されている。この演算増幅器３３１は、例えば、反
転入力端子に印加する電圧ＶＬが非反転入力端子に印加
する電圧Ｖref より低レベルになると出力レベルがＨｉ
ｇｈになり、そうでなければＬｏｗになる。
ランドＧＮＤ間に直列に接続される抵抗Ｒ３３１，Ｒ３
３２と、ＭＯＳＦＥＴ３２３のドレイン端子に反転入力
端子が接続され、抵抗Ｒ３３１，Ｒ３３２により電圧Ｖ
ＤＤを分圧して得られる電圧Ｖref が非反転入力端子に
印加される演算増幅器（コンパレータ）３３１とにより
構成されている。この演算増幅器３３１は、例えば、反
転入力端子に印加する電圧ＶＬが非反転入力端子に印加
する電圧Ｖref より低レベルになると出力レベルがＨｉ
ｇｈになり、そうでなければＬｏｗになる。
【００４２】次に、上記構成の断線検出機能付きブリッ
ジセンサに対して行われる設定について説明する。電源
の電圧ＶＤＤの設定について説明すると、ＭＯＳＦＥＴ
３２１のソース・ドレイン間電圧をＶSDとし、そしてセ
ンサ１１の電源端子Ｔ１に印加するバイアス電圧をＶbi
asとしたとき、電圧ＶＤＤは、回路動作を安定にするた
めにＶSD＋Ｖbias以上に設定される。
ジセンサに対して行われる設定について説明する。電源
の電圧ＶＤＤの設定について説明すると、ＭＯＳＦＥＴ
３２１のソース・ドレイン間電圧をＶSDとし、そしてセ
ンサ１１の電源端子Ｔ１に印加するバイアス電圧をＶbi
asとしたとき、電圧ＶＤＤは、回路動作を安定にするた
めにＶSD＋Ｖbias以上に設定される。
【００４３】演算増幅器３３１に印加の電圧Ｖref の設
定については第２実施形態と同様に設定される。すなわ
ち、演算増幅器３３１の非反転入力端子に印加する電圧
Ｖref （＝(Ｒ２３２／(Ｒ２３１＋Ｒ２３２))×ＶＤ
Ｄ）は、センサ１１が正常状態にある場合の電圧ＶＬと
同レベルになるように設定される。これにより、演算増
幅器３３１の反転入力端子に印加する電圧ＶＬが電圧Ｖ
ref より低レベルになると、比較部３３の出力レベルが
Ｈｉｇｈになるので、センサ１１が断線しているとの検
出結果が得られる。
定については第２実施形態と同様に設定される。すなわ
ち、演算増幅器３３１の非反転入力端子に印加する電圧
Ｖref （＝(Ｒ２３２／(Ｒ２３１＋Ｒ２３２))×ＶＤ
Ｄ）は、センサ１１が正常状態にある場合の電圧ＶＬと
同レベルになるように設定される。これにより、演算増
幅器３３１の反転入力端子に印加する電圧ＶＬが電圧Ｖ
ref より低レベルになると、比較部３３の出力レベルが
Ｈｉｇｈになるので、センサ１１が断線しているとの検
出結果が得られる。
【００４４】次に、第３実施形態の断線検出動作を説明
する。例えば、センサ１１がハーフブリッジ状態になる
と、センサ１１の合成抵抗が２×Ｒｓになるため、セン
サ１１および抵抗Ｒ３２１を流れる電流が小さくなり、
電圧ＶＬが電圧Ｖref より低レベルになる。これによ
り、比較部３３の出力レベルがＨｉｇｈになり、センサ
１１が断線しているとの検出結果が得られる。
する。例えば、センサ１１がハーフブリッジ状態になる
と、センサ１１の合成抵抗が２×Ｒｓになるため、セン
サ１１および抵抗Ｒ３２１を流れる電流が小さくなり、
電圧ＶＬが電圧Ｖref より低レベルになる。これによ
り、比較部３３の出力レベルがＨｉｇｈになり、センサ
１１が断線しているとの検出結果が得られる。
【００４５】また、センサ１１が上記完全断線状態にな
ると、センサ１１の合成抵抗が無限大になるため、セン
サ１１および抵抗Ｒ３２１を流れる電流が小さくなり、
電圧ＶＬが電圧Ｖref より低レベルになる。これによ
り、比較部３３の出力レベルがＨｉｇｈになり、センサ
１１が断線しているとの検出結果が得られる。
ると、センサ１１の合成抵抗が無限大になるため、セン
サ１１および抵抗Ｒ３２１を流れる電流が小さくなり、
電圧ＶＬが電圧Ｖref より低レベルになる。これによ
り、比較部３３の出力レベルがＨｉｇｈになり、センサ
１１が断線しているとの検出結果が得られる。
【００４６】一方、センサ１１が正常状態にある場合に
は、電圧ＶＬは電圧Ｖref と同レベルになる。これによ
り、比較部３３の出力レベルがＬｏｗになり、センサ１
１が断線していないとの検出結果が得られる。
は、電圧ＶＬは電圧Ｖref と同レベルになる。これによ
り、比較部３３の出力レベルがＬｏｗになり、センサ１
１が断線していないとの検出結果が得られる。
【００４７】以上により、またセンサ１１のインピーダ
ンスが変化しないことにより、センサの特性を変化させ
ることなく、センサの断線検出が可能になる。
ンスが変化しないことにより、センサの特性を変化させ
ることなく、センサの断線検出が可能になる。
【００４８】また、センサ１１と直列に抵抗を接続する
必要がなく、電圧ＶＤＤをＶSD＋Ｖbias以上に設定する
だけでよいので、第２実施形態よりも、電源の電圧を低
めに設定することができる。
必要がなく、電圧ＶＤＤをＶSD＋Ｖbias以上に設定する
だけでよいので、第２実施形態よりも、電源の電圧を低
めに設定することができる。
【００４９】
【発明の効果】以上のことから明らかなように、請求項
１記載の発明によれば、電源端子、グランド端子および
両出力端子を有するブリッジ回路構成の抵抗により成る
センサと、電源と前記センサの電源端子との間に介設さ
れ、前記電源から前記センサに供給される電流の検出を
行う電流検出手段と、前記電流検出手段の検出結果と基
準電流との比較を行い、この比較結果に応じて前記セン
サが断線しているか否かの検出を行う比較手段とを備え
るので、センサの特性を変化させることなく、センサの
断線検出が可能になる。
１記載の発明によれば、電源端子、グランド端子および
両出力端子を有するブリッジ回路構成の抵抗により成る
センサと、電源と前記センサの電源端子との間に介設さ
れ、前記電源から前記センサに供給される電流の検出を
行う電流検出手段と、前記電流検出手段の検出結果と基
準電流との比較を行い、この比較結果に応じて前記セン
サが断線しているか否かの検出を行う比較手段とを備え
るので、センサの特性を変化させることなく、センサの
断線検出が可能になる。
【００５０】請求項１記載の発明によれば、請求項１記
載の断線検出機能付きブリッジセンサにおいて、前記電
流検出手段は、前記電源にソース端子が接続されるＭＯ
ＳＦＥＴと、前記ＭＯＳＦＥＴのドレイン端子と前記セ
ンサの電源端子との間に接続され、前記センサの出力温
度特性とほぼ同様の温度特性を有する第１抵抗と、前記
センサの電源端子およびグランド端子間に接続され、前
記センサのブリッジ回路構成の抵抗より十分大きな抵抗
値を有する第２抵抗と、前記センサの電源端子およびＭ
ＯＳＦＥＴのゲート端子にそれぞれ非反転入力端子およ
び出力端子が接続され、反転入力端子にバイアス電圧が
印加される第１演算増幅器とを有して成り、前記比較手
段は、前記電源およびグランド間に直列に接続される第
３および第４抵抗と、前記ＭＯＳＦＥＴのドレイン端子
に反転入力端子が接続され、前記第３および第４抵抗に
より前記電源の電圧を分圧して得られる電圧が非反転入
力端子に印加される第２演算増幅器とを有して成るの
で、センサの特性を変化させることなく、センサの断線
検出が可能になるとともに、周囲温度が変動しても安定
なセンサの断線検出が可能になる。
載の断線検出機能付きブリッジセンサにおいて、前記電
流検出手段は、前記電源にソース端子が接続されるＭＯ
ＳＦＥＴと、前記ＭＯＳＦＥＴのドレイン端子と前記セ
ンサの電源端子との間に接続され、前記センサの出力温
度特性とほぼ同様の温度特性を有する第１抵抗と、前記
センサの電源端子およびグランド端子間に接続され、前
記センサのブリッジ回路構成の抵抗より十分大きな抵抗
値を有する第２抵抗と、前記センサの電源端子およびＭ
ＯＳＦＥＴのゲート端子にそれぞれ非反転入力端子およ
び出力端子が接続され、反転入力端子にバイアス電圧が
印加される第１演算増幅器とを有して成り、前記比較手
段は、前記電源およびグランド間に直列に接続される第
３および第４抵抗と、前記ＭＯＳＦＥＴのドレイン端子
に反転入力端子が接続され、前記第３および第４抵抗に
より前記電源の電圧を分圧して得られる電圧が非反転入
力端子に印加される第２演算増幅器とを有して成るの
で、センサの特性を変化させることなく、センサの断線
検出が可能になるとともに、周囲温度が変動しても安定
なセンサの断線検出が可能になる。
【００５１】請求項３記載の発明によれば、請求項２記
載の断線検出機能付きブリッジセンサにおいて、前記第
２演算増幅器の非反転入力端子に印加する電圧は、前記
センサが正常状態にある場合の前記ＭＯＳＦＥＴおよび
第１抵抗の接続点の電圧に対して、それよりも低く且つ
可能な限り同レベルになるように設定されているので、
センサの異常なインピーダンス上昇にも対応可能とな
る。
載の断線検出機能付きブリッジセンサにおいて、前記第
２演算増幅器の非反転入力端子に印加する電圧は、前記
センサが正常状態にある場合の前記ＭＯＳＦＥＴおよび
第１抵抗の接続点の電圧に対して、それよりも低く且つ
可能な限り同レベルになるように設定されているので、
センサの異常なインピーダンス上昇にも対応可能とな
る。
【００５２】請求項４記載の発明によれば、請求項１記
載の断線検出機能付きブリッジセンサにおいて、前記電
流検出手段は、前記電源および前記センサの電源端子に
それぞれソース端子およびドレイン端子が接続される第
１ＭＯＳＦＥＴと、前記センサのグランド端子に一端が
接続される第１抵抗と、前記センサの電源端子およびグ
ランド端子間に接続され、前記センサのブリッジ回路構
成の抵抗より十分大きな抵抗値を有する第２抵抗と、前
記センサの電源端子および第１ＭＯＳＦＥＴのゲート端
子にそれぞれ非反転入力端子および出力端子が接続さ
れ、反転入力端子にバイアス電圧が印加される第１演算
増幅器と、前記電源および第１抵抗の他端にそれぞれソ
ース端子およびドレイン端子が接続されるとともに、前
記第１ＭＯＳＦＥＴにゲート端子がカレントミラー接続
される第２ＭＯＳＦＥＴとを有して成り、前記比較手段
は、前記電源およびグランド間に直列に接続される第３
および第４抵抗と、前記第２ＭＯＳＦＥＴのドレイン端
子に反転入力端子が接続され、前記第３および第４抵抗
により前記電源の電圧を分圧して得られる電圧が非反転
入力端子に印加される第２演算増幅器とを有して成るの
で、センサの特性を変化させることなく、センサの断線
検出が可能になるとともに、電源の低電圧化が可能にな
る。
載の断線検出機能付きブリッジセンサにおいて、前記電
流検出手段は、前記電源および前記センサの電源端子に
それぞれソース端子およびドレイン端子が接続される第
１ＭＯＳＦＥＴと、前記センサのグランド端子に一端が
接続される第１抵抗と、前記センサの電源端子およびグ
ランド端子間に接続され、前記センサのブリッジ回路構
成の抵抗より十分大きな抵抗値を有する第２抵抗と、前
記センサの電源端子および第１ＭＯＳＦＥＴのゲート端
子にそれぞれ非反転入力端子および出力端子が接続さ
れ、反転入力端子にバイアス電圧が印加される第１演算
増幅器と、前記電源および第１抵抗の他端にそれぞれソ
ース端子およびドレイン端子が接続されるとともに、前
記第１ＭＯＳＦＥＴにゲート端子がカレントミラー接続
される第２ＭＯＳＦＥＴとを有して成り、前記比較手段
は、前記電源およびグランド間に直列に接続される第３
および第４抵抗と、前記第２ＭＯＳＦＥＴのドレイン端
子に反転入力端子が接続され、前記第３および第４抵抗
により前記電源の電圧を分圧して得られる電圧が非反転
入力端子に印加される第２演算増幅器とを有して成るの
で、センサの特性を変化させることなく、センサの断線
検出が可能になるとともに、電源の低電圧化が可能にな
る。
【図１】本発明の第１実施形態に係る断線検出機能付き
ブリッジセンサを示す構成図である。
ブリッジセンサを示す構成図である。
【図２】本発明の第２実施形態に係る断線検出機能付き
ブリッジセンサを示す構成図である。
ブリッジセンサを示す構成図である。
【図３】本発明の第３実施形態に係る断線検出機能付き
ブリッジセンサを示す構成図である。
ブリッジセンサを示す構成図である。
【図４】断線検出機能付きブリッジセンサの従来構成例
を示す図である。
を示す図である。
【符号の説明】 １１ センサ １２，２２，３２ 電流検出部 １３，２３，３３ 比較部 ２２１，３２１ ＭＯＳＦＥＴ ３２３ ＭＯＳＦＥＴ Ｒ２２１，Ｒ３２１ 抵抗 Ｒ２２２，Ｒ３２２ 抵抗 ２２２，３２２ 演算増幅器 Ｒ２３１，Ｒ３３１ 抵抗 Ｒ２３２，Ｒ３３２ 抵抗 ２３１，３３１ 演算増幅器
Claims (4)
- 【請求項１】 電源端子、グランド端子および両出力端
子を有するブリッジ回路構成の抵抗により成るセンサ
と、 電源と前記センサの電源端子との間に介設され、前記電
源から前記センサに供給される電流の検出を行う電流検
出手段と、 前記電流検出手段の検出結果と基準電流との比較を行
い、この比較結果に応じて前記センサが断線しているか
否かの検出を行う比較手段とを備える断線検出機能付き
ブリッジセンサ。 - 【請求項２】 前記電流検出手段は、前記電源にソース
端子が接続されるＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの
ドレイン端子と前記センサの電源端子との間に接続さ
れ、前記センサの出力温度特性とほぼ同様の温度特性を
有する第１抵抗と、前記センサの電源端子およびグラン
ド端子間に接続され、前記センサのブリッジ回路構成の
抵抗より十分大きな抵抗値を有する第２抵抗と、前記セ
ンサの電源端子およびＭＯＳＦＥＴのゲート端子にそれ
ぞれ非反転入力端子および出力端子が接続され、反転入
力端子にバイアス電圧が印加される第１演算増幅器とを
有して成り、 前記比較手段は、前記電源およびグランド間に直列に接
続される第３および第４抵抗と、前記ＭＯＳＦＥＴのド
レイン端子に反転入力端子が接続され、前記第３および
第４抵抗により前記電源の電圧を分圧して得られる電圧
が非反転入力端子に印加される第２演算増幅器とを有し
て成る請求項１記載の断線検出機能付きブリッジセン
サ。 - 【請求項３】 前記第２演算増幅器の非反転入力端子に
印加する電圧は、前記センサが正常状態にある場合の前
記ＭＯＳＦＥＴおよび第１抵抗の接続点の電圧に対し
て、それよりも低く且つ可能な限り同レベルになるよう
に設定されている請求項２記載の断線検出機能付きブリ
ッジセンサ。 - 【請求項４】 前記電流検出手段は、前記電源および前
記センサの電源端子にそれぞれソース端子およびドレイ
ン端子が接続される第１ＭＯＳＦＥＴと、前記センサの
グランド端子に一端が接続される第１抵抗と、前記セン
サの電源端子およびグランド端子間に接続され、前記セ
ンサのブリッジ回路構成の抵抗より十分大きな抵抗値を
有する第２抵抗と、前記センサの電源端子および第１Ｍ
ＯＳＦＥＴのゲート端子にそれぞれ非反転入力端子およ
び出力端子が接続され、反転入力端子にバイアス電圧が
印加される第１演算増幅器と、前記電源および第１抵抗
の他端にそれぞれソース端子およびドレイン端子が接続
されるとともに、前記第１ＭＯＳＦＥＴにゲート端子が
カレントミラー接続される第２ＭＯＳＦＥＴとを有して
成り、 前記比較手段は、前記電源およびグランド間に直列に接
続される第３および第４抵抗と、前記第２ＭＯＳＦＥＴ
のドレイン端子に反転入力端子が接続され、前記第３お
よび第４抵抗により前記電源の電圧を分圧して得られる
電圧が非反転入力端子に印加される第２演算増幅器とを
有して成る請求項１記載の断線検出機能付きブリッジセ
ンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27235099A JP2001091384A (ja) | 1999-09-27 | 1999-09-27 | 断線検出機能付きブリッジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27235099A JP2001091384A (ja) | 1999-09-27 | 1999-09-27 | 断線検出機能付きブリッジセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001091384A true JP2001091384A (ja) | 2001-04-06 |
Family
ID=17512666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27235099A Withdrawn JP2001091384A (ja) | 1999-09-27 | 1999-09-27 | 断線検出機能付きブリッジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001091384A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5085811B1 (ja) * | 2012-01-25 | 2012-11-28 | 株式会社 エニイワイヤ | 断線検出方式およびその方式に使用する子局ターミナル |
| CN107526387A (zh) * | 2016-06-16 | 2017-12-29 | 富士电机株式会社 | 半导体物理量传感器装置 |
| CN113311365A (zh) * | 2021-06-01 | 2021-08-27 | 深圳市思榕科技有限公司 | 一种压力传感器断线检测电路 |
-
1999
- 1999-09-27 JP JP27235099A patent/JP2001091384A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5085811B1 (ja) * | 2012-01-25 | 2012-11-28 | 株式会社 エニイワイヤ | 断線検出方式およびその方式に使用する子局ターミナル |
| WO2013111279A1 (ja) * | 2012-01-25 | 2013-08-01 | 株式会社エニイワイヤ | 断線検出方式およびその方式に使用する子局ターミナル |
| CN107526387A (zh) * | 2016-06-16 | 2017-12-29 | 富士电机株式会社 | 半导体物理量传感器装置 |
| CN113311365A (zh) * | 2021-06-01 | 2021-08-27 | 深圳市思榕科技有限公司 | 一种压力传感器断线检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287624B2 (ja) | 半導体センサ | |
| EP1096262A2 (en) | Current detector | |
| JP4066916B2 (ja) | 力学量センサ | |
| WO2005101538A2 (en) | Transconductance circuit for piezoelectric transducer | |
| JP3656758B2 (ja) | 動作状態検出回路 | |
| JP5278114B2 (ja) | センサ装置 | |
| US7141910B2 (en) | Transconductance circuit for piezoelectric transducer | |
| JP2001091384A (ja) | 断線検出機能付きブリッジセンサ | |
| KR20040076833A (ko) | 반도체 집적회로 장치 | |
| JP2737481B2 (ja) | 半導体加速度センサー | |
| US7724486B2 (en) | Sensing a current signal in an integrated circuit | |
| JPH1068647A (ja) | 熱式空気流量計 | |
| EP1213563A2 (en) | Method and apparatus for providing detection of excessive negative offset of a sensor | |
| JP2005017139A (ja) | 温度判定回路およびｉｃチップの温度保護回路 | |
| JP3648702B2 (ja) | パワーアンプｉｃおよびオーディオシステム | |
| JP3203521B2 (ja) | 負荷の断線検知回路 | |
| JP3397042B2 (ja) | マイクロメカニカルセンサ破損検出回路 | |
| JP3147808B2 (ja) | 異常検出回路 | |
| JP3385308B2 (ja) | 熱式流量計および燃料制御装置 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JPH03118434A (ja) | サーミスタ温度検出回路 | |
| JP2935080B2 (ja) | 電圧検出回路 | |
| JP2689969B2 (ja) | 半導体集積回路 | |
| JP2000292389A (ja) | センサ回路 | |
| JP4258837B2 (ja) | ２線式伝送回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |