JP2689969B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2689969B2 JP2689969B2 JP31726795A JP31726795A JP2689969B2 JP 2689969 B2 JP2689969 B2 JP 2689969B2 JP 31726795 A JP31726795 A JP 31726795A JP 31726795 A JP31726795 A JP 31726795A JP 2689969 B2 JP2689969 B2 JP 2689969B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧がある範
囲にある時にだけ出力に信号が出力されるウィンドウコ
ンパレータに関し、特に比較すべき入力信号の電圧差が
トランジスタのベース・エミッタ間の電圧差の範囲内で
ほぼ等しくなるか否かを判定するウィンドウコンパレー
タに関する。
囲にある時にだけ出力に信号が出力されるウィンドウコ
ンパレータに関し、特に比較すべき入力信号の電圧差が
トランジスタのベース・エミッタ間の電圧差の範囲内で
ほぼ等しくなるか否かを判定するウィンドウコンパレー
タに関する。
【０００２】
【従来の技術】従来のウィンドウコンパレータとして、
図３にその回路構成を示すようなものがある。図３を参
照して、このウィンドウコンパレータ回路は、トランジ
スタ１〜６および電流源７、８で構成されるコンパレー
タに、抵抗９〜１３およびダイオード１４、１５を用い
て、正負のスレッショルド電圧とウィンドウの幅を設定
して用いられる。
図３にその回路構成を示すようなものがある。図３を参
照して、このウィンドウコンパレータ回路は、トランジ
スタ１〜６および電流源７、８で構成されるコンパレー
タに、抵抗９〜１３およびダイオード１４、１５を用い
て、正負のスレッショルド電圧とウィンドウの幅を設定
して用いられる。
【０００３】より詳細には、コンパレータは、エミッタ
が共通接続されて定電流源７に接続され差動対を構成す
るトランジスタ３、４と、この差動対のコレクタに接続
され電流ミラー回路を構成するトランジスタ１、２と、
トランジスタ３のコレクタに接続されたトランジスタ５
と、トランジスタ５のエミッタに接続されコレクタが出
力端子１８に接続されたトランジスタ６と、を備えてい
る。そして、基準電圧端子１６と接地間に接続された抵
抗１０、１１（抵抗１０と１１の接続点はトランジスタ
４のベースに接続されている）の抵抗値をＲ10、Ｒ11、
入力端子１７と差動対トランジスタ３、４のベース間に
接続された抵抗９、１２の抵抗値をＲ9、Ｒ12とし、基
準電圧端子１６の電圧を＋ＶPとすると、入力端子１７
に印加される入力電圧ＶINが、次式（１）の範囲内にあ
る時にのみトランジスタ６がオンし、出力端子１８に電
流が流れる。
が共通接続されて定電流源７に接続され差動対を構成す
るトランジスタ３、４と、この差動対のコレクタに接続
され電流ミラー回路を構成するトランジスタ１、２と、
トランジスタ３のコレクタに接続されたトランジスタ５
と、トランジスタ５のエミッタに接続されコレクタが出
力端子１８に接続されたトランジスタ６と、を備えてい
る。そして、基準電圧端子１６と接地間に接続された抵
抗１０、１１（抵抗１０と１１の接続点はトランジスタ
４のベースに接続されている）の抵抗値をＲ10、Ｒ11、
入力端子１７と差動対トランジスタ３、４のベース間に
接続された抵抗９、１２の抵抗値をＲ9、Ｒ12とし、基
準電圧端子１６の電圧を＋ＶPとすると、入力端子１７
に印加される入力電圧ＶINが、次式（１）の範囲内にあ
る時にのみトランジスタ６がオンし、出力端子１８に電
流が流れる。
【０００４】 -(R11／R12)×VP＜VIN＜R10×VP／(R10＋R11) …(1)
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来のウィンドウコンパレータ回路は、上式（１）に示す
ように、基準電圧端子１６の電圧ＶPを変化させてスレ
ッショルド電圧を変えると、これに伴いウィンドウの幅
が変化すること、またコンパレータに接続される入力１
７（入力信号のパス）と基準電圧１６（基準電圧のパ
ス）の回路構成が非対称であることから、異なる２つの
変動する入力信号の比較には向かないという問題点を有
する。
来のウィンドウコンパレータ回路は、上式（１）に示す
ように、基準電圧端子１６の電圧ＶPを変化させてスレ
ッショルド電圧を変えると、これに伴いウィンドウの幅
が変化すること、またコンパレータに接続される入力１
７（入力信号のパス）と基準電圧１６（基準電圧のパ
ス）の回路構成が非対称であることから、異なる２つの
変動する入力信号の比較には向かないという問題点を有
する。
【０００６】従って、本発明は上記問題点に鑑みてなさ
れたものであって、スレッショルド電圧の変化によって
ウィンドウの幅が変わることがなく、かつ異なる２つの
変動する入力が比較できるウィンドウコンパレータを提
供することを目的とする。
れたものであって、スレッショルド電圧の変化によって
ウィンドウの幅が変わることがなく、かつ異なる２つの
変動する入力が比較できるウィンドウコンパレータを提
供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、比較すべき入力信号電圧がベースにそれ
ぞれ印加される第１および第２のトランジスタと、ベー
スが前記第１のトランジスタのエミッタに接続され、エ
ミッタが前記第２のトランジスタのエミッタに接続され
た第３のトランジスタと、ベースが前記第２のトランジ
スタのエミッタに接続され、エミッタが前記第１のトラ
ンジスタのエミッタに接続された第４のトランジスタ
と、前記第１から第４のトランジスタのコレクタにそれ
ぞれ接続される第１から第４の抵抗と、前記第１のトラ
ンジスタと前記第４のトランジスタの共通接続されたエ
ミッタに接続された第１の電流源と、前記第２のトラン
ジスタと前記第３のトランジスタの共通接続されたエミ
ッタに接続された第２の電流源と、ベースが前記第３の
トランジスタのコレクタに接続された第５のトランジス
タと、ベースが前記第４のトランジスタのコレクタに接
続された第６のトランジスタと、前記第５、第６のトラ
ンジスタの共通接続されたエミッタに接続された出力端
子と、を備え、前記比較すべき入力信号の電圧の差の幅
が概ねトランジスタのベース・エミッタ間の電圧差の幅
に含まれるか否かを判定することを特徴とするウィンド
ウコンパレータを提供する。
め、本発明は、比較すべき入力信号電圧がベースにそれ
ぞれ印加される第１および第２のトランジスタと、ベー
スが前記第１のトランジスタのエミッタに接続され、エ
ミッタが前記第２のトランジスタのエミッタに接続され
た第３のトランジスタと、ベースが前記第２のトランジ
スタのエミッタに接続され、エミッタが前記第１のトラ
ンジスタのエミッタに接続された第４のトランジスタ
と、前記第１から第４のトランジスタのコレクタにそれ
ぞれ接続される第１から第４の抵抗と、前記第１のトラ
ンジスタと前記第４のトランジスタの共通接続されたエ
ミッタに接続された第１の電流源と、前記第２のトラン
ジスタと前記第３のトランジスタの共通接続されたエミ
ッタに接続された第２の電流源と、ベースが前記第３の
トランジスタのコレクタに接続された第５のトランジス
タと、ベースが前記第４のトランジスタのコレクタに接
続された第６のトランジスタと、前記第５、第６のトラ
ンジスタの共通接続されたエミッタに接続された出力端
子と、を備え、前記比較すべき入力信号の電圧の差の幅
が概ねトランジスタのベース・エミッタ間の電圧差の幅
に含まれるか否かを判定することを特徴とするウィンド
ウコンパレータを提供する。
【０００８】本発明においては、第１の入力信号電圧
（ＶA）と、第２の入力信号電圧（ＶB）から、該第２の
入力信号電圧をベース入力とするトランジスタのベース
・エミッタ間電圧（ＶBE2）を差し引いた電圧（ＶB−Ｖ
BE2）と、を差動増幅する第１の差動トランジスタ対
と、前記第１の入力信号電圧（ＶA）から、該第１の入
力信号電圧をベース入力とする前記第１の差動トランジ
スタ対を構成する一のトランジスタのベース・エミッタ
間電圧（ＶBE1）を差し引いた電圧（ＶA−ＶBE1）と、
前記第２の入力信号電圧（ＶB）と、を差動増幅する第
２の差動トランジスタ対と、前記第１及び第２の差動ト
ランジスタ対の出力を差動入力とする第３の差動トラン
ジスタ対と、を含み、前記第３の差動トランジスタ対の
共通接続されたエミッタに接続された出力端子から、前
記第１の入力信号電圧（ＶA）と前記第２の入力信号電
圧（ＶB）とが、−ＶBE2＜ＶA−ＶB＜ＶBE1の範囲にあ
るか否かを示す信号を出力するような構成としたことに
より、スレッショルド電圧の変化に左右されずウィンド
ウの幅が一定で、かつ変動する２つの入力信号の比較を
行うことができる回路が得られる。
（ＶA）と、第２の入力信号電圧（ＶB）から、該第２の
入力信号電圧をベース入力とするトランジスタのベース
・エミッタ間電圧（ＶBE2）を差し引いた電圧（ＶB−Ｖ
BE2）と、を差動増幅する第１の差動トランジスタ対
と、前記第１の入力信号電圧（ＶA）から、該第１の入
力信号電圧をベース入力とする前記第１の差動トランジ
スタ対を構成する一のトランジスタのベース・エミッタ
間電圧（ＶBE1）を差し引いた電圧（ＶA−ＶBE1）と、
前記第２の入力信号電圧（ＶB）と、を差動増幅する第
２の差動トランジスタ対と、前記第１及び第２の差動ト
ランジスタ対の出力を差動入力とする第３の差動トラン
ジスタ対と、を含み、前記第３の差動トランジスタ対の
共通接続されたエミッタに接続された出力端子から、前
記第１の入力信号電圧（ＶA）と前記第２の入力信号電
圧（ＶB）とが、−ＶBE2＜ＶA−ＶB＜ＶBE1の範囲にあ
るか否かを示す信号を出力するような構成としたことに
より、スレッショルド電圧の変化に左右されずウィンド
ウの幅が一定で、かつ変動する２つの入力信号の比較を
行うことができる回路が得られる。
【０００９】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００１０】図１は、本発明の一実施形態の構成を示す
図である。図１において、２３、２４は、比較すべき入
力信号が入力端子２１、２２からベースに印加される第
１、第２のトランジスタ、２５は第１のトランジスタ２
３のエミッタにベースが接続された第３のトランジス
タ、２６は第２のトランジスタ２４のエミッタにベース
が接続された第４のトランジスタ、２７は第１および第
４のトランジスタ２３、２６のエミッタに接続された第
１の電流源、２８は第２および第３のトランジスタ２
４、２５のエミッタに接続された第２の電流源、２９、
３２、３０、３１は第１、第２、第３および第４のトラ
ンジスタ２３、２４、２５、２６のコレクタに接続され
た第１、第２、第３、第４の抵抗、３３は第３のトラン
ジスタ２５のコレクタにベースが接続された第５のトラ
ンジスタ、３４は第４のトランジスタ２６のコレクタに
ベースが接続された第６のトランジスタ、３５は第５、
第６のトランジスタ３３、３４のエミッタに接続された
出力端子である。
図である。図１において、２３、２４は、比較すべき入
力信号が入力端子２１、２２からベースに印加される第
１、第２のトランジスタ、２５は第１のトランジスタ２
３のエミッタにベースが接続された第３のトランジス
タ、２６は第２のトランジスタ２４のエミッタにベース
が接続された第４のトランジスタ、２７は第１および第
４のトランジスタ２３、２６のエミッタに接続された第
１の電流源、２８は第２および第３のトランジスタ２
４、２５のエミッタに接続された第２の電流源、２９、
３２、３０、３１は第１、第２、第３および第４のトラ
ンジスタ２３、２４、２５、２６のコレクタに接続され
た第１、第２、第３、第４の抵抗、３３は第３のトラン
ジスタ２５のコレクタにベースが接続された第５のトラ
ンジスタ、３４は第４のトランジスタ２６のコレクタに
ベースが接続された第６のトランジスタ、３５は第５、
第６のトランジスタ３３、３４のエミッタに接続された
出力端子である。
【００１１】すなわち、図１を参照して、第１のトラン
ジスタ２３と第４のトランジスタ２６とはエミッタが共
通接続されて第１の電流源２７に接続されてなる第１の
差動対を構成し、第２のトランジスタ２４と第３のトラ
ンジスタ２５とはエミッタが共通接続されて第２の電流
源２８に接続されてなる第２の差動対を構成し、第１及
び第２の差動対の出力（第４のトランジスタ２６と第３
トランジスタ２５のコレクタ電位）が、エミッタが共通
接続されて出力端子３５に接続されてなる第３の差動対
のベースに差動入力されている。
ジスタ２３と第４のトランジスタ２６とはエミッタが共
通接続されて第１の電流源２７に接続されてなる第１の
差動対を構成し、第２のトランジスタ２４と第３のトラ
ンジスタ２５とはエミッタが共通接続されて第２の電流
源２８に接続されてなる第２の差動対を構成し、第１及
び第２の差動対の出力（第４のトランジスタ２６と第３
トランジスタ２５のコレクタ電位）が、エミッタが共通
接続されて出力端子３５に接続されてなる第３の差動対
のベースに差動入力されている。
【００１２】次に、本実施形態の動作を説明する。入力
端子２１、２２に入力される電圧をそれぞれＶA、ＶBと
すると、第３、第４のトランジスタ２５、２６のベース
に印加される電圧はそれぞれ、入力信号電圧ＶA、ＶBか
ら、第１、第２のトランジスタ２３、２４のベース・エ
ミッタ間の電圧ＶBE（但し、第１、第２のトランジスタ
のベース・エミッタ間電圧はともに等しいものとする）
だけ降下した電圧、すなわちＶA−ＶBE、ＶB−ＶBEとな
る。
端子２１、２２に入力される電圧をそれぞれＶA、ＶBと
すると、第３、第４のトランジスタ２５、２６のベース
に印加される電圧はそれぞれ、入力信号電圧ＶA、ＶBか
ら、第１、第２のトランジスタ２３、２４のベース・エ
ミッタ間の電圧ＶBE（但し、第１、第２のトランジスタ
のベース・エミッタ間電圧はともに等しいものとする）
だけ降下した電圧、すなわちＶA−ＶBE、ＶB−ＶBEとな
る。
【００１３】ここで、ＶA−ＶBE＞ＶBとなった場合、第
２のトランジスタ２４には電流が流れなくなり、第３の
トランジスタ２５には第２の電流源２８に流れる電流の
全てが流れるようになる。
２のトランジスタ２４には電流が流れなくなり、第３の
トランジスタ２５には第２の電流源２８に流れる電流の
全てが流れるようになる。
【００１４】このため、第４のトランジスタ２６には電
流が流れなくなり、第３のトランジスタ２５には電流
（コレクタ電流）が流れていることにより、第３のトラ
ンジスタ２５のコレクタに接続される第３の抵抗３０で
の電圧降下が増大し、第５のトランジスタ３３のベース
電位が下がり（第６のトランジスタのベース電位は上昇
する）、第５のトランジスタ３３に流れる電流は、第６
のトランジスタ３４に流れる電流よりも少なくなる。
流が流れなくなり、第３のトランジスタ２５には電流
（コレクタ電流）が流れていることにより、第３のトラ
ンジスタ２５のコレクタに接続される第３の抵抗３０で
の電圧降下が増大し、第５のトランジスタ３３のベース
電位が下がり（第６のトランジスタのベース電位は上昇
する）、第５のトランジスタ３３に流れる電流は、第６
のトランジスタ３４に流れる電流よりも少なくなる。
【００１５】出力端子３５に流れる電流は、第５および
第６のトランジスタ３３、３４を流れる電流の和とな
る。
第６のトランジスタ３３、３４を流れる電流の和とな
る。
【００１６】同様にして、ＶB−ＶBE＞ＶAの場合、第６
のトランジスタ３４に流れる電流は第５のトランジスタ
３３に流れる電流よりも少なくなる。
のトランジスタ３４に流れる電流は第５のトランジスタ
３３に流れる電流よりも少なくなる。
【００１７】一方、入力端子２１、２２の入力信号電圧
の条件が、｜ＶA−ＶB｜＜ＶBEとなった場合、第３およ
び第４のトランジスタ２５、２６にはともに電流が流れ
なくなるため、第３および第４の抵抗３０、３１におけ
る電圧降下は小となり、このため第５及び第６のトラン
ジスタ３３、３４のベース電位が上昇し、出力端子３５
に流れる電流は、入力信号電圧が条件ＶA−ＶBE＞ＶBあ
るいはＶB−ＶBE＞ＶAであるときに流れる出力電流より
も多くなる。
の条件が、｜ＶA−ＶB｜＜ＶBEとなった場合、第３およ
び第４のトランジスタ２５、２６にはともに電流が流れ
なくなるため、第３および第４の抵抗３０、３１におけ
る電圧降下は小となり、このため第５及び第６のトラン
ジスタ３３、３４のベース電位が上昇し、出力端子３５
に流れる電流は、入力信号電圧が条件ＶA−ＶBE＞ＶBあ
るいはＶB−ＶBE＞ＶAであるときに流れる出力電流より
も多くなる。
【００１８】従って、入力信号電圧の差｜ＶA−ＶB｜が
トランジスタのベース・エミッタ間の電圧ＶBE以内に含
まれる場合には、出力端子３５に流れる電流が多くなる
というウィンドウコンパレータとしての動作を行う。
トランジスタのベース・エミッタ間の電圧ＶBE以内に含
まれる場合には、出力端子３５に流れる電流が多くなる
というウィンドウコンパレータとしての動作を行う。
【００１９】なお、第１のトランジスタ２３と第２のト
ランジスタ２４のベース・エミッタ間電圧をそれぞれＶ
BE1、ＶBE2とした場合にも、出力端子３５は、−ＶBE2
＜ＶA−ＶB＜ＶBE1の時に、第５及び第６のトランジス
タ３３、３４の両方に電流が流れ、出力電流が大とな
る。そして、入力電圧ＶA、ＶBがこの範囲にある時、例
えば出力端子３５と接地間に抵抗素子を挿入することよ
り、出力端子３５から電圧信号（例えば“Ｌ”レベルの
論理信号）として取り出すことができる。
ランジスタ２４のベース・エミッタ間電圧をそれぞれＶ
BE1、ＶBE2とした場合にも、出力端子３５は、−ＶBE2
＜ＶA−ＶB＜ＶBE1の時に、第５及び第６のトランジス
タ３３、３４の両方に電流が流れ、出力電流が大とな
る。そして、入力電圧ＶA、ＶBがこの範囲にある時、例
えば出力端子３５と接地間に抵抗素子を挿入することよ
り、出力端子３５から電圧信号（例えば“Ｌ”レベルの
論理信号）として取り出すことができる。
【００２０】図２は、本発明の第２の実施形態に係るウ
ィンドウコンパレータの構成を示す図である。図２を参
照して、本実施形態は、第５、第６のトランジスタ４
９、５０のベースを第１、第２のトランジスタ３９、４
０のコレクタに接続した点が前記第１の実施形態と相違
している。
ィンドウコンパレータの構成を示す図である。図２を参
照して、本実施形態は、第５、第６のトランジスタ４
９、５０のベースを第１、第２のトランジスタ３９、４
０のコレクタに接続した点が前記第１の実施形態と相違
している。
【００２１】本実施形態においては、入力端子３７、３
８の入力信号電圧をＶA、ＶB、第１、第２のトランジス
タ３９、４０のベース・エミッタ間電圧をＶBE（但し、
第１、第２トランジスタのベース・エミッタ間電圧はと
もに等しいものとする）として、ＶA（第１のトランジ
スタ３９のベース電位）がＶB−ＶBE（第４のトランジ
スタ４２のベース電位）よりも大（ＶA＞ＶB−ＶBE）で
あり、且つＶB（第２のトランジスタ４０のベース電
位）がＶA−ＶBE（第３のトランジスタ４１のベース電
位）よりも大（ＶB＞ＶA−ＶBE）の時、すなわち｜ＶA
−ＶB｜＜ＶBEの時、第１及び第２のトランジスタ３
９、４０に流れる電流が増大し（第３又は第４のトラン
ジスタ４１、４２に流れる電流は減少又は流れず）、こ
れに伴い抵抗４５及び４８での電圧降下が増大して第５
及び第６のトランジスタのベース電位が下がり出力端子
５１には電流が流れなくなり、一方、｜ＶA−ＶB｜＞Ｖ
BEの時、第３又は第４のトランジスタ４１、４２に流れ
る電流が増大し、第１又は第２のトランジスタ４９、５
０に流れる電流は減少し、これに伴い抵抗４５又は４８
の電圧降下が減少して第５又は第６のトランジスタのベ
ース電位が上昇し出力端子５１に流れる電流が｜ＶA−
ＶB｜＜ＶBEの時よりも増大する。このように、本実施
形態においては、前記第１の実施形態と相補関係の信号
を出力するものである。そして、出力端子５１と接地間
に抵抗素子を接続して出力端子５１から電圧信号
（“Ｈ”レベルの論理信号）として取り出すことができ
る。
８の入力信号電圧をＶA、ＶB、第１、第２のトランジス
タ３９、４０のベース・エミッタ間電圧をＶBE（但し、
第１、第２トランジスタのベース・エミッタ間電圧はと
もに等しいものとする）として、ＶA（第１のトランジ
スタ３９のベース電位）がＶB−ＶBE（第４のトランジ
スタ４２のベース電位）よりも大（ＶA＞ＶB−ＶBE）で
あり、且つＶB（第２のトランジスタ４０のベース電
位）がＶA−ＶBE（第３のトランジスタ４１のベース電
位）よりも大（ＶB＞ＶA−ＶBE）の時、すなわち｜ＶA
−ＶB｜＜ＶBEの時、第１及び第２のトランジスタ３
９、４０に流れる電流が増大し（第３又は第４のトラン
ジスタ４１、４２に流れる電流は減少又は流れず）、こ
れに伴い抵抗４５及び４８での電圧降下が増大して第５
及び第６のトランジスタのベース電位が下がり出力端子
５１には電流が流れなくなり、一方、｜ＶA−ＶB｜＞Ｖ
BEの時、第３又は第４のトランジスタ４１、４２に流れ
る電流が増大し、第１又は第２のトランジスタ４９、５
０に流れる電流は減少し、これに伴い抵抗４５又は４８
の電圧降下が減少して第５又は第６のトランジスタのベ
ース電位が上昇し出力端子５１に流れる電流が｜ＶA−
ＶB｜＜ＶBEの時よりも増大する。このように、本実施
形態においては、前記第１の実施形態と相補関係の信号
を出力するものである。そして、出力端子５１と接地間
に抵抗素子を接続して出力端子５１から電圧信号
（“Ｈ”レベルの論理信号）として取り出すことができ
る。
【００２２】
【発明の効果】以上のように、本発明のウィンドウコン
パレータは異なる２つの入力信号と、その電圧とトラン
ジスタのベース・エミッタ間の電圧分の差がある電圧を
用いることにより、ウィンドウの幅が常に一定で、かつ
２つの変動する入力信号の比較をも行うことができる。
パレータは異なる２つの入力信号と、その電圧とトラン
ジスタのベース・エミッタ間の電圧分の差がある電圧を
用いることにより、ウィンドウの幅が常に一定で、かつ
２つの変動する入力信号の比較をも行うことができる。
【図１】本発明の一実施形態の構成を示す図である。
【図２】本発明の他の一実施形態の構成を示す図であ
る。
る。
【図３】従来のウィンドウコンパレータの一例を示す図
である。
である。
２３〜２６、３３、３４、３９〜４２、４９、５０ ト
ランジスタ ２７、２８、４３、４４ 定電流源 ２８〜３２、４５〜４８ 抵抗 ２１、２２、３７、３８ 入力端子 ３５、５１ 出力端子 ３６、５２ 電源端子（ＶＣＣ）
ランジスタ ２７、２８、４３、４４ 定電流源 ２８〜３２、４５〜４８ 抵抗 ２１、２２、３７、３８ 入力端子 ３５、５１ 出力端子 ３６、５２ 電源端子（ＶＣＣ）
Claims (5)
- 【請求項１】比較すべき入力信号電圧がベースにそれぞ
れ印加される第１および第２のトランジスタと、 ベースが前記第１のトランジスタのエミッタに接続さ
れ、エミッタが前記第２のトランジスタのエミッタに接
続された第３のトランジスタと、 ベースが前記第２のトランジスタのエミッタに接続さ
れ、エミッタが前記第１のトランジスタのエミッタに接
続された第４のトランジスタと、 前記第１から第４のトランジスタのコレクタにそれぞれ
接続される第１から第４の抵抗と、 前記第１のトランジスタと前記第４のトランジスタの共
通接続されたエミッタに接続された第１の電流源と、 前記第２のトランジスタと前記第３のトランジスタの共
通接続されたエミッタに接続された第２の電流源と、 ベースが前記第３のトランジスタのコレクタに接続され
た第５のトランジスタと、 ベースが前記第４のトランジスタのコレクタに接続され
た第６のトランジスタと、 前記第５、第６のトランジスタの共通接続されたエミッ
タに接続された出力端子と、を備え、 前記比較すべき入力信号の電圧の差の幅が概ねトランジ
スタのベース・エミッタ間の電圧差の幅に含まれるか否
かを判定することを特徴とするウィンドウコンパレー
タ。 - 【請求項２】比較すべき入力信号電圧がベースにそれぞ
れ印加される第１および第２のトランジスタと、 ベースが前記第１のトランジスタのエミッタに接続さ
れ、エミッタが前記第２のトランジスタのエミッタに接
続された第３のトランジスタと、 ベースが前記第２のトランジスタのエミッタに接続さ
れ、エミッタが前記第１のトランジスタのエミッタに接
続された第４のトランジスタと、 前記第１から第４のトランジスタのコレクタにそれぞれ
接続される第１から第４の抵抗と、 前記第１のトランジスタと前記第４のトランジスタの共
通接続されたエミッタに接続された第１の電流源と、 前記第２のトランジスタと前記第３のトランジスタの共
通接続されたエミッタに接続された第２の電流源と、 ベースが前記第１のトランジスタのコレクタに接続され
た第５のトランジスタと、 ベースが前記第２のトランジスタのコレクタに接続され
た第６のトランジスタと、 前記第５、第６のトランジスタの共通接続されたエミッ
タに接続された出力端子と、を備え、 前記比較すべき入力信号の電圧の差の幅が概ねトランジ
スタのベース・エミッタ間の電圧差の幅に含まれるか否
かを判定することを特徴とするウィンドウコンパレー
タ。 - 【請求項３】第１の入力信号電圧（ＶA）と、第２の入
力信号電圧（ＶB）から、該第２の入力信号電圧をベー
ス入力とするトランジスタのベース・エミッタ間電圧
（ＶBE2）を差し引いた電圧（ＶB−ＶBE2）と、を差動
増幅する第１の差動トランジスタ対と、 前記第１の入力信号電圧（ＶA）から、該第１の入力信
号電圧をベース入力とする前記第１の差動トランジスタ
対を構成する一のトランジスタのベース・エミッタ間電
圧（ＶBE1）を差し引いた電圧（ＶA−ＶBE1）と、前記
第２の入力信号電圧（ＶB）と、を差動増幅する第２の
差動トランジスタ対と、 前記第１及び第２の差動トランジスタ対の出力を差動入
力とする第３の差動トランジスタ対と、を含み、 前記第３の差動トランジスタ対の共通接続されたエミッ
タに接続された出力端子から、前記第１の入力信号電圧
（ＶA）と前記第２の入力信号電圧（ＶB）とが、−ＶBE
2＜ＶA−ＶB＜ＶBE1の範囲にあるか否かを示す信号を出
力することを特徴とするウィンドウコンパレータ。 - 【請求項４】前記第３の差動トランジスタ対のベース入
力として、前記第１の差動トランジスタ対を構成するト
ランジスタのうち前記電圧（ＶB−ＶBE2）をベース入力
とするトランジスタのコレクタ電位と、前記第２の差動
トランジスタ対を構成するトランジスタのうち前記電圧
（ＶA−ＶBE2）をベース入力とするトランジスタのコレ
クタ電位を入力とし、前記第１の入力信号電圧（ＶA）
と前記第２の入力信号電圧（ＶB）とが前記範囲内にあ
る時に前記出力端子に流れる電流が増大することを特徴
とする請求項３記載のウィンドウコンパレータ。 - 【請求項５】前記第３の差動トランジスタ対のベース入
力として、前記第１の差動トランジスタ対を構成するト
ランジスタのうち前記入力電圧（ＶA）をベース入力と
するトランジスタのコレクタ電位と、前記第２の差動ト
ランジスタ対を構成するトランジスタのうち前記電圧
（ＶB）をベース入力とするトランジスタのコレクタ電
位を入力とし、前記第１の入力信号電圧（ＶA）と前記
第２の入力信号電圧（ＶB）とが前記範囲外にある時に
前記出力端子に流れる電流が増大することを特徴とする
請求項３記載のウィンドウコンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31726795A JP2689969B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31726795A JP2689969B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135153A JPH09135153A (ja) | 1997-05-20 |
| JP2689969B2 true JP2689969B2 (ja) | 1997-12-10 |
Family
ID=18086337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31726795A Expired - Lifetime JP2689969B2 (ja) | 1995-11-10 | 1995-11-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689969B2 (ja) |
-
1995
- 1995-11-10 JP JP31726795A patent/JP2689969B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135153A (ja) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05121954A (ja) | 電位検出回路 | |
| JP2689969B2 (ja) | 半導体集積回路 | |
| US4612513A (en) | Differential amplifier | |
| JPH11258065A (ja) | 温度検出回路 | |
| JP2004304632A (ja) | パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP4492003B2 (ja) | 電流検出回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2572974B2 (ja) | 駆動回路 | |
| JPH05209788A (ja) | 光電流検出回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| CA1082781A (en) | Window comparator | |
| JP2000065872A (ja) | 電圧検出回路 | |
| JPH0352031Y2 (ja) | ||
| JP2900688B2 (ja) | リミッタ回路 | |
| JPH0666649B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPH0216042B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH022545B2 (ja) | ||
| JPH0740651B2 (ja) | 増幅回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP3798718B2 (ja) | 過電流検出回路 | |
| JPH01259618A (ja) | ウインド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |