JP4492003B2 - 電流検出回路 - Google Patents
電流検出回路 Download PDFInfo
- Publication number
- JP4492003B2 JP4492003B2 JP2001234513A JP2001234513A JP4492003B2 JP 4492003 B2 JP4492003 B2 JP 4492003B2 JP 2001234513 A JP2001234513 A JP 2001234513A JP 2001234513 A JP2001234513 A JP 2001234513A JP 4492003 B2 JP4492003 B2 JP 4492003B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- resistor
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の属する技術分野】
この発明は、電流検出抵抗の両端電圧に基づいて電流検出抵抗に流れる電流を検出する電流検出回路に関する。
【0002】
【従来の技術】
電流検出回路によって電流経路に流れる電流値を測定する場合に、従来から、電流経路に所定の大きさの電流検出抵抗を挿入し、その抵抗両端の電位差によって電流値を測定する方法が知られている。このとき、電流検出抵抗の両端電位がそれぞれ正であって、かつそれらの電位がコンパレータや演算増幅器の同相入力電圧範囲より高い場合に、コンパレータや演算増幅器を用いて電流値の判定を行うためには、その両端電位を所望のレベルに変換する変換手段が必要になる。
【0003】
図8は、従来の電流検出回路の一例を示す回路図である。電流検出回路1は、電流検出抵抗10の両端電位をコンパレータ20で処理できるレベルまで変換するものであって、抵抗4a〜4dによって構成されている。電流検出抵抗10の電位VR+側の一端は、抵抗4aと抵抗4cの直列回路と接続され、電位VR-側の他端は抵抗4bと抵抗4dの直列回路と接続される。抵抗4aと抵抗4cとの接続点1a及び抵抗4bと抵抗4dの接続点1bは、それぞれ電流検出回路1の出力端子であって、それぞれコンパレータ20に接続されている。なお、これらの抵抗直列回路の他端は負電源端子VEEに接続される。
【0004】
このように構成された従来の電流検出回路では、電流検出回路10の両端電位VR+、VR-は、それぞれ抵抗4a〜4dによって抵抗分圧され、以下の式によって示す電圧VS+、VS-に変換される。ここで、抵抗4aと4bの抵抗値R1、R2は互いに等しく、また、抵抗4cと4dの抵抗値R3、R4は互いに等しいものとする。
【0005】
VS+={R3/(R1+R3)}(VR+−VEE) …(1)
VS-={R4/(R2+R4)}(VR+−VEE) …(2)
これらの式(1)(2)によって、コンパレータ20の正負の入力端子への差電圧VS+−VS-は式(3)に示すように求められる。
【0006】
VS+−VS-={R3/(R1+R3)}(VR+−VR-) …(3)
すなわち、図8の電流検出回路からコンパレータ20の正負の入力端子への電圧信号は、抵抗4a〜4dによって所望のレベルに変換され、かつ電流検出抵抗の両端電圧(VR+−VR-)に比例した電位差の信号として取り出される。
【0007】
【発明が解決しようとする課題】
さて、コンパレータ20において電流検出抵抗の両端電圧(VR+−VR-)の検出を行うには、接続点1a,1bの電位VS+,VS-をコンパレータ20の同相入力電圧範囲内とする必要がある。そこで、式(3)に示すように、両端電圧(VR+−VR-)を抵抗値R3/(R1+R3)によって減衰させているため、電流検出抵抗の電圧値VR+,VR-が大きい場合には抵抗値R3に対して抵抗値R1を大きくして、コンパレータ20で処理できるレベルまで変換しなくてはならない。
【0008】
しかし、その場合に電流検出回路1から出力される差電圧(VS+−VS-)の大きさが小さくなり過ぎてしまうので、電流検出精度やノイズマージンが低下するという問題があった。
【0009】
この発明の目的は、電流検出抵抗の抵抗両端の電位差によって電流値を測定する場合に、出力される差電圧(VS+−VS-)を減衰させることなしに、それぞれの電位VS+,VS-を所望のレベルに変換することができる電流検出回路を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するために、第1抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第1抵抗に流れる電流を検出する電流検出回路が提供される。この電流検出回路は、前記第1抵抗の一端に接続された第2抵抗と、前記第1抵抗の他端に接続された第3抵抗と、前記第2抵抗の他端にシンク側端子が接続された第1の電流源回路と、前記第3抵抗の他端にシンク側端子が接続された第2の電流源回路と、前記第1抵抗と前記第2抵抗との接続点の電圧値、あるいは前記第1抵抗と前記第3抵抗との接続点の電圧値を検出して、前記第1、第2の電流源回路の出力電流を制御する電圧検出手段と、から構成され、前記第1の電流源回路のソース側端子と前記第2の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第2抵抗と前記第1の電流源回路との接続点を第1の出力端子とし、前記第3抵抗と前記第2の電流源回路との接続点を第2の出力端子として、前記電圧値が低下した場合に、前記第1及び第2の電流源回路の出力電流を小さくするように制御する。
また、別の電流検出回路では、前記第1抵抗の一端に接続された第2抵抗と、前記第1抵抗の他端に接続された第3抵抗と、前記第2抵抗の他端にシンク側端子が接続された第1の電流源回路と、前記第3抵抗の他端にシンク側端子が接続された第2の電流源回路と、前記第2抵抗と前記第1の電流源回路との接続点の電圧値、あるいは前記第3抵抗と前記第2の電流源回路との接続点の電圧値を検出する電圧検出手段と、を備え、前記第1の電流源回路のソース側端子と前記第2の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第2抵抗と前記第1の電流源回路との接続点を第1の出力端子とし、前記第3抵抗と前記第2の電流源回路との接続点を第2の出力端子として、前記電圧検出手段により前記第1、第2の電流源回路の出力電流を制御して、前記電圧値を設定値に制御する。
【0011】
これらの電流検出回路では、第1抵抗の両端の電圧値を減衰させることなく、任意の電位までレベルシフトすることができる。
【0012】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
(第一の実施の形態)
この実施の形態の電流検出回路は、本発明の概要を示すものであって、図1にその回路構成を示す。
【0013】
電流検出回路11は、電流検出抵抗(第1抵抗)10の両端電位をコンパレータ20で処理できるレベルまで変換するものであって、抵抗(第2抵抗)4a、抵抗(第3抵抗)4bと出力電流I1,I2の電流源(第1、第2の電流源回路)2a,2bとから構成されている。ここでは、図8に示す電流検出回路1の抵抗4c,4dを、それぞれ電流源2a,2bに置き換えた構成となっている。抵抗4aと電流源2aのシンク側端子との接続点1a及び抵抗4bと電流源2bのシンク側端子との接続点1bは、それぞれ電流検出回路10の第1、第2の出力端子として、それぞれコンパレータ20に接続されている。なお、電流源2a,2bのソース側端子はいずれも負電源端子VEEに接続される。
【0014】
ここで、抵抗4aと4bの抵抗値R1、R2は互いに等しく、また、電流源2a,2bの出力電流I1,I2は互いに等しいものとすると、接続点1a,1bの電位VS+,VS-及び電流検出回路1から出力される差電圧(VS+−VS-)は、次のように求められる。
【0015】
VS+=VR+−R1・I1 …(4)
VS-=VR-−R1・I1 …(5)
VS+−VS-=VR+−VR- …(6)
式(6)から明らかなように、この電流検出回路11ではレベルシフト量R1・I1を選定することによって、電位VS+,VS-がそれぞれコンパレータ20の同相入力電圧範囲内となるようにレベル変換しても、電流検出抵抗10の両端電圧(VR+−VR-)の値を減衰させることなく、コンパレータ20に差電圧(VS+−VS-)を入力することができる。
【0016】
ここで、図2に示すような、バッテリVBATへの充電電流I0を検出するための電流検出回路10を考える。いま、充電電流I0を例えば1Aとし、バッテリVBATの充電電圧が16Vであるとする。電流検出抵抗R0=0.5Ωであれば、VR+=16.5V、VR-=16Vとなるが、この電位差VRを+5Vの単一電源で動作するコンパレータに直接入力すると、同相入力電圧範囲(この場合、GND+α〜5V−β)を超えてしまう。このとき、図2に示す電流検出回路10において、例えばI1=I2=10μA、R1=R2=1.35MΩとすることによって、式(4)、式(5)に示すように、
VS+=VR+−R1・I1=3V
VS-=VR-−R1・I1=2.5V
となる。したがって、電流検出抵抗10の両端電圧(VR+−VR-)=0.5Vは、VS=VS+−VS-=0.5Vとなり、電流検出抵抗10の両端電圧(VR+−VR-)の値を減衰させることなく、コンパレータ20に差電圧(VS+−VS-)を入力することができる。
【0017】
また、電流検出抵抗10の電圧値VR+,VR-が変動しても、次に説明する実施の形態の場合のように、レベルシフトされた信号の基準電位を一定に、あるいは所定の電圧範囲内に留めておくことが可能である。
(第二の実施の形態)
この実施の形態の電流検出回路は、第1の発明に対応するものであって、図3にその回路構成を示す。図3の電流検出回路12において、図1の電流検出回路11と異なる構成は、電圧値VR+が変動した場合、その変動量を検出して、電流源2a,2bの電流値I1,I2の大きさを制御する電圧検出回路3aを備えている点である。
【0018】
この電流検出回路12では、電圧検出回路3aの出力電圧Vcが電流源2a,2bに入力されることによって、VR+の値が大きくなった場合には電流値I1,I2を増加させ、VR+の値が小さくなった場合には電流値I1,I2を低下させる。これにより電圧値VR+が変動した場合でも、レベルシフトされた電位VS+,VS-をそれぞれコンパレータ20の同相入力電圧範囲内に留めておくことができる。
(第三の実施の形態)
この実施の形態の電流検出回路は、第1の発明に対応するものであって、図4にその回路構成を示す。図4の電流検出回路13において、図1の電流検出回路11と異なる構成は、電圧値VR-が変動した場合、その変動量を検出して、電流源2a,2bの電流値I1,I2の大きさを制御する電圧検出回路3aを備えている点である。電圧検出回路3aについては、作用効果ともに、図3の電流検出回路12の場合と同様であるため、その説明を省略する。
(第四の実施の形態)
この実施の形態の電流検出回路は、第2の発明に対応するものであって、図5にその回路構成を示す。図5の電流検出回路14において、図1の電流検出回路11と異なる構成は、レベルシフトされた電位VS+の変動量を検出する電圧検出回路3bを備えている点である。この電圧検出回路3bの出力電圧Vcが電流源2a,2bに入力されることによって、電圧値VR+が変動した場合でも電流源2a,2bの電流値I1,I2の大きさを制御して、電位VS+を一定に保持することができる。
(第五の実施の形態)
この実施の形態の電流検出回路は、第2の発明に対応するものであって、図6にその回路構成を示す。図6の電流検出回路15において、図1の電流検出回路11と異なる構成は、レベルシフトされた電位VS-の変動量を検出する電圧検出回路3bを備えている点である。電圧検出回路3bについては、作用効果ともに、図5の電流検出回路14の場合と同様であるため、その説明を省略する。
(第六の実施の形態)
この実施の形態の電流検出回路は、第3の発明に対応するものであって、図7には図1乃至図6の電流検出回路11〜15を構成する電流源2の回路構成のみを示す。
【0019】
電流源2は、図1に示す電流源2a,2bに相当するものであって、第1のカレントミラー回路21、第2のカレントミラー回路22、及び第3の電流源回路とから構成される。
【0020】
nチャネルMOSFET5a〜5cで構成されるシンク電流出力のカレントミラー回路21は、2つの電流出力端子を備えている。nチャネルMOSFET5a、5bの外形は等しく、nチャネルMOSFET5cのドレイン電流に比例した、等しいシンク電流I1、I2をそれぞれのドレイン端子から出力する。
【0021】
pチャネルMOSFET6a,6bで構成されるソース電流出力のカレントミラー回路22は、pチャネルMOSFET6bのドレイン電流に比例したソース電流をpチャネルMOSFET6aのドレイン端子から出力する。
【0022】
第3の電流源回路は、nチャネルMOSFET5d、演算増幅器7、及び抵抗8で構成される電圧制御電流源23であって、この電圧制御電流源23は、シンク電流値Iref(=Vc/R3)によって決まるシンク電流をnチャネルMOSFET5dのドレイン端子から出力する。VCC及びVEEはそれぞれ、電流検出回路の正電源端子、負電源端子に印加される電圧値である。
【0023】
電圧制御電流源23では、シンク電流出力Irefに比例したソース電流を、カレントミラー回路22のソース電流出力端子からシンク電流出力のカレントミラー回路21に出力することによって、nチャネルMOSFET5a,5bのドレイン電流に比例するようにnチャネルMOSFET5cのドレイン電流を制御して、シンク電流I1、I2を出力することができる。したがって、演算増幅器7への入力電圧Vcに応じて同等にシンク電流I1、I2を制御することができる。
【0024】
電流源2を構成する第1のカレントミラー回路21、第2のカレントミラー回路22、及び電圧制御電流源23は、上述したMOSFET5a〜5c及び5dをそれぞれnpn型のバイポーラトランジスタに置き換え、上述したMOSFET6a,6bをそれぞれpnp型のバイポーラトランジスタに置き換えた場合でも、同様の電流検出回路として動作するように構成できる。
【0025】
また、以上では負電源VEEを用いて構成する電流検出回路について説明したが、正負の2電源を用いないで、一方をグランド端子に置き換えて単一電源回路として構成することも可能である。
【0026】
【発明の効果】
以上に説明したように、この発明の電流検出回路によれば、第1抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第1抵抗に流れる電流を検出する場合に、抵抗両端の電圧値を減衰させることなく、任意の電位にレベルシフトさせることができる。また、電流経路の電位が変動した場合に、レベルシフトした信号の基準電位を一定に、あるいは所定の電圧範囲内に留めておくことが可能である。
【図面の簡単な説明】
【図1】この発明の第一の実施形態に係る電流検出回路の構成を示す回路図である。
【図2】バッテリへの充電電流を検出するための電流検出回路の構成を示す回路図である。
【図3】この発明の第二の実施形態に係る電流検出回路の構成を示す回路図である。
【図4】この発明の第三の実施形態に係る電流検出回路の構成を示す回路図である。
【図5】この発明の第四の実施形態に係る電流検出回路の構成を示す回路図である。
【図6】この発明の第五の実施形態に係る電流検出回路の構成を示す回路図である。
【図7】この発明の第六の実施形態に係る電流源の構成を示す回路図である。
【図8】従来の電流検出回路の構成を示す回路図である。
【符号の説明】
11〜15…電流検出回路
1a,1b…接続点(電流検出回路出力端子)
2,2a,2b…電流源
3a,3b…電圧検出回路
4a,4b…抵抗
5a〜5d…nチャネルMOSFET
6a,6b…pチャネルMOSFET
7…演算増幅器
8…抵抗
10…電流検出抵抗
20…コンパレータ
21…第1のカレントミラー回路
22…第2のカレントミラー回路
23…電圧制御電流源(第3の電流源回路)
Claims (9)
- 第1抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第1抵抗に流れる電流を検出する電流検出回路において、
前記第1抵抗の一端に接続された第2抵抗と、
前記第1抵抗の他端に接続された第3抵抗と、
前記第2抵抗の他端にシンク側端子が接続された第1の電流源回路と、
前記第3抵抗の他端にシンク側端子が接続された第2の電流源回路と、
前記第1抵抗と前記第2抵抗との接続点の電圧値、あるいは前記第1抵抗と前記第3抵抗との接続点の電圧値を検出して、前記第1、第2の電流源回路の出力電流を制御する電圧検出手段と、
を備え、
前記第1の電流源回路のソース側端子と前記第2の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第2抵抗と前記第1の電流源回路との接続点を第1の出力端子とし、前記第3抵抗と前記第2の電流源回路との接続点を第2の出力端子として、前記電圧値が低下した場合に、前記第1及び第2の電流源回路の出力電流を小さくするように制御することを特徴とする電流検出回路。 - 第1抵抗の両端がそれぞれ任意の正電位に接続され、その両端電圧に基づいて第1抵抗に流れる電流を検出する電流検出回路において、
前記第1抵抗の一端に接続された第2抵抗と、
前記第1抵抗の他端に接続された第3抵抗と、
前記第2抵抗の他端にシンク側端子が接続された第1の電流源回路と、
前記第3抵抗の他端にシンク側端子が接続された第2の電流源回路と、
前記第2抵抗と前記第1の電流源回路との接続点の電圧値、あるいは前記第3抵抗と前記第2の電流源回路との接続点の電圧値を検出する電圧検出手段と、
を備え、
前記第1の電流源回路のソース側端子と前記第2の電流源回路のソース側端子とをそれぞれグランド端子又は負電源端子と接続するとともに、前記第2抵抗と前記第1の電流源回路との接続点を第1の出力端子とし、前記第3抵抗と前記第2の電流源回路との接続点を第2の出力端子として、前記電圧検出手段により前記第1、第2の電流源回路の出力電流を制御して、前記電圧値を設定値に制御することを特徴とする電流検出回路。 - 請求項1または請求項2のいずれかに記載の第1及び第2の電流源回路は、
2個のシンク電流出力端子を備えた第1のカレントミラー回路と、
前記第1のカレントミラー回路の入力端子にソース電流出力端子が接続された第2のカレントミラー回路と、
前記第2のカレントミラー回路の入力端子にシンク側端子が接続された第3の電流源回路とから構成され、
前記第1のカレントミラー回路の第1、第2のシンク電流出力端子をそれぞれ第1、第2の電流源のシンク側端子とするとともに、前記第3の電流源回路のソース側端子をグランド端子又は負電源端子と接続したことを特徴とする電流検出回路。 - 請求項3記載の第1のカレントミラー回路は、
ドレイン端子が前記第1のシンク電流出力端子とされ、ソース端子をグランド端子又は負電源端子と接続した第1のnチャネルMOSFETと、
ドレイン端子が前記第2のシンク電流出力端子とされ、ソース端子をグランド端子又は負電源端子と接続した第2のnチャネルMOSFETと、
ドレイン端子が入力端子とされ、ソース端子をグランド端子又は負電源端子と接続した第3のnチャネルMOSFETとから構成され、
前記第1、第2のnチャネルMOSFETのゲート端子を前記第3のnチャネルMOSFETのゲート端子及びドレイン端子と接続したことを特徴とする電流検出回路。 - 請求項3記載の第2のカレントミラー回路は、
ドレイン端子が出力端子とされた第4のpチャネルMOSFETと、
前記第4のpチャネルMOSFETのゲート端子がドレイン端子及びゲート端子と接続され、ドレイン端子が入力端子とされた第5のpチャネルMOSFETとから構成され、
前記第4、第5のpチャネルMOSFETのソース端子をそれぞれ正電源端子と接続したことを特徴とする電流検出回路。 - 請求項3記載の第3の電流源回路は、
演算増幅器と、
ゲート端子を前記演算増幅器の出力端子と接続した第6のnチャネルMOSFETと、
一端を前記第6のnチャネルMOSFETのソース端子及び前記演算増幅器の反転入力端子と接続するとともに、他端をグランド端子又は負電源端子と接続した第4の抵抗とから構成され、
前記第6のnチャネルMOSFETのドレイン端子を前記第3の電流源回路のシンク側端子とし、前記演算増幅器の非反転入力端子を前記第3の電流源回路のシンク電流制御端子として構成したことを特徴とする電流検出回路。 - 請求項3記載の第1のカレントミラー回路は、
コレクタ端子が前記第1のシンク電流出力端子とされ、エミッタ端子をグランド端子又は負電源端子と接続した第1のnpn型バイポーラトランジスタと、
コレクタ端子が前記第2のシンク電流出力端子とされ、エミッタ端子をグランド端子又は負電源端子と接続した第2のnpn型バイポーラトランジスタと、
コレクタ端子が入力端子とされ、エミッタ端子をグランド端子又は負電源端子と接続した第3のnpn型バイポーラトランジスタとから構成され、
前記第1、第2のnpn型バイポーラトランジスタのベース端子を前記第3のnpn型バイポーラトランジスタのベース端子及びコレクタ端子と接続したことを特徴とする電流検出回路。 - 請求項3記載の第2のカレントミラー回路は、
コレクタ端子が出力端子とされた第4のpnp型バイポーラトランジスタと、
前記第4のpnp型バイポーラトランジスタのベース端子がコレクタ端子及びベース端子と接続され、コレクタ端子が入力端子とされた第5のpnp型のバイポーラトランジスタとから構成され、
前記第4、第5のpnp型バイポーラトランジスタのエミッタ端子をそれぞれ正電源端子と接続したことを特徴とする電流検出回路。 - 請求項3記載の第3の電流源回路は、
演算増幅器と、
ベース端子を前記演算増幅器の出力端子と接続した第6のnpn型のバイポーラトランジスタと、
一端を前記第6のnpn型バイポーラトランジスタのエミッタ端子及び前記演算増幅器の反転入力端子と接続するとともに、他端をグランド端子又は負電源端子と接続した第4の抵抗とから構成され、
前記第6のnpn型バイポーラトランジスタのコレクタ端子を前記第3の電流源回路のシンク側端子とし、前記演算増幅器の非反転入力端子を前記第3の電流源回路のシンク電流制御端子として構成したことを特徴とする電流検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234513A JP4492003B2 (ja) | 2001-08-02 | 2001-08-02 | 電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001234513A JP4492003B2 (ja) | 2001-08-02 | 2001-08-02 | 電流検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003043075A JP2003043075A (ja) | 2003-02-13 |
JP4492003B2 true JP4492003B2 (ja) | 2010-06-30 |
Family
ID=19066111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001234513A Expired - Lifetime JP4492003B2 (ja) | 2001-08-02 | 2001-08-02 | 電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4492003B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4845549B2 (ja) * | 2006-03-23 | 2011-12-28 | ローム株式会社 | 電源装置及びこれを備えた電気機器 |
US8598885B2 (en) * | 2011-10-18 | 2013-12-03 | Hartman Van Wyk | Instrumentation circuit for shunt-based metrology measurement |
JP5435057B2 (ja) * | 2012-03-02 | 2014-03-05 | ダイキン工業株式会社 | 電力変換装置 |
JP6001334B2 (ja) * | 2012-05-31 | 2016-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置、バッテリ状態監視モジュール及び車輌システム |
JP7203478B2 (ja) * | 2019-03-11 | 2023-01-13 | エイブリック株式会社 | 電流センス回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07287035A (ja) * | 1994-04-19 | 1995-10-31 | Sanyo Electric Co Ltd | 電流検出回路 |
JP3481323B2 (ja) * | 1994-11-07 | 2003-12-22 | 富士通株式会社 | 電流検出回路及び電流監視装置 |
JP3597281B2 (ja) * | 1995-11-28 | 2004-12-02 | 株式会社ルネサステクノロジ | 電位検出回路及び半導体集積回路 |
JPH10132601A (ja) * | 1996-10-29 | 1998-05-22 | Fuji Koki Corp | 信号電圧−電流変換回路 |
-
2001
- 2001-08-02 JP JP2001234513A patent/JP4492003B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000019200A (ja) * | 1998-07-01 | 2000-01-21 | Mitsubishi Electric Corp | 電位検出回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2003043075A (ja) | 2003-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW202129456A (zh) | 參考電壓電路 | |
JPH0661432A (ja) | 半導体装置 | |
JP4492003B2 (ja) | 電流検出回路 | |
JP2001305166A (ja) | 電流検出回路 | |
JP6658269B2 (ja) | 過電流検出回路 | |
KR900008046B1 (ko) | 비교기 | |
JP2012088230A (ja) | 電圧検出回路 | |
JP2004071864A (ja) | 半導体集積回路の温度検出装置 | |
JP2969665B2 (ja) | バイアス電圧設定回路 | |
JP2830412B2 (ja) | クランプ回路 | |
JP2000155139A (ja) | 電流検出装置 | |
JPH1048268A (ja) | ピーク検波回路 | |
RU2065591C1 (ru) | Измерительный преобразователь | |
JP2522655Y2 (ja) | 電圧コンパレータ | |
JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
JP2007281769A (ja) | コンパレータ | |
JP3082247B2 (ja) | 定電圧回路 | |
JP3310864B2 (ja) | 直流安定化電源の出力電流測定回路 | |
JPH09307379A (ja) | Agc回路 | |
JPH0246093Y2 (ja) | ||
JP3801174B2 (ja) | Cmos−eclレベル変換回路 | |
JP2000244290A (ja) | 電圧レベル判定回路 | |
JP2008205828A (ja) | コンパレータ回路 | |
JP3664038B2 (ja) | リセット回路 | |
JP3920530B2 (ja) | クリップ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4492003 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |