JP2008205828A - コンパレータ回路 - Google Patents

Abstract

【課題】集積化が容易であり且つ切替直後のチャタリングを防止可能な小さなヒステリシスを有するコンパレータ回路を提供する。
【解決手段】基準電圧Ｖ_ｒｅｆ及び比較される電圧Ｖ_ｉｎを入力される一対の差動入力トランジスタＱ_１２，Ｑ_１４と、トランジスタＱ_１２，Ｑ_１４の夫々のコレクタと電源線との間に接続され且つベース同士が接続された一対の負荷トランジスタＱ_１５，Ｑ_１６と、トランジスタＱ_１５，Ｑ_１６の夫々のエミッタと電源線との間に接続された第１及び第２の抵抗Ｒ_１３，Ｒ_１４とを有する差動増幅回路５２、差動増幅回路５２の反転に応答してトランジスタＱ_１５，Ｑ_１６のエミッタへ供給される第１の電流Ｉ_１を発生させる第１の電流源回路５４、並びに差動増幅回路５２の反転に応答して所定時間の間第１の電流Ｉ_１に重畳される第２の電流Ｉ_２を発生させる第２の電流源回路５４を有する。
【選択図】図５

Description

本発明は、ヒステリシス特性を有するコンパレータ回路に関する。

従来、コンパレータ回路は、加えられた差動入力電圧がコンパレータ回路のオフセットに近い場合に、即ち、入力信号がコンパレータ回路の出力切替閾値近辺にある場合に発振したり、ノイズを発生させたりすることを防止するために、ヒステリシス特性を有する。

コンパレータ回路は、ヒステリシスが小さすぎる場合には、例えば外部からのノイズ等の影響を受けて、上記発振等を防止することができず、一方、大きすぎる場合には、入力信号の値に応じて出力切替前の状態に戻ることが容易でなくなる。従って、ヒステリシスは用途に応じて適切に設定される必要がある。

例えば、特許第３１４８０６１号公報（特許文献１）は、高周波ノイズによるチャタリングの発生を防止するダイナミックヒスを作成するためのコンデンサへ、同じ集積回路（ＩＣ）内で接続されたコンパレータ回路を開示する。図１は、特許文献１で開示されるコンパレータ回路を引用した図である。図１のコンパレータ回路は、コンパレータ回路の出力ラインと、コンパレータ回路に含まれる差動対の一方Ｑ４のベースとの間に、ダイナミックヒスを作成するためのコンデンサＣ１を接続する。コンパレータ回路は、コンパレータ回路の入力端−ＩＮと差動対の一方Ｑ４のベースとの間に接続された抵抗Ｒ２を更に有しており、ダイナミックヒスは、抵抗Ｒ２の抵抗値及びコンデンサＣ１の容量値によって求まる時定数により決定される。
特許第３１４８０６１号公報

しかし、上記特許文献１に開示される発明は、ダイナミックヒスを作る抵抗及びコンデンサのインピーダンス比によってヒステリシスの大きさが変わり、特に、小さなヒステリシスを得たい場合にはインピーダンス比を大きくする必要があるが、ＩＣ上で実現可能なインピーダンス比には限界があるため、所望のヒステリシスを得られないという問題がある。また、たとえ小さなヒステリシスを実現可能であるとしても、コンパレータ回路の切替直後のチャタリングを考慮して、ヒステリシスをある程度大きくしなければならないという問題がある。

本発明は、上記問題を鑑み、集積化が容易であり且つ切替直後のチャタリングを防止可能な小さなヒステリシスを有するコンパレータ回路を提供することを目的とする。

上記目的を達成するために、本発明のコンパレータ回路は、基準電圧及び該基準電圧と比較される電圧を入力される一対の差動入力トランジスタと、該差動入力トランジスタの夫々のコレクタと電源線との間に接続され且つベース同士が接続された一対の負荷トランジスタと、該負荷トランジスタの夫々のエミッタと前記電源線との間に接続された第１及び第２の抵抗とを有する差動増幅回路と、該差動増幅回路の反転に応答して、前記負荷トランジスタのエミッタと前記第１及び第２の抵抗の一方との接続点へ供給される第１の電流を発生させるための第１の電流源回路と、前記差動増幅回路の反転に応答して、所定時間の間、前記第１の電流源により発生した前記第１の電流に重畳される第２の電流を発生させるための第２の電流源回路と、を有することを特徴とする。

これにより、集積化が容易であり且つ切替直後のチャタリングを防止可能な小さなヒステリシスを有するコンパレータ回路を提供することができる。本発明のコンパレータ回路は、差動増幅回路の出力側（即ち、前記負荷トランジスタのエミッタ側）の電流を変化させることによって精度良く所望のヒステリシスを作ることができる。また、本発明のコンパレータ回路は、所定時間の間はヒステリシスを大きくすることによって切替直後のチャタリングを防止することができる。

上記目的を達成するために、望ましくは、本発明のコンパレータ回路において、前記第２の電流源は、前記差動増幅回路の反転に応答して作動し始め、前記所定時間経過後に前記第２の電流源回路による前記第２の電流の発生を停止させるタイマ回路を有することができる。該タイマ回路は、直列に接続された１又は複数のダイオードと、該複数のダイオードに並列に接続されたコンデンサとを有し、前記所定時間は、前記コンデンサが、前記ダイオードの夫々の閾値電圧の合計電圧を蓄えるまでの時間により決定される。

これにより、ヒステリシスを大きくする必要がある所定時間を測定するためのタイマ回路を容易に構成することができる。また、このような構成によれば、コンデンサの容量、コンデンサの充電電流、及び／又はダイオードの個数を変えることによって、測定する時間を用途に応じて容易に変えることができる。

また、望ましくは、前記コンデンサは数１０ｐＦの容量を有することができる。

また、望ましくは、前記ダイオードは、複数個である場合に最大で５個のダイオードを有することができる。

また、望ましくは、前記コンデンサを流れる電流は数１００ｎＡから数μＡである。

本発明により、集積化が容易であり且つ切替直後のチャタリングを防止可能な小さなヒステリシスを有するコンパレータ回路を提供することが可能となる。

以下、本発明を実施するための最良の形態を添付の図面を参照して説明する。

〔構成〕
図２は、本実施例に従うコンパレータ回路のブロック図である。図２のコンパレータ回路は、差動増幅回路２０と、電流源回路２２とを有する。

差動増幅回路２０は、基準電圧Ｖ_ｒｅｆ及び比較される入力電圧Ｖ_ｉｎを入力され、比較結果として出力電圧Ｖ_ｏｕｔを出力する回路である。出力電圧Ｖ_ｏｕｔは、ハイ（ＨＩＧＨ）及びロー（ＬＯＷ）の２値の間で変化する電圧であって、入力電圧Ｖ_ｉｎが基準電圧Ｖ_ｒｅｆを上回るか又は下回るかによって切り替わる。

電流源回路２２は、差動増幅回路２０の出力電圧Ｖ_ｏｕｔの切替に応答して電流を発生させる回路であって、発生した電流は差動増幅回路２０へ供給される。この電流に基づいて、差動増幅回路２０はヒステリシス特性を有する。

図３は、本実施例に従うコンパレータ回路の回路図である。図３のコンパレータ回路は、主電源回路３０と、差動増幅回路３２と、電流源回路３４と、出力回路３６とを有する。

主電源回路３０は、複数の定電流源として動作する回路であって、同一の特性を有する７個のＰＮＰトランジスタＱ_１〜Ｑ_７と、電流源Ｉ_Ｄとを有する。１つのトランジスタＱ_１は、そのエミッタを第１の電圧Ｖ_Ｄへ接続され、そのコレクタを電流源Ｉ_Ｄへ接続されている。更に、トランジスタＱ_１は、他のトランジスタＱ_２〜Ｑ_７とカレントミラー回路を形成するよう、そのベースを他のトランジスタＱ_２〜Ｑ_７の夫々のベースへ接続されている。

差動増幅回路３２は、基準電圧Ｖ_ｒｅｆ及び比較される入力電圧Ｖ_ｉｎを入力され、比較結果として出力電圧Ｖ_ｏｕｔを出力する回路であって、一対の差動入力トランジスタを形成するダーリントン接続されたＰＮＰトランジスタＱ_１１、Ｑ_１２及びＱ_１３、Ｑ_１４と、カレントミラー回路を形成する一対の負荷トランジスタとしてのＮＰＮトランジスタＱ_１５、Ｑ_１６とを有する。差動対の一方の差動入力トランジスタの前段のトランジスタＱ_１１は、そのベースを、第２の電圧Ｖ_ＲＥＦを抵抗Ｒ_１１及びＲ_１２によって分圧して生ずる基準電圧Ｖ_ｒｅｆへ接続され、そのエミッタを主電源回路３０のＰＮＰトランジスタＱ_２のコレクタへ接続され、そのコレクタを接地へ接続されている。また、差動対の他方の差動入力トランジスタの前段のトランジスタＱ_１３は、そのベースを基準電圧Ｖ_ｒｅｆと比較される入力電圧Ｖ_ｉｎへ接続され、そのエミッタを主電源回路３０のＰＮＰトランジスタＱ_４へ接続され、そのコレクタを接地へ接続されている。夫々の差動入力トランジスタの後段のトランジスタＱ_１２及びＱ_１４は、そのエミッタを主電源回路３０のＰＮＰトランジスタＱ_３のコレクタへ共通接続されている。また、トランジスタＱ_１２及びＱ_１４の夫々のコレクタは、カレントミラー回路の負荷トランジスタＱ_１５及びＱ_１６の夫々のコレクタへ接続されている。また、負荷トランジスタＱ_１５及びＱ_１６の夫々のエミッタは、抵抗Ｒ_１３及びＲ_１４の夫々を介して接地へ接続されている。差動増幅回路３２は、その出力部に更にＮＰＮトランジスタＱ_１７を有する。トランジスタＱ_１７は、そのベースを差動入力トランジスタの後段のトランジスタＱ_１２のコレクタに接続され、そのコレクタを主電源回路３０のＰＮＰトランジスタＱ_５のコレクタへ接続され、そのエミッタを接地へ接続されている。トランジスタＱ_１７のコレクタに現れる電位が差動増幅回路３２の出力Ｖ_ｏｕｔとなる。

電流源回路３４は、差動増幅回路３２の出力電圧Ｖ_ｏｕｔのＨ／Ｌ切替に応答して電流Ｉ_１を発生させる回路であって、電流Ｉ_１を発生させる第１のカレントミラー回路を形成する一対のＮＰＮトランジスタＱ_２１及びＱ_２２と、電流Ｉ_１によって駆動される第２のカレントミラー回路を形成する一対のＰＮＰトランジスタＱ_２３及びＱ_２４とを有する。第１のカレントミラー回路を形成するトランジスタＱ_２１及びＱ_２２のエミッタは、接地へ共通接続され、また、一方のトランジスタＱ_２１のコレクタは、主電源回路３０のＰＮＰトランジスタＱ_６のコレクタへ接続され、他方のトランジスタＱ_２２のコレクタは、第２のカレントミラー回路を形成する一方のＰＮＰトランジスタＱ_２３のコレクタへ接続されている。第２のカレントミラー回路を形成する一対のＰＮＰトランジスタＱ_２３及びＱ_２４のエミッタは、第１の電源Ｖ_Ｄへ共通接続され、また、一方のトランジスタＱ_２４のコレクタは、差動増幅回路３２のカレントミラー回路を形成する一方の負荷トランジスタＱ_１５のエミッタへ接続されている。電流源回路３４は、その入力部に更にＮＰＮトランジスタＱ_２５を有する。トランジスタＱ_２５は、そのベースを抵抗Ｒ_２１を介して差動増幅回路３２の出力Ｖ_ｏｕｔへ接続され、そのコレクタを第１のカレントミラー回路を形成する一方のＮＰＮトランジスタＱ_２１のベースへ接続され、そのエミッタを接地へ接続されている。

出力回路３６は、差動増幅回路３２の出力電圧Ｖ_ｏｕｔをコンパレータ回路に接続される後段の装置又は回路に応じて適切に変換して出力する回路であって、その入力部にＮＰＮトランジスタＱ_３１を有する。トランジスタＱ_３１は、そのベースを抵抗Ｒ_３１を介して差動増幅回路３２の出力Ｖ_ｏｕｔへ接続され、そのコレクタを主電源回路３０のＰＮＰトランジスタＱ_７のコレクタへ接続され、そのエミッタを接地へ接続されている。出力回路３６は、その出力部に更にＮＰＮトランジスタＱ_３２を有する。トランジスタＱ_３２は、そのベースを入力部のトランジスタＱ_３１のコレクタへ接続され、そのコレクタを抵抗Ｒ_３２を介して第１の電源Ｖ_Ｄへ接続され、そのエミッタを接地へ接続されている。トランジスタＱ_３２のコレクタに現れる電位が本実施例のコンパレータ回路の出力Ｖ_ＯＵＴとなる。

次に、図３に示されるコンパレータ回路の動作について説明する。

〔動作〕
基準電圧Ｖ_ｒｅｆに比べて接地側に低かった入力電圧Ｖ_ｉｎが上昇して基準電圧Ｖ_ｒｅｆを上回る場合を考える。この場合、差動増幅回路３２において、一方の差動入力トランジスタの後段のトランジスタＱ_１２のエミッタ−コレクタ間電流の方が他方の対応するトランジスタＱ_１４のエミッタ−コレクタ間に流れる電流よりも多くなる。トランジスタＱ_１５及びＱ_１６はカレントミラー回路を形成しており、夫々のコレクタ−エミッタ間には同一の電流が流れる。しかし、この場合、トランジスタＱ_１２に接続されたトランジスタＱ_１５のコレクタ−エミッタ間電流の方が、トランジスタＱ_１６のコレクタ−エミッタ間に流れる電流よりも多くなるので、余分な電流は出力部のＮＰＮトランジスタＱ_１７のベース−エミッタ間に流れ、トランジスタＱ_１７は導通状態となる。トランジスタＱ_１７のコレクタには、第１の電圧Ｖ_Ｄが、主電源回路３０のトランジスタＱ_１及びＱ_５から成る定電流源を介して供給される。

差動増幅回路３２の出力部のトランジスタＱ_１７が導通してオン状態になると、電流源回路３４において、入力部のＮＰＮトランジスタＱ_２５は、トランジスタＱ_１７のコレクタ電圧Ｖ_ｏｕｔがトランジスタＱ_２５の飽和電圧程度まで低下するために、遮断してオフ状態となる。トランジスタＱ_２５のコレクタには、第１の電圧Ｖ_Ｄが、主電源回路３０のトランジスタＱ_１及びＱ_６から成る定電流源を介して供給される。従って、この場合、トランジスタＱ_２５のコレクタ電圧は高電位となる。また、第１の電圧Ｖ_Ｄは、同様にＮＰＮトランジスタＱ_２１のコレクタにも供給され、トランジスタＱ_２１のコレクタ−エミッタ間には電流Ｉ_１が流れる。トランジスタＱ_２１は、同一の特性を有するトランジスタＱ_２２とともにカレントミラー回路を形成しており、トランジスタＱ_２２のコレクタ−エミッタ間にも同一の電流Ｉ_１が流れる。トランジスタＱ_２２のコレクタは、第２のカレントミラー回路を形成する一方のＰＮＰトランジスタＱ_２３のコレクタへ接続されており、トランジスタＱ_２３のエミッタ−コレクタ間にも電流Ｉ_１が流れる。更に、トランジスタＱ_２３とともに第２のカレントミラー回路を形成する他方のトランジスタＱ_２４のエミッタ−コレクタ間にも同一の電流Ｉ_１が流れる。電流Ｉ_１は、差動増幅回路３２の負荷トランジスタＱ_１５のエミッタへ供給される。トランジスタＱ_１５のエミッタは、抵抗Ｒ_１３を介して接地へ接続されているので、ΔＶ＝Ｉ_１×Ｒ_１３の電圧が生ずる。この電圧がコンパレータ回路のヒステリシス電圧として作用する。

また、差動増幅回路３２の出力部のトランジスタＱ_１７が導通してオン状態になると、出力回路３６において、入力部のトランジスタＱ_３１は、トランジスタＱ_１７のコレクタ電圧Ｖ_ｏｕｔがトランジスタＱ_３１の飽和電圧程度まで低下するために、遮断してオフ状態となる。トランジスタＱ_３１のコレクタには、第１の電圧Ｖ_Ｄが、主電源回路３０のトランジスタＱ_１及びＱ_７から成る定電流源を介して供給される。従って、この場合、トランジスタＱ_３１のコレクタ電圧は高電位となる。この電圧は、出力部のＮＰＮトランジスタＱ_３２のベースへ印加され、トランジスタＱ_３２は導通状態となる。トランジスタＱ_３２のコレクタには、第１の電圧Ｖ_Ｄが抵抗Ｒ_３２を介して供給される。トランジスタＱ_３２が導通してオン状態となると、そのコレクタ電圧は接地レベルまで低下する。従って、コレクタ回路の出力Ｖ_ＯＵＴには、接地レベルに等しい電位が現れる。

このように、本実施例のコンパレータ回路は、差動増幅回路の出力側の電流を変化させることによって精度良く所望のヒステリシスを作ることができる。従って、小さなヒステリシスを有し且つ集積化が容易なコンパレータ回路を提供することが可能となる。

〔構成〕
図４は、本実施例に従うコンパレータ回路のブロック図である。図４のコンパレータ回路は、差動増幅回路４０と、第１の電流源回路４２と、第２の電流源回路４４とを有する。

差動増幅回路４０は、基準電圧Ｖ_ｒｅｆ及び比較される入力電圧Ｖ_ｉｎを入力され、比較結果として出力電圧Ｖ_ｏｕｔを出力する回路である。出力電圧Ｖ_ｏｕｔは、ハイ（ＨＩＧＨ）及びロー（ＬＯＷ）の２値の間で変化する電圧であって、入力電圧Ｖ_ｉｎが基準電圧Ｖ_ｒｅｆを上回るか又は下回るかによって切り替わる。

第１の電流源回路４２は、差動増幅回路４０の出力電圧Ｖ_ｏｕｔの切替に応答して第１の電流を発生させる回路であって、発生した電流は差動増幅回路４０へ供給される。この電流に基づいて、差動増幅回路４０はヒステリシス特性を有する。

第２の電流源回路４４は、差動増幅回路４０の出力電圧Ｖ_ｏｕｔの切替に応答して所定時間だけ第２の電流を発生させる回路であって、発生した電流は、第１の電流源回路４２により発生した第１の電流に重畳されて差動増幅回路４０へ供給される。第２の電流源回路４４は、第１の電流源回路４２により発生した第１の電流に重畳されて差動増幅回路４０へ供給される第２の電流を生成する電流生成回路４６と、差動増幅回路４０の出力電圧Ｖ_ｏｕｔの切替に応答して作動し始め、所定時間経過後に電流生成回路４６による第２の電流の発生を停止させるタイマ回路４８とを有する。

図５は、本実施例に従うコンパレータ回路の回路図である。図５のコンパレータ回路は、主電源回路５０と、差動増幅回路５２と、電流源回路５４と、タイマ回路５５と、出力回路５６とを有する。主電源回路５０、差動増幅回路５２、及び出力回路５６は、本発明の実施例１に従う図３のコンパレータ回路の対応する各部と同じ構成を有するので、本実施例では説明を省略する。

電流源回路５４は、差動増幅回路５２の出力電圧Ｖ_ｏｕｔのＨ／Ｌ切替に応答して第１及び第２の電流Ｉ_１、Ｉ_２を発生させる回路であって、第１及び第２の電流Ｉ_１、Ｉ_２を同時に発生させる第１のカレントミラー回路を形成するＮＰＮトランジスタＱ_２１並びにトランジスタＱ_２１と夫々対となるＮＰＮトランジスタＱ_２２及びＱ_２６と、第１の電流Ｉ_１によって駆動される第２のカレントミラー回路を形成する一対のＰＮＰトランジスタＱ_２３及びＱ_２４と、第２の電流Ｉ_２によって駆動される第３のカレントミラー回路を形成する一対のＰＮＰトランジスタＱ_２７及びＱ_２８とを有する。

第１のカレントミラー回路のトランジスタＱ_２１は、そのコレクタを主電源回路３０のＰＮＰトランジスタＱ_６のコレクタへ接続され、そのエミッタを抵抗Ｒ_２２を介して接地へ接続されている。トランジスタＱ_２１と対となってカレントミラー回路を形成して第１の電流Ｉ_１を発生させるトランジスタＱ_２２は、そのコレクタを第２のカレントミラー回路を形成する一方のＰＮＰトランジスタＱ_２３のコレクタへ抵抗Ｒ_２４を介して接続され、そのエミッタを抵抗Ｒ_２３を介して接地へ接続されている。第１の電流Ｉ_１の大きさは、トランジスタＱ_２１のエミッタに接続された抵抗Ｒ_２２と、トランジスタＱ_２２のエミッタに接続された抵抗Ｒ_２３とによって決まる。第２のカレントミラー回路を形成する一対のＰＮＰトランジスタＱ_２３及びＱ_２４のエミッタは、第１の電源Ｖ_Ｄへ共通接続され、また、一方のトランジスタＱ_２４のコレクタは、差動増幅回５２のカレントミラー回路を形成する一方の負荷トランジスタＱ_１５のエミッタへ接続されている。

一方、第１のカレントミラー回路のトランジスタＱ_２１と対となってカレントミラー回路を形成して第２の電流Ｉ_２を発生させるトランジスタＱ_２６は、そのコレクタを第３のカレントミラー回路を形成する一方のＰＮＰトランジスタＱ_２７のコレクタへ接続され、そのエミッタを抵抗Ｒ_２５を介して接地へ接続されている。第２の電流Ｉ_２の大きさは、トランジスタＱ_２１のエミッタに接続された抵抗Ｒ_２２と、トランジスタＱ_２６のエミッタに接続された抵抗Ｒ_２５とによって決まる。第３のカレントミラー回路を形成する一対のＰＮＰトランジスタＱ_２７及びＱ_２８のエミッタは、第１の電源Ｖ_Ｄへ共通接続され、また、一方のトランジスタＱ_２８のコレクタは、差動増幅回路５２のカレントミラー回路を形成する一方の負荷トランジスタＱ_１５のエミッタへ接続されている。

電流源回路５４は、その入力部に更にＮＰＮトランジスタＱ_２５を有する。トランジスタＱ_２５は、そのベースを抵抗Ｒ_２１を介して差動増幅回路５２の出力Ｖ_ｏｕｔへ接続され、そのコレクタを第１のカレントミラー回路を形成する一方のＮＰＮトランジスタＱ_２１のベースへ接続され、そのエミッタを接地へ接続されている。

タイマ回路５５は、タイマ回路５５を作動させるためスイッチとして入力部に置かれたＰＮＰトランジスタＱ_４１と、タイマ回路５５の作動開始から所定時間が経過したことを測定するタイマ機能を構成する３個の直列接続されたＮＰＮトランジスタＱ_４２〜Ｑ_４４及びこの直列接続されたＮＰＮトランジスタＱ_４２〜Ｑ_４４に並列に接続されたコンデンサＣ_４１と、所定時間経過後に電流源回路５４による第２の電流Ｉ_２の発生を停止させるためのスイッチとして出力部に置かれたＮＰＮトランジスタＱ_４５及びＰＮＰトランジスタＱ_４６とを有する。入力部のＰＮＰトランジスタＱ_４１は、電流源回路５４のＰＮＰトランジスタＱ_２３とともに電流ミラー回路を構成するようトランジスタＱ_２３のコレクタにそのベースを接続されている。また、ＰＮＰトランジスタＱ_４１のエミッタは第１の電圧Ｖ_Ｄへ接続され、そのコレクタは、直列接続されたＮＰＮトランジスタの一端のトランジスタＱ_４２のコレクタ及びコンデンサＣ_４１の一方の端子へ接続されている。直列接続されたトランジスタの他端のトランジスタＱ_４４のエミッタ及びコンデンサＣ_４１の他方の端子は接地へ共通接続されている。３個の直列接続されたトランジスＱ_４２〜Ｑ_４４の夫々のベースは、それ自体のコレクタへ接続されている。直列接続されたトランジスタのトランジスタＱ_４４のベースは、また、出力部のＮＰＮトランジスタＱ_４５とともにカレントミラー回路を形成するようトランジスタＱ_４５のベースへ接続されている。トランジスタＱ_４５は、そのコレクタをＰＮＰトランジスタＱ_４６のベースへ接続され、そのエミッタを接地へ接続されている。トランジスタＱ_４６は、そのエミッタを第１の電源Ｖ_Ｄへ接続され、そのコレクタを電流源回路５４のＮＰＮトランジスタＱ_２６のエミッタへ接続されている。

次に、図５に示されるコンパレータ回路の動作について説明する。

〔動作〕
基準電圧Ｖ_ｒｅｆに比べて接地側に低かった入力電圧Ｖ_ｉｎが上昇して基準電圧Ｖ_ｒｅｆを上回る場合を考える。この場合、差動増幅回路５２において、一方の差動入力トランジスタの後段のトランジスタＱ_１２のエミッタ−コレクタ間電流の方が他方の対応するトランジスタＱ_１４のエミッタ−コレクタ間に流れる電流よりも多くなる。トランジスタＱ_１５及びＱ_１６はカレントミラー回路を形成しており、夫々のコレクタ−エミッタ間には同一の電流が流れる。しかし、この場合、トランジスタＱ_１２に接続されたトランジスタＱ_１５のコレクタ−エミッタ間電流の方が、トランジスタＱ_１６のコレクタ−エミッタ間に流れる電流よりも多くなるので、余分な電流は出力部のＮＰＮトランジスタＱ_１７のベース−エミッタ間に流れ、トランジスタＱ_１７は導通状態となる。トランジスタＱ_１７のコレクタには、第１の電圧Ｖ_Ｄが、主電源回路５０のトランジスタＱ_１及びＱ_５から成る定電流源を介して供給される。

差動増幅回路５２の出力部のトランジスタＱ_１７が導通してオン状態になると、電流源回路５４において、入力部のＮＰＮトランジスタＱ_２５は、トランジスタＱ_１７のコレクタ電圧Ｖ_ｏｕｔがトランジスタＱ_２５の飽和電圧程度まで低下するために、遮断してオフ状態となる。トランジスタＱ_２５のコレクタには、第１の電圧Ｖ_Ｄが、主電源回路５０のトランジスタＱ_１及びＱ_６から成る定電流源を介して供給される。従って、この場合、トランジスタＱ_２５のコレクタ電圧は高電位となる。また、第１の電圧Ｖ_Ｄは、同様にＮＰＮトランジスタＱ_２１のコレクタにも供給され、トランジスタＱ_２１のコレクタ−エミッタ間には電流Ｉ_０が流れる。

トランジスタＱ_２１は、同一の特性を有するトランジスタＱ_２２とともにカレントミラー回路を形成しており、トランジスタＱ_２１のコレクタ−エミッタ間電流Ｉ_０に基づいてトランジスタＱ_２２のコレクタ−エミッタ間には第１の電流Ｉ_１が流れる。トランジスタＱ_２２のコレクタは、第２のカレントミラー回路を形成する一方のＰＮＰトランジスタＱ_２３のコレクタへ接続されており、トランジスタＱ_２３のエミッタ−コレクタ間にも第１の電流Ｉ_１が流れる。更に、トランジスタＱ_２３とともに第２のカレントミラー回路を形成する他方のトランジスタＱ_２４のエミッタ−コレクタ間にも同一の電流Ｉ_１が流れる。この第１の電流Ｉ_１は、差動増幅回路５２の負荷トランジスタＱ_１５のエミッタへ供給される。

トランジスタＱ_２１は、また、同一の特性を有するトランジスタＱ_２６とともにカレントミラー回路を形成しており、トランジスタＱ_２１のコレクタ−エミッタ間電流Ｉ_０に基づいてトランジスタＱ_２６のコレクタ−エミッタ間には第２の電流Ｉ_２が流れる。トランジスタＱ_２６のコレクタは、第３のカレントミラー回路を形成する一方のＰＮＰトランジスタＱ_２７のコレクタへ接続されており、トランジスタＱ_２７のエミッタ−コレクタ間にも第２の電流Ｉ_２が流れる。更に、トランジスタＱ_２７とともに第３のカレントミラー回路を形成する他方のトランジスタＱ_２８のエミッタ−コレクタ間にも同一の電流Ｉ_２が流れる。この第２の電流Ｉ_２は、第１の電流Ｉ_１に重畳されて差動増幅回路５２の負荷トランジスタＱ_１５のエミッタへ供給される。トランジスタＱ_１５のエミッタは、抵抗Ｒ_１３を介して接地へ接続されているので、ΔＶ＝（Ｉ_１＋Ｉ_２）×Ｒ_１３の電圧が生ずる。この電圧がコンパレータ回路のヒステリシス電圧として作用する。

また、第１の電流Ｉ_１により駆動される第２のカレントミラー回路のＰＮＰトランジスタＱ_２３は、タイマ回路５５の入力部のＰＮＰトランジスタＱ_４１とともにカレントミラー回路を形成しており、トランジスタＱ_２３のエミッタ−コレクタ間に第１の電流Ｉ_１が流れると、トランジスタＱ_４１のエミッタ−コレクタ間にも同じ電流Ｉ_１が流れる。トランジスタＱ_４１のエミッタ−コレクタ間電流Ｉ_１は、コンデンサＣ_４１を充電する。コンデンサＣ_４１は、コンデンサＣ_４１と並列に接続された３個のＮＰＮトランジスタＱ_４２〜Ｑ_４４の夫々の閾値電圧の合計電圧（例えば、約１．８ボルト。）まで充電される。コンデンサＣ_４１が充電されると、トランジスタＱ４１のエミッタ−コレクタ間電流Ｉ_１は、直列接続されたトランジスタＱ_４２〜Ｑ_４４を流れ、トランジスタＱ_４４とともにカレントミラー回路を形成する出力部のトランジスタＱ_４５が導通状態となる。これにより、ＰＮＰトランジスタＱ_４６のベースに電流が供給され、トランジスタＱ_４６は導通状態となる。トランジスタＱ_４６が導通してオン状態になると、トランジスタＱ_４６のエミッタ−コレクタ間電流Ｉ_３が電流源回路５４のＮＰＮトランジスタＱ_２６のエミッタへ供給される。目下、トランジスタＱ_２６のコレクタ−エミッタ間には、トランジスタＱ_２６がトランジスタＱ_２１とともにカレントミラー回路を形成していることにより生成される第２の電流Ｉ_２が流れている。しかし、トランジスタＱ_２６のエミッタは抵抗Ｒ_２５を介して接地へ接続されており、トランジスタＱ_４６のエミッタ−コレクタ間電流Ｉ_３が供給されることにより抵抗Ｒ２５で生ずる電圧が大きくなると、トランジスタＱ_２６は非導通状態となる。その結果、差動増幅回路５２の負荷トランジスタＱ_１５のエミッタへは、第１の電流Ｉ_１のみが供給される。

図５のコンパレータ回路の動作を、図６を参照して更に詳細に説明する。図６は、図５のコンパレータ回路の各部の電圧及び電流の時間変化を表すグラフである。

図６において、（ａ）比較される入力電圧Ｖ_ｉｎを表し、（ｂ）はコンパレータ回路の出力電圧Ｖ_ＯＵＴを表し、（ｃ）及び（ｄ）は電流源回路５４により発生する第１及び第２の電流Ｉ_１、Ｉ_２を夫々表し、（ｅ）は差動増幅回路５２の負荷トランジスタＱ_１５のエミッタで生ずるヒステリシス電圧ΔＶを表し、（ｆ）はタイマ回路５５の出力部のトランジスタＱ_４６のエミッタ−コレクタ間電流Ｉ_３を表す。

時間ｔ_１で、基準電圧Ｖ_ｒｅｆに比べて接地側に低かった入力電圧Ｖ_ｉｎが上昇して基準電圧Ｖ_ｒｅｆを上回ると、コンパレータ回路の出力電圧Ｖ_ＯＵＴは第１の電圧Ｖ_Ｄから接地レベル（０Ｖ）へ切り替わる。同時に、コンパレータ回路内の電流源回路５４では第１及び第２の電流Ｉ_１、Ｉ_２が発生する。これにより、ΔＶ＝Ｖ_Ａ＝（Ｉ_１＋Ｉ_２）×Ｒ_１３のヒステリシス電圧が作られる。コンパレータ回路の出力切替閾値はＶ_ＴＨ＝Ｖ_ｒｅｆ−ΔＶ＝Ｖ_ｒｅｆ−（Ｉ_１＋Ｉ_２）×Ｒ_１３となり、入力電圧Ｖ_ｉｎがこの出力切替閾値を下回らない限り、コンパレータ回路の出力電圧Ｖ_ＯＵＴは第１の電圧Ｖ_Ｄへ切り替わらない。

時間ｔ_２で、タイマ回路５５のコンデンサＣ_４１に所定電圧が充電されると、タイマ回路５５の出力部のトランジスタＱ_４６のエミッタ−コレクタ間電流Ｉ_３が流れ始め、第２の電流Ｉ_２が０Ａへ低下し始める。第２の電流Ｉ_２が完全に流れなくなると、差動増幅回路５２の負荷トランジスタＱ_１５のエミッタへは第１の電流Ｉ_１しか供給されなくなるので、ヒステリシス電圧はΔＶ＝Ｖ_Ｂ＝Ｉ_１×Ｒ_１３となって、小さくなる。

時間ｔ_３で、入力電圧Ｖ_ｉｎが出力切替閾値Ｖ_ＴＨ＝Ｖ_ｒｅｆ−ΔＶ＝Ｖ_ｒｅｆ−Ｉ_１×Ｒ_１３を下回ると、コンパレータ回路の出力電圧Ｖ_ＯＵＴは第１の接地レベル（０Ｖ）から電圧Ｖ_Ｄへ切り替わる。同時に、電流源回路５４により発生する第１の電流Ｉ_１及びタイマ回路５５の出力部のトランジスタＱ_４６のエミッタ−コレクタ間電流Ｉ_３は流れなくなる。

このように、本実施例のコンパレータ回路は、所定時間の間はヒステリシスを大きくすることによって切替直後のチャタリングを防止しながら、小さなヒステリシスを有し且つ集積化が容易なコンパレータ回路を提供することが可能となる。

〔変形例〕
本実施例のコンパレータ回路は、タイマ回路５５において、コンデンサＣ４１の容量を大きくすることによって、又は直列に接続されるダイオード（本実施例ではＮＰＮトランジスタＱ_４２〜Ｑ_４４）の個数を増やすことによって、ヒステリシスを大きくする時間を延長するよう変形することができる。また、コンデンサＣ４１は、更に大きな容量を得るために、外付けにされても良い。

図７は、本発明のコンパレータ回路を用いる充電制御回路のブロック図である。

図７の充電制御回路７０は、二次電池７４の充電を制御するための回路であって、主系統に接続されて直流電圧を出力するＡＣアダプタ７２と、充電される二次電池７４との間に配置される。充電制御回路７０は、基準電圧Ｖ_ＲＥＦを生成するための基準電圧生成部７１０と、二次電池７４の温度を検出する温度検出部７２０と、ＡＣアダプタ７２から出力される電流を検出する電流検出部７３０と、温度検出部７２０及び電流検出部７３０による検出結果に応じて、ＡＣアダプタ７２から二次電池７４への充電を制御する定電圧・定電流制御部７４０とを有する。

温度検出部７２０は、温度検出二次電池７４の温度が常に所定温度範囲にあることを監視するために、高温及び低温の２値を閾値として有する。そのため、温度検出部７２０は、高温側の監視用コンパレータ回路と、低温側の監視用コンパレータ回路とを有する。夫々のコンパレータ回路の出力切替閾値は、基準電圧生成部７１０によって生成される基準電圧Ｖ_ＲＥＦより作られる。

二次電池７４は、温度によって抵抗値が変化するサーミスタ抵抗Ｒ_７１を有する。二次電池７４の温度は、サーミスタ抵抗Ｒ_７１の温度特性を利用して、サーミスタ抵抗Ｒ_７１と外付け抵抗Ｒ_７２との分圧により得られる電圧によって表される。外付け抵抗Ｒ_７２は、一方の端子を基準電圧Ｖ_ＲＥＦへ接続され、他方の端子をサーミスタ抵抗Ｒ_７１と直列に接続されている。サーミスタ抵抗Ｒ_７１の他方の端子は、二次電池７４の陰極Ｂ−（＝接地レベル）へ接続されている。サーミスタ抵抗Ｒ_７１と外付け抵抗Ｒ_７２との接続点は、温度検出部７２０の入力端子へ接続されている。標準的なサーミスタ抵抗の温度特性は、抵抗値が温度上昇に反比例して低下する傾向を有するので、温度検出部７２０へ入力される電圧は、温度が上昇すると小さくなり、温度が低下すると大きくなる。

二次電池７４の温度が所定温度範囲外にある場合には、温度検出部７２０はその旨を定電圧・定電流制御部７４０へ通知する。これに応じて、定電圧・定電流制御部７４０は、ＡＣアダプタ７２から二次電池７４への電力供給、即ち、充電を停止させる。

一般的に、二次電池７４は充電により発熱を伴うため、温度検出部７２０が高温を検出して充電停止となった直後は、二次電池７４の温度が急速に低下する。従って、このような充電直後の急速な温度変化を考慮して、「充電→電池温度上昇→充電停止→電池温度低下→充電」を繰り返して発振状態となることを防止するために、温度検出部７２０の高温側のコンパレータ回路には低温側に十分に大きなヒステリシスを設ける必要がある。

一方、低温を検出して充電停止となった場合には、電池７４の温度は更に温度が低下する方向へ変化するので、低温側のコンパレータ回路は、このような電池７４の温度変化とは反対方向の高温側にヒステリシスを設けられており、高温側のコンパレータ回路のような発振の問題はない。むしろ、高温側のコンパレータ回路と同様に低温側のコンパレータ回路のヒステリシスを大きくすることは、いちど低温を検出すると雰囲気温度が所定温度以上とならない限り容易に充電可能な状態に戻らないという不都合を生ずる。従って、低温側のコンパレータ回路のヒステリシスは、高温側のコンパレータ回路に比べて小さくされるべきである。このようなコンパレータ回路を実現するために、本発明のコンパレータ回路が有利である。本発明のコンパレータ回路は、切替直後のチャタリングを防止しながら、ヒステリシスを精度良く小さくすることが可能である。更に、本発明のコンパレータ回路は集積化が容易であり、小さなヒステリシスを実現しながら単一の充電制御回路（ＩＣ）に組み込むことができる。

以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨を損なわない範囲で変更することが可能である。

特許第３１４８０６１号公報に開示されるコンパレータ回路の一例を示す。 実施例１に従うコンパレータ回路のブロック図を示す。 実施例１に従うコンパレータ回路の回路図を示す。 実施例２に従うコンパレータ回路のブロック図を示す。 実施例２に従うコンパレータ回路の回路図を示す。 図５のコンパレータ回路の各部の電圧及び電流の時間変化を表すグラフを示す。 本発明のコンパレータ回路を用いる充電制御回路のブロック図を示す。

符号の説明

２０，３２，４０，５２ 差動増幅回路
２２，３４，４２，４４，５４ 電流源回路
３０，５０ 主電源回路
３６，５６ 出力回路
４８，５５ タイマ回路
Ｃ_４１ コンデンサ
Ｑ_４２，Ｑ_４３，Ｑ_４４ トランジスタ
Ｉ_１，Ｉ_２ 電流
Ｖ_ｒｅｆ 基準電圧
Ｖ_ｉｎ 入力電圧
Ｖ_ｏｕｔ，Ｖ_ＯＵＴ 出力電圧

Claims (5)

1. 基準電圧及び該基準電圧と比較される電圧を入力される一対の差動入力トランジスタと、該差動入力トランジスタの夫々のコレクタと電源線との間に接続され且つベース同士が接続された一対の負荷トランジスタと、該負荷トランジスタの夫々のエミッタと前記電源線との間に接続された第１及び第２の抵抗とを有する差動増幅回路と、
   該差動増幅回路の反転に応答して、前記負荷トランジスタのエミッタと前記第１及び第２の抵抗の一方との接続点へ供給される第１の電流を発生させるための第１の電流源回路と、
   前記差動増幅回路の反転に応答して、所定時間の間、前記第１の電流源により発生した前記第１の電流に重畳される第２の電流を発生させるための第２の電流源回路と、
   を有するコンパレータ回路。
2. 前記第２の電流源は、前記差動増幅回路の反転に応答して作動し始め、前記所定時間経過後に前記第２の電流源回路による前記第２の電流の発生を停止させるタイマ回路を有し、
   該タイマ回路は、直列に接続された１又は複数のダイオードと、該複数のダイオードに並列に接続されたコンデンサとを有し、
   前記所定時間は、前記コンデンサが、前記ダイオードの夫々の閾値電圧の合計電圧を蓄えるまでの時間により決定される、請求項１記載のコンパレータ回路。
3. 前記コンデンサは数１０ｐＦの容量を有する、請求項２記載のコンパレータ回路。
4. 前記ダイオードは、複数個である場合に最大で５個のダイオードを有する、請求項２記載のコンパレータ回路。
5. 前記コンデンサを流れる電流は、数１００ｎＡから数μＡである、請求項２記載のコンパレータ回路。

Images